JPS58105587A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPS58105587A JPS58105587A JP20345481A JP20345481A JPS58105587A JP S58105587 A JPS58105587 A JP S58105587A JP 20345481 A JP20345481 A JP 20345481A JP 20345481 A JP20345481 A JP 20345481A JP S58105587 A JPS58105587 A JP S58105587A
- Authority
- JP
- Japan
- Prior art keywords
- board
- ceramic
- substrate
- circuit
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
近年、電子機器の小型化による要求は、チップ部品等超
小型部品が実現したことから、これ等部品の高密度装備
、高密度配線の方へ向けられつつある。一方、セラミ、
り材料の出現と共に、これを基板としてチップ部品やセ
ラミ、り基板内に直接形成した積層コンデンサ等と、基
板表面に蒸着形成したインダクタによシミ子回路をモデ
ュール化して回路基板（以下、セラミック基板と称す）
を構成し、このセラミック基板と主基板によジノ・イブ
リッド構造で電子回路を構成する技術が進展しつつある
。
小型部品が実現したことから、これ等部品の高密度装備
、高密度配線の方へ向けられつつある。一方、セラミ、
り材料の出現と共に、これを基板としてチップ部品やセ
ラミ、り基板内に直接形成した積層コンデンサ等と、基
板表面に蒸着形成したインダクタによシミ子回路をモデ
ュール化して回路基板（以下、セラミック基板と称す）
を構成し、このセラミック基板と主基板によジノ・イブ
リッド構造で電子回路を構成する技術が進展しつつある
。
本発明は、このセラミック基板と主基板の結合の仕方に
関し、電子部品の装備密度と配線密度、および作業性の
向上を図ることを目的とするものである。
関し、電子部品の装備密度と配線密度、および作業性の
向上を図ることを目的とするものである。
従来、主基板へのセラミック基板の取付は通常第１図（
Ａ）または（Ｂ）に示したようなものであった。
Ａ）または（Ｂ）に示したようなものであった。
図中１は主基板、２はセラミック基板、３はチップ部品
で、例えばチップ抵抗、チップコンデンサ。
で、例えばチップ抵抗、チップコンデンサ。
チップトランジスタ集積回路チップ 其の他の内の何れ
かである。４は主基板ｌ上のプリント配線、５はリード
ピン、６は主基板１側の電極、７はセラミック基板２側
の電極である＠ 第１図（ト）においては、主基板１にセラミック基板２
を直角にリードピン５によって取付けると同時に電気的
に接続する。従って高さが高くなると共にリードピンに
よる取付けは作業しにくい傾向を有する。
かである。４は主基板ｌ上のプリント配線、５はリード
ピン、６は主基板１側の電極、７はセラミック基板２側
の電極である＠ 第１図（ト）においては、主基板１にセラミック基板２
を直角にリードピン５によって取付けると同時に電気的
に接続する。従って高さが高くなると共にリードピンに
よる取付けは作業しにくい傾向を有する。
第１図Φ）においては、主基板１上にセラーミク基板２
を重ね、各電極７を対応する電極６に突き合せ、この両
者を半田付けして取付けると同時に電気的にも接続する
。従って主基板１は片面を利用するだけで面積利用率が
悪く、配線密度の上でも不利である。またセラミック基
板の位置決めにも充分な注意力を必要とする等の問題が
あった。
を重ね、各電極７を対応する電極６に突き合せ、この両
者を半田付けして取付けると同時に電気的にも接続する
。従って主基板１は片面を利用するだけで面積利用率が
悪く、配線密度の上でも不利である。またセラミック基
板の位置決めにも充分な注意力を必要とする等の問題が
あった。
本発明は、これ等の問題に鑑みてなされたもので、限ら
れた主基板に多数の配線と装備を行なうと共に、その組
立作業も容易で確実に行ない得るようにしたものである
。以下、図面にょシ実施例を詳細に説明する。
れた主基板に多数の配線と装備を行なうと共に、その組
立作業も容易で確実に行ない得るようにしたものである
。以下、図面にょシ実施例を詳細に説明する。
第２図は本発明の一実施例を示したもので、第１図と同
一番号のものは同一のものを示している。
一番号のものは同一のものを示している。
８＃′ｉ表側用セラミ、り基板、８′は裏側用セラミ。
り基板で夫々切欠部９．９′を有する。１ｏは主基板１
に設けた孔でその形状はセラミ、り基板の輪郭に等しい
。また主基板１の厚さはセラミック基板８．８′の厚さ
の合計に等しくしである。セラミック基板８．８′は切
欠部９．９′とこれに対応する孔１０の形状によシ挿入
時の向きが規正される。
に設けた孔でその形状はセラミ、り基板の輪郭に等しい
。また主基板１の厚さはセラミック基板８．８′の厚さ
の合計に等しくしである。セラミック基板８．８′は切
欠部９．９′とこれに対応する孔１０の形状によシ挿入
時の向きが規正される。
１１ 、１１’は主基板側の回路電極、１２ 、１２’
はセラミック基板側の回路電極である。セラーミック基
板８にはその上面にチ、７０部品等が装着され、同基板
８′にはその下面にこれ等が装着される。
はセラミック基板側の回路電極である。セラーミック基
板８にはその上面にチ、７０部品等が装着され、同基板
８′にはその下面にこれ等が装着される。
以上のようなセラミック基板８を主基板１の孔１０へ表
面から挿入し、セラミック基板８′を孔１０へ裏面から
挿入して、各電極１１と１２゜１１′と１２′を半田付
けする。
面から挿入し、セラミック基板８′を孔１０へ裏面から
挿入して、各電極１１と１２゜１１′と１２′を半田付
けする。
このように主基板の表裏両面を利用することによシ、限
られた大きさの基板に対しよシ多くの部品装備と配線を
行なうことが可能になると共に、従来例に比べてセラミ
ック基板の向きが容易に決定できると共に、電極の突き
合せも正確に而も楽に行なうことができる。
られた大きさの基板に対しよシ多くの部品装備と配線を
行なうことが可能になると共に、従来例に比べてセラミ
ック基板の向きが容易に決定できると共に、電極の突き
合せも正確に而も楽に行なうことができる。
第３図は本発明の他の実施例を示し、第１図。
第２図と同一番号のものは同一のものを示している。１
３ 、１３’は夫々表面用と裏面用のセラミ。
３ 、１３’は夫々表面用と裏面用のセラミ。
り基板で、夫々上端縁または下端縁に鍔１４ 、１４’
電極１１．１１’、１２．１２’の上に盛られ、組立の
最後に第３図■）の１６に示したように燈台される。１
７はソルダレノストで前記燈台の際ソルダの延展を防止
する。１８は接着剤である。
電極１１．１１’、１２．１２’の上に盛られ、組立の
最後に第３図■）の１６に示したように燈台される。１
７はソルダレノストで前記燈台の際ソルダの延展を防止
する。１８は接着剤である。
次にこれ等の組立を順を追って説明すると、先ず第３図
ω）のように主基板１の孔１０に表面からセラミ、り基
板１３を嵌合し、接着剤１８で接着し、次に主基板１を
反転してセラミック基板１３′を接着する（第３図（Ｃ
）参照）。最後に主基板１を電気炉に入れ、低融点ソル
ダバンプ１５を第３図の）の１６のように熔融４合させ
て電気的に完全に導通せしめる。この時ソルダレノスト
１７の効果によシネ必要な場所にソルダが広がらない。
ω）のように主基板１の孔１０に表面からセラミ、り基
板１３を嵌合し、接着剤１８で接着し、次に主基板１を
反転してセラミック基板１３′を接着する（第３図（Ｃ
）参照）。最後に主基板１を電気炉に入れ、低融点ソル
ダバンプ１５を第３図の）の１６のように熔融４合させ
て電気的に完全に導通せしめる。この時ソルダレノスト
１７の効果によシネ必要な場所にソルダが広がらない。
またソルダノ々ンゾ１５の熔融点はセラミ、り基板１３
゜１３′上のチップ部品３を固着しているソルダの熔′
融点より低いものを使用する。
゜１３′上のチップ部品３を固着しているソルダの熔′
融点より低いものを使用する。
第４図は本発明の更に他の実施例を示す。本実施例は第
２図のものの孔１０の深さの中央に突出部１９を設け、
セラミ、り基板８．８′の裏面両端突出部１９と切欠部
２０がセラミック基板８・８′の位置決めに貢献する外
は第２図の場合と略ぼ同様である。
２図のものの孔１０の深さの中央に突出部１９を設け、
セラミ、り基板８．８′の裏面両端突出部１９と切欠部
２０がセラミック基板８・８′の位置決めに貢献する外
は第２図の場合と略ぼ同様である。
以上説明したように本発明によれば、主基板に孔を穿つ
てこの孔に表裏両側よシ回路基板（セラミック基板）を
嵌合装着するようにしたから一定の大きさの主基板に対
し部品の装着数と配線数を多くすることができると共に
、回路基板の位置決めが簡単で回路接続の確実性が容易
に得られる等その効果は顕著である。
てこの孔に表裏両側よシ回路基板（セラミック基板）を
嵌合装着するようにしたから一定の大きさの主基板に対
し部品の装着数と配線数を多くすることができると共に
、回路基板の位置決めが簡単で回路接続の確実性が容易
に得られる等その効果は顕著である。
第１図は従来の回路基板の取付構成図、第２図は本発明
の一実施例の構成説明図、第３図は本発明の他の実施例
の構成説明図、第４図は本発明の更に他の実施例の構成
説明図である。 １・・・主基板、２１２’ｅ８１８’＃１１１３’・・
・回路基板（セラミック基板）、１０・・・孔。 第１図 （Ａ） （Ｂ） 第２図 第３図 第４図
の一実施例の構成説明図、第３図は本発明の他の実施例
の構成説明図、第４図は本発明の更に他の実施例の構成
説明図である。 １・・・主基板、２１２’ｅ８１８’＃１１１３’・・
・回路基板（セラミック基板）、１０・・・孔。 第１図 （Ａ） （Ｂ） 第２図 第３図 第４図
Claims (1)
- 同一形状、同一寸法の二枚の回路基板の一つにはその上
面に、他にはその下面に、夫々所要の電子回路を構成し
、多くとも該回路基板二枚分の厚さを有する主基板に、
前記回路基板が嵌合可能な孔を穿設し、この孔に前記二
枚の回路基板を主基板の表面と裏面から夫々電子回路が
露出するように挿入、位置決めの後固着したことを特徴
とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20345481A JPS58105587A (ja) | 1981-12-18 | 1981-12-18 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20345481A JPS58105587A (ja) | 1981-12-18 | 1981-12-18 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58105587A true JPS58105587A (ja) | 1983-06-23 |
Family
ID=16474381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20345481A Pending JPS58105587A (ja) | 1981-12-18 | 1981-12-18 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58105587A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6194392A (ja) * | 1984-10-15 | 1986-05-13 | 富士通テン株式会社 | 基板接続方法 |
| WO2011052358A1 (ja) * | 2009-10-30 | 2011-05-05 | イビデン株式会社 | 配線板及びその製造方法 |
| JP2017175172A (ja) * | 2017-07-11 | 2017-09-28 | 株式会社村田製作所 | 樹脂多層基板構造体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110364A (ja) * | 1974-07-16 | 1976-01-27 | Nippon Telegraph & Telephone | Konseishusekikairono jitsusokozo |
| JPS56112792A (en) * | 1980-02-12 | 1981-09-05 | Sony Corp | Hybrid integrated circuit |
-
1981
- 1981-12-18 JP JP20345481A patent/JPS58105587A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110364A (ja) * | 1974-07-16 | 1976-01-27 | Nippon Telegraph & Telephone | Konseishusekikairono jitsusokozo |
| JPS56112792A (en) * | 1980-02-12 | 1981-09-05 | Sony Corp | Hybrid integrated circuit |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6194392A (ja) * | 1984-10-15 | 1986-05-13 | 富士通テン株式会社 | 基板接続方法 |
| JPH0231874B2 (ja) * | 1984-10-15 | 1990-07-17 | Fujitsu Ten Ltd | |
| WO2011052358A1 (ja) * | 2009-10-30 | 2011-05-05 | イビデン株式会社 | 配線板及びその製造方法 |
| JPWO2011052358A1 (ja) * | 2009-10-30 | 2013-03-21 | イビデン株式会社 | 配線板及びその製造方法 |
| US8546698B2 (en) | 2009-10-30 | 2013-10-01 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| JP2017175172A (ja) * | 2017-07-11 | 2017-09-28 | 株式会社村田製作所 | 樹脂多層基板構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS594873B2 (ja) | 印刷配線板 | |
| JPS58105587A (ja) | 回路基板 | |
| JPS63114299A (ja) | プリント配線板 | |
| JPH06334294A (ja) | プリント配線構造 | |
| JPH08191128A (ja) | 電子装置 | |
| JPH10215048A (ja) | プリント配線板及びプリント配線板の実装構造 | |
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JP2581397B2 (ja) | 多ピン回路素子の取付／接続基板 | |
| JPS60140786A (ja) | チツプ型電子部品の実装構造 | |
| JP2862983B2 (ja) | 電子部品の位置決め構造 | |
| JP2828752B2 (ja) | 混成集積回路装置 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JPS60143618A (ja) | 電子部品 | |
| JP2772190B2 (ja) | 接続用ピンの装着方法 | |
| JPH03225890A (ja) | 印刷配線基板 | |
| JPS58210686A (ja) | 電子回路装置 | |
| JPH0231794Y2 (ja) | ||
| JPS631093A (ja) | 電子部品搭載用基板装置 | |
| JPS5848496A (ja) | 小型電子回路部品構体 | |
| JP3174975B2 (ja) | 電子部品搭載装置 | |
| JPS5921093A (ja) | リ−ドレスチツプキヤリアの取付方法 | |
| JPH04181792A (ja) | 印刷配線板の接続装置 | |
| JPS5965494A (ja) | 電子回路基板の実装方法 | |
| JPS63115394A (ja) | 電子回路パツケ−ジ | |
| JPH0710969U (ja) | プリント基板 |