JPH0870184A - 抵抗内蔵多層基板の製造方法 - Google Patents

抵抗内蔵多層基板の製造方法

Info

Publication number
JPH0870184A
JPH0870184A JP6205230A JP20523094A JPH0870184A JP H0870184 A JPH0870184 A JP H0870184A JP 6205230 A JP6205230 A JP 6205230A JP 20523094 A JP20523094 A JP 20523094A JP H0870184 A JPH0870184 A JP H0870184A
Authority
JP
Japan
Prior art keywords
conductor pattern
resistor
patterns
exposed
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6205230A
Other languages
English (en)
Other versions
JP2770262B2 (ja
Inventor
Akiharu Muranaka
昭春 村中
Shigeru Mori
繁 森
Tatsuki Hirano
立樹 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kamaya Electric Co Ltd
Original Assignee
Kamaya Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kamaya Electric Co Ltd filed Critical Kamaya Electric Co Ltd
Priority to JP6205230A priority Critical patent/JP2770262B2/ja
Publication of JPH0870184A publication Critical patent/JPH0870184A/ja
Application granted granted Critical
Publication of JP2770262B2 publication Critical patent/JP2770262B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 高精度の抵抗体を備える多層基板を効率良く
製造することができる抵抗内蔵多層基板の製造方法を提
供すること。 【構成】 樹脂性基板の片面又は両面において、導体パ
ターンを積層形成する下部導体パターン形成工程Aと、
露出した導体パターンを被覆する絶縁層を積層形成する
絶縁層形成工程Bと、該絶縁層を貫通し、且つ上記導体
パターンの少なくとも一部を露出させるバイアホールを
形成するバイアホール形成工程Cと、該バイアホールに
て露出した導体パターンと連接する他の導体パターンを
積層形成する上部導体パターン形成工程Dと、上記工程
A又は工程Dにて形成された少なくとも1の導体パター
ンに抵抗体を積層形成する抵抗体形成工程Eとを含み、
前記工程A又は工程Dの少なくとも1の工程後に前記工
程Eを行なうと共に、前記工程B〜Dを繰返し行なうこ
とによって樹脂性基板の片面又は両面に複数の導体パタ
ーンを積層形成することを特徴とする抵抗内蔵多層基板
の製造方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は抵抗内蔵多層基板の製造
方法、更に詳細には高精度の抵抗体を備える多層基板を
効率良く製造することができる抵抗内蔵多層基板の製造
方法に関する。
【0002】
【従来の技術】現在、電子機器の小型化、高密度実装
化、高性能化(高速化)等に伴い、プリント配線板自体
の導体パターンの細線化、バイアホールの小径化、ラン
ド径の小径化、フレキシブル化、及び多層化が急伸して
おり、特に導体パターンの高密度化を実現するものとし
て抵抗内蔵多層基板が提案されている。
【0003】この従来の抵抗内蔵多層基板は、概ね以下
の方法で製造されている。まず、片面又は両面に銅張り
を施した樹脂性基板を用い、フォトエッチング法により
該樹脂性基板上に導体パターンを形成する。次いで、上
記樹脂性基板上に形成した導体パターンにスクリーン印
刷法により抵抗体を配設する。このように処理した複数
の樹脂性基板を、接着及び絶縁機能を兼ね備えたプリプ
レグを介して積重し、加熱と加圧とによって一体化す
る。更に各層間の導電路としてのスルーホールをドリリ
ング且つ無電解鍍金法等によって形成している。
【0004】
【発明が解決しようとする課題】しかしながら、この従
来の製造方法では、プリプレグを介して積重した複数の
基板を一体化するために、加熱と同時に加圧(例えば圧
力50Kg/cm2、所要時間2時間)しなければならず、多
大な手間と時間とを要するといった欠点がある。また、
この加圧によって抵抗体の抵抗値が約5%以上も変化
し、且つ再現性が乏しいため、抵抗体の抵抗値精度を低
下させてしまう欠点がある。
【0005】本発明は上述の従来の技術の欠点に着目
し、これを解決せんとしたものであり、その目的は、上
述した複数の基板を一体化するために加圧しなければな
らないといった手間を要せず、高精度の抵抗体を備える
多層基板を効率良く製造することができる抵抗内蔵多層
基板の製造方法を提供することにある。
【0006】
【課題を解決するための手段】本発明は上述の目的に鑑
みてなされたものであり、その要旨とするところは、樹
脂性基板の片面又は両面において、導体パターンを積層
形成する下部導体パターン形成工程Aと、露出した導体
パターンを被覆する絶縁層を積層形成する絶縁層形成工
程Bと、該絶縁層を貫通し、且つ上記導体パターンの少
なくとも一部を露出させるバイアホールを形成するバイ
アホール形成工程Cと、該バイアホールにて露出した導
体パターンと連接する他の導体パターンを積層形成する
上部導体パターン形成工程Dと、上記工程A又は工程D
にて形成された少なくとも1の導体パターンに抵抗体を
積層形成する抵抗体形成工程Eとを含み、前記工程A又
は工程Dの少なくとも1の工程後に前記工程Eを行なう
と共に、前記工程B〜Dを繰返し行なうことによって樹
脂性基板の片面又は両面に複数の導体パターンを積層形
成することを特徴とする抵抗内蔵多層基板の製造方法に
ある。
【0007】上記樹脂性基板としては、紙フェノール
系、ガラスエポキシ系、ポリイミド系、BT系等の適当
な基板を用いることができる。
【0008】下部導体パターン形成工程Aでは、スクリ
ーン印刷法、また銅張り基板の場合は銅箔をフォトエッ
チング法等によって導体パターンを形成するといった適
当な手段によって上記樹脂性基板上に導体パターンを積
層形成することができる。導体材料としては、銀、銅、
ニッケル等の中から適当なものを用いる。この他に上記
樹脂性基板に予め銅張りを施しておき、フォトエッチン
グ法、スクリーン印刷によるエッチングレジストの塗布
等の適当な手段によって該樹脂性基板上に導体パターン
を積層形成することもできる。
【0009】また、絶縁層形成工程Bでは、スクリーン
印刷法、カーテンコート法、静電スプレー法、プラズマ
重合法等の適当な手段によって上記導体パターンを被覆
する絶縁層を積層形成する。絶縁材料としては、現像型
ソルダーレジスト、例えば商品名、PSR−4000
(太陽インキ製造社)、URシリーズ(東レ社)を用い
ることもできる。
【0010】バイアホール形成工程Cでは、従来のドリ
リング技法、YAGレーザ、エキシマレーザ等によって
バイアホールを形成することもできるが、上述したよう
に絶縁材料として用いた現像型ソルダーレジストを露
光、現像するといったフォトリソ法、印刷法等の手段に
よればバイアホールの小径化が可能である。
【0011】そして、上部導体パターン形成工程Dで
は、スクリーン印刷法、蒸着法、電解鍍金法、無電解鍍
金法等の適当な手段によって導体パターンを形成するこ
とができる。特にスクリーン印刷によって形成すれば最
も生産効率を向上させることができる。また、無電解鍍
金法とフォトエッチング法とを併用するフルアディティ
ブ法や、無電解鍍金法と電解鍍金法とフォトエッチング
法とを併用するサブトラクティブ法を採用することもで
き、これによれば導体パターンのファイン化が可能であ
る。この導体パターンの形成時には、該工程Dにて形成
する導体パターンと、上記絶縁層、及びバイアホールよ
り露出する導体パターンとの密着力を強化するために、
この間にクロム、チタン等の材料を介在させ、真空蒸着
法によって導体パターンを形成したり、或いは絶縁層上
を粗化しておくといったアンカー効果を付与することが
好ましい。
【0012】また、抵抗体形成工程では、スクリーン印
刷法、蒸着法、無電解鍍金法等の適当な手段によって導
体パターン上に積層形成することができる。ここで抵抗
材料としては、印刷法の場合カーボン粉と樹脂とを混練
したペースト(カーボンペースト)、例えば商品名、T
Uシリーズ(アサヒ化研)を用いることができる。更に
蒸着法、無電解鍍金法の場合はニッケル系材料を用いる
ことができる。形成した抵抗体は、場合によりYAGレ
ーザ等によってトリミングを行なう。
【0013】
【作用】本発明の抵抗内蔵多層基板の製造方法は、まず
下部導体パターン形成工程Aにて樹脂性基板の片面又は
両面に導体パターンを積層形成する。次いで絶縁層形成
工程Bにて導体パターンを被覆する絶縁層を積層形成す
る。そしてバイアホール形成工程Cにて絶縁層を貫通
し、且つ導体パターンの一部を露出させるバイアホール
を形成する。更に上部導体パターン形成工程Dにて上記
バイアホールによって露出した上記導体パターンと連接
する他の導体パターンを積層形成する。また上記工程A
又は工程Dにて形成された少なくとも1の導体パターン
には、その工程直後に抵抗体形成工程Eを行ない、抵抗
体を積層形成する。
【0014】
【実施例】以下、本発明の実施例を添付図面に基づいて
説明するが、本発明はこれに限定されるものではない。
【0015】図1は本発明の多層プリント配線板の製造
方法の実施例を示す概略工程図である。本実施例の多層
プリント配線板の製造方法は、図1(a)〜図1(i)
に示すように、ポリイミド系の樹脂性基板1の片面にお
いて、導体パターン2’を形成する下部導体パターン形
成工程Aと(図1(a)(b))、露出した導体パター
ン2’〜2"'を被覆する絶縁層3’〜3"'を積層形成す
る絶縁層形成工程Bと(図1(c))、該絶縁層3’〜
3"'を貫通し、且つ上記導体パターン2’〜2"'の少な
くとも一部を露出させるバイアホール4’〜4"'を形成
するバイアホール形成工程Cと(図1(d))、該バイ
アホール4’〜4"'にて露出した導体パターン2’〜
2"'と連接する他の導体パターン2”〜2""を積層形成
する上部導体パターン形成工程Dと(図1(e))、上
記工程A若しくはDにて形成された少なくとも1の導体
パターン2’〜2""に抵抗体5を積層形成する抵抗体形
成工程Eと(図1(f))からなり、ここでは、まず上
記工程A〜Eを行ない、次いで工程B〜Dを2度繰返す
ことによって、導体パターン2’〜2""(第1層〜第4
層)及び抵抗体5を備える多層プリント配線板を製造す
る。
【0016】本実施例の製造方法を更に詳細に説明する
と、図1(a)及び図1(b)には下部導体パターン形
成工程Aが示されており、ここでは片面に銅箔2a’を
貼設した樹脂性基板1を用い(図1(a))、この銅箔
2a’から第1層(最下層)としての導体パターン2’
をフォトエッチング法によって形成する(図1
(b))。
【0017】次いで、絶縁層形成工程Bにおいて(図1
(c))、上記導体パターン2’上に、これを被覆する
ように絶縁層3’としての現像型ソルダーレジスト、例
えば商品名、PSR−4000をスクリーン印刷法によ
って塗布する。
【0018】そして、塗布した絶縁層3’を露光、現像
するといったバイアホール形成工程Cにて(図1
(d))、絶縁層3’を貫通し、且つ上記導体パターン
2’の一部を露出させるバイアホール4’を形成する。
ここで上記絶縁層3’の表面上は、過マンガン処理液に
よって粗化しておく。これによって絶縁層3’と該絶縁
層3’上に積層形成する導体パターンとの密着力を強化
することができる。
【0019】上部導体パターン形成工程Dでは(図1
(e))、上記バイアホール4’を通して上記導体パタ
ーン2’に連接する第2層としての導体パターン2”を
スクリーン印刷法によって積層形成する。
【0020】この導体パターン2”上には、抵抗体形成
工程Eにてオーミックコンタクトを実現するための銀ペ
ースト5’を介して抵抗体5、例えばカーボンペースト
をスクリーン印刷法によって積層形成し、形成した抵抗
体5をYAGレーザによってトリミングする。
【0021】再び絶縁層形成工程Bにて(図1
(g))、上記絶縁層3’と、該絶縁層3’上に積層形
成した導体パターン2”及び抵抗体5とを被覆する絶縁
層3”を積層形成する。
【0022】そして、バイアホール形成工程Cにてバイ
アホール4”を形成した後、上部導体パターン形成工程
Dにて第3層としての導体パターン2"'を積層形成する
(図1(h))。
【0023】更にまた、上述した絶縁層形成工程B、バ
イアホール形成工程C、及び上部導体パターン形成工程
Dを繰返し、絶縁層3"'、バイアホール4"'、及び第4
層としての導体パターン2""を形成する。
【0024】このように本実施例の主要な製造工程が完
了した後は、ソルダーレジストを塗布して表面層を形成
し、またシンボル印刷等を施して抵抗内蔵多層基板が完
成する。
【0025】
【発明の効果】本発明の製造方法では、樹脂性基板の片
面又は両面に導体パターンを積層形成する下部導体パタ
ーン形成工程A、露出した導体パターンを被覆する絶縁
層を積層形成する絶縁層形成工程B、絶縁層を貫通し、
且つ導体パターンの一部を露出させるバイアホールを形
成するバイアホール形成工程C、上記バイアホールによ
って露出した上記導体パターンと連接する他の導体パタ
ーンを積層形成する上部導体パターン形成工程D、及び
上記工程A若しくは形成された少なくとも1の導体パタ
ーンに、その工程直後に抵抗体を積層形成する抵抗体形
成工程Eによって抵抗内蔵多層基板を製造するようにし
たので、従来の技術のようにプリプレグを介して導体パ
ターンを積層した複数の樹脂性基板を一体化するために
加圧しなければならないといった多大な手間と時間とを
要することなく、多層基板を効率良く製造することがで
きる。しかも、加圧する必要がないので、製造工程中に
おける抵抗値の変化を約1%以内に押えることができ、
高精度の抵抗体を備える多層基板を効率良く製造するこ
とができる。
【図面の簡単な説明】
【図1】本発明の抵抗内蔵多層基板の製造方法の実施例
を示す概略工程図である。
【符号の説明】
1 樹脂性基板 2’〜2"" 導体パターン 3’〜3"' 絶縁層 4’〜4"' バイアホール 5 抵抗体 A 下部導体パターン形成工程 B 絶縁層形成工程 C バイアホール形成工程 D 上部導体パターン形成工程 E 抵抗体形成工程

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 樹脂性基板の片面又は両面において、導
    体パターンを積層形成する下部導体パターン形成工程A
    と、露出した導体パターンを被覆する絶縁層を積層形成
    する絶縁層形成工程Bと、該絶縁層を貫通し、且つ上記
    導体パターンの少なくとも一部を露出させるバイアホー
    ルを形成するバイアホール形成工程Cと、該バイアホー
    ルにて露出した導体パターンと連接する他の導体パター
    ンを積層形成する上部導体パターン形成工程Dと、上記
    工程A又は工程Dにて形成された少なくとも1の導体パ
    ターンに抵抗体を積層形成する抵抗体形成工程Eとを含
    み、前記工程A又は工程Dの少なくとも1の工程後に前
    記工程Eを行なうと共に、前記工程B〜Dを繰返し行な
    うことによって樹脂性基板の片面又は両面に複数の導体
    パターンを積層形成することを特徴とする抵抗内蔵多層
    基板の製造方法。
JP6205230A 1994-08-30 1994-08-30 抵抗内蔵多層基板の製造方法 Expired - Lifetime JP2770262B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6205230A JP2770262B2 (ja) 1994-08-30 1994-08-30 抵抗内蔵多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6205230A JP2770262B2 (ja) 1994-08-30 1994-08-30 抵抗内蔵多層基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0870184A true JPH0870184A (ja) 1996-03-12
JP2770262B2 JP2770262B2 (ja) 1998-06-25

Family

ID=16503566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6205230A Expired - Lifetime JP2770262B2 (ja) 1994-08-30 1994-08-30 抵抗内蔵多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP2770262B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04147695A (ja) * 1990-10-11 1992-05-21 Mitsubishi Materials Corp 抵抗内蔵型多層基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04147695A (ja) * 1990-10-11 1992-05-21 Mitsubishi Materials Corp 抵抗内蔵型多層基板

Also Published As

Publication number Publication date
JP2770262B2 (ja) 1998-06-25

Similar Documents

Publication Publication Date Title
JP4538486B2 (ja) 多層基板およびその製造方法
US5258094A (en) Method for producing multilayer printed wiring boards
KR101281410B1 (ko) 다층 배선기판
JP3892209B2 (ja) プリント配線板およびその製造方法
JP4602783B2 (ja) リジッドフレックスビルドアップ配線板の製造方法
US7080448B2 (en) PCB with inlaid outer-layer circuits and production methods thereof
WO2004098257A1 (ja) 多層配線基板及びその製造方法
JPH08139450A (ja) 印刷配線板の製造方法
JP4728054B2 (ja) 多層配線用基材および多層配線用基材の製造方法および多層配線板
JP3705370B2 (ja) 多層プリント配線板の製造方法
JP2770262B2 (ja) 抵抗内蔵多層基板の製造方法
JPH11261236A (ja) 多層プリント配線板およびその製造方法
JP2741238B2 (ja) フレキシブルプリント配線板及びその製造方法
JP2001257476A (ja) 多層配線基板及びその製造方法
JP2005109299A (ja) 多層配線板およびその製造方法
JP4199957B2 (ja) 多層配線基板の製造方法
JP3748974B2 (ja) ビルドアップ多層プリント配線板及びその製造方法
JP2006156576A (ja) リジッドフレックス多層プリント配線板の製造方法
JPH0818228A (ja) 多層プリント配線板の製造方法
JPH10126058A (ja) 多層プリント配線板の製造方法
JP2621293B2 (ja) プリント基板の製法
JPH0747904Y2 (ja) 複合多層プリント配線基板
JP4337408B2 (ja) プリント配線板の製造方法
JP5857632B2 (ja) 回路基板、回路基板の製造方法及び電子装置
JPH05259609A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090417

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100417

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100417

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110417

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 14

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 14

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 15

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 16

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term