JPH10173344A - 多層回路基板 - Google Patents

多層回路基板

Info

Publication number
JPH10173344A
JPH10173344A JP8329859A JP32985996A JPH10173344A JP H10173344 A JPH10173344 A JP H10173344A JP 8329859 A JP8329859 A JP 8329859A JP 32985996 A JP32985996 A JP 32985996A JP H10173344 A JPH10173344 A JP H10173344A
Authority
JP
Japan
Prior art keywords
circuit board
resistors
multilayer circuit
resistor
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8329859A
Other languages
English (en)
Inventor
Akiyoshi Moriyasu
明義 守安
Takashi Tanaka
隆司 田中
Yasuyuki Morishima
靖之 森島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP8329859A priority Critical patent/JPH10173344A/ja
Publication of JPH10173344A publication Critical patent/JPH10173344A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 製造工程が容易な小型化の多層回路基板を提
供する。 【解決手段】 多層回路基板10は、厚膜印刷法で形成
されたものであり、アルミナ基板11上に内部電極12
及び抵抗13を形成した後、ビアホール14を有する絶
縁体層15を形成する。次いで、絶縁体層15の表面
に、表面電極16及び抵抗17を形成する。この際、内
部電極12と表面電極16とは、ビアホール14で接続
される。次いで、絶縁体層15の表面に設けられた抵抗
17の抵抗値を調整するためのレーザートリミング18
を行う。この結果、抵抗13が内蔵された多層回路基板
10が完成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層回路基板に関
し、特に、抵抗の抵抗値比で動作させる、例えばオペア
ンプを用いたアンプ回路を構成する多層回路基板に関す
る。
【0002】
【従来の技術】図5(a)及び図5(b)に、抵抗の抵
抗値比で動作させる回路の一例であるアンプ回路を示
す。図5(a)に示すアンプ回路1は、反転アンプであ
り、オペアンプAMPと、抵抗R1、R2とで構成され
る。この際、オペアンプAMPの反転入力2は抵抗R1
を介して電源Vに、かつ抵抗R2を介して出力3に接続
される。また、オペアンプAMPの非反転入力4はグラ
ンドに接続される。そして、オペアンプAMPへの入
力、オペアンプAMPからの出力、抵抗R1、R2の抵
抗値をそれぞれV1in、V1o、R11、R12とす
ると、V1o/V1in=−R12/R11となり、ア
ンプ回路1の動作は、抵抗R1、R2の抵抗値R11、
R12の比のみでなされる。
【0003】一方、図5(b)に示すアンプ回路5は、
非反転アンプであり、オペアンプAMPと、抵抗R1、
R2とで構成される。この際、オペアンプAMPの非反
転入力4は抵抗R1を介してグランドに、かつ抵抗R2
を介して出力3に接続される。また、オペアンプAMP
の反転入力2は電源Vに接続される。そして、オペアン
プAMPへの入力、オペアンプAMPからの出力、抵抗
R1、R2の抵抗値をそれぞれV2in、V2o、R2
1、R22とすると、V2o/V2in=1+(R22
/R21)となり、アンプ回路5の動作は、抵抗R1、
R2の抵抗値R21、R22の比のみでなされる。
【0004】次に、図5(a)あるいは図5(b)のア
ンプ回路を構成する従来の多層回路基板の断面図を図6
に示す。多層回路基板60は、アルミナ基板61上に絶
縁体層62を形成した後、絶縁体層62上に表面電極6
3、抵抗64、65を形成することにより、表面に抵抗
64、65を設けた多層回路基板60が完成する。この
場合には、精度の高い抵抗を得るために、抵抗の抵抗値
をレーザートリミング法等によって調整する必要があ
る。したがって、レーザートリミングが容易なように、
抵抗を多層回路基板の表面に設ける。しかしながら、多
層回路基板の表面には、図示していないが、配線や他の
部品等を設ける必要があるため、多層回路基板の小形化
が困難であるという問題が生じた。
【0005】この問題点を解決するために、図7に示す
ような多層回路基板が提案されている。多層回路基板7
0は、アルミナ基板71上に内部電極72、抵抗73を
形成した後、絶縁体層74を形成する。続いて、絶縁体
層74上に内部電極75、抵抗76を形成した後、絶縁
体層77を形成する。その結果、内部に抵抗73、76
を設けた多層回路基板70が完成する。
【0006】
【発明が解決しようとする課題】ところが、上記の従来
の多層回路基板においては、抵抗の抵抗値のばらつきが
25〜30%と大きく、実用上の用途は限定されたもの
であり、精度の高い抵抗を形成する場合には、抵抗を形
成する都度、レーザートリミングによって各抵抗の抵抗
値を厳密に調整するというような方法がとられており、
基板の製造工程が複雑になるという問題が生じた。
【0007】本発明は、このような問題点を解決するた
めになされたものであり、製造工程が容易な小型化の多
層回路基板を提供することを目的とする。
【0008】
【課題を解決するための手段】上述する問題点を解決す
るため本発明は、複数の抵抗を有し、前記複数の抵抗の
抵抗値比で動作させる回路を構成する多層回路基板にお
いて、前記複数の抵抗の抵抗値比をレーザートリミング
法にて調整することを特徴とする。
【0009】また、前記複数の抵抗の少なくとも1つを
多層回路基板に内蔵することを特徴とする。
【0010】本発明の多層回路基板によれば、複数の抵
抗の抵抗値比を調整するため、すべての抵抗の抵抗値を
高精度に調整する必要がなくなる。
【0011】また、複数の抵抗の少なくとも1つを多層
回路基板に内蔵するため、多層回路基板の表面における
抵抗の占有面積が小さくなる。
【0012】
【発明の実施の形態】図1に、本発明に係る多層回路基
板の第1の実施例の断面図を示す。多層回路基板10
は、厚膜印刷法で形成されたものであり、アルミナ基板
11上に内部電極12及び抵抗13を形成した後、ビア
ホール14を有する絶縁体層15を形成する。次いで、
絶縁体層15の表面に、表面電極16及び抵抗17を形
成する。この際、内部電極12と表面電極16とは、ビ
アホール14で接続される。
【0013】次いで、絶縁体層15の表面に設けられた
抵抗17の抵抗値を調整するためのレーザートリミング
18を行う。この結果、抵抗13が内蔵された多層回路
基板10が完成する。
【0014】以上の工程により、図5(a)あるいは図
5(b)の抵抗R1、R2のいずれか一方に相当する抵
抗17の抵抗値をレーザートリミングにより調整するこ
とにより、R1、R2の抵抗値比であるR12/R1
1、あるいはR21/R21を調整し、アンプ回路1、
5の動作を調整することとなる。
【0015】図2に、本発明に係る多層回路基板の第2
の実施例の断面図を示す。多層回路基板20は、多層積
層法で形成されたものであり、何も形成されていないグ
リーンシート21と、内部電極22及び抵抗23が形成
されたグリーンシート24と、表面電極25、抵抗26
及びビアホール27が形成されたグリーンシート28と
を積層する。この際、内部電極22と表面電極25と
は、ビアホール27で接続される。
【0016】次いで、グリーンシート28の表面に設け
られた抵抗26の抵抗値を調整するためのレーザートリ
ミング29を行う。この結果、抵抗23が内蔵された多
層回路基板20が完成する。
【0017】以上の工程により、図5(a)あるいは図
5(b)の抵抗R1、R2のいずれか一方に相当する抵
抗26の抵抗値をレーザートリミングにより調整するこ
とにより、R1、R2の抵抗値比であるR12/R1
1、あるいはR21/R21を調整し、アンプ回路1、
5の動作を調整することとなる。
【0018】図3に、本発明に係る多層回路基板の第3
の実施例の断面図を示す。多層回路基板30は、厚膜印
刷法で形成されたものであり、アルミナ基板31上に内
部電極32及び抵抗33を形成した後、ビアホール34
を有する絶縁体層35を形成する。なお、抵抗33の抵
抗値を調整するためにレーザートリミング36を行う
が、レーザートリミング36は絶縁体層35を形成する
前に行うか、絶縁体層35の一部を形成した後に行う。
【0019】次いで、絶縁体層35の表面に、表面電極
37及び抵抗38を形成する。この際、内部電極32と
表面電極36とは、ビアホール34で接続される。次い
で、絶縁体層35の表面に設けられた抵抗38の抵抗値
を調整するためのレーザートリミング39を行う。この
結果、抵抗33が内蔵された多層回路基板30が完成す
る。
【0020】以上の工程により、図5(a)あるいは図
5(b)の抵抗R1、R2に相当する抵抗33、37の
抵抗値をレーザートリミングにより調整することによ
り、R1、R2の抵抗値比であるR12/R11、ある
いはR21/R21を調整し、アンプ回路1、5の動作
を調整することとなる。
【0021】図4に、本発明に係る多層回路基板の第4
の実施例の断面図を示す。多層回路基板40は、厚膜印
刷法で形成されたものであり、アルミナ基板41上に内
部電極42及び抵抗43、44を形成した後、抵抗4
3、44の抵抗値を調整するためのレーザートリミング
45を行う。次いで、ビアホール46を有する絶縁体層
47を形成する。なお、抵抗43、44の抵抗値を調整
するためにレーザートリミング45は絶縁体層47の一
部を形成した後に行ってもよい。
【0022】次いで、絶縁体層47の表面に、表面電極
48を形成する。この際、内部電極42と表面電極48
とは、ビアホール46で接続される。この結果、抵抗4
3、44が内蔵された多層回路基板40が完成する。
【0023】以上の工程により、図5(a)あるいは図
5(b)の抵抗R1、R2に相当する抵抗43、44の
抵抗値をレーザートリミングにより調整することによ
り、R1、R2の抵抗値比であるR12/R11、ある
いはR21/R21を調整し、アンプ回路1、5の動作
を調整することとなる。
【0024】以上のように、第1、第2の実施例では、
アンプ回路の動作に関与する2つの抵抗の一方の抵抗の
抵抗値を調整するのみで、2つの抵抗の抵抗値比を調整
するため、すべての抵抗の抵抗値を高精度に調整する必
要がなくなる。したがって、多層回路基板の製造工程を
容易にすることができる。
【0025】また、アンプ回路を構成する2つの抵抗の
うち一方を多層回路基板に内蔵するため、多層回路基板
の表面における抵抗の占有面積を小さくなる。したがっ
て、多層回路基板を小形にすることができる。
【0026】さらに、第3、第4の実施例では、アンプ
回路の動作に関与する2つの抵抗の抵抗値を調整するた
め、相対精度のよい抵抗値比を得ることができる。した
がって、アンプ回路を精度よく動作させることができ
る。
【0027】さらに、、第4の実施例では、アンプ回路
を構成する2つの抵抗を多層回路基板に内蔵するため、
多層回路基板の表面における抵抗の占有面積をさらに小
さくなる。したがって、多層回路基板をさらに小形にす
ることができる。
【0028】さらに、アンプ回路の動作に関与する2つ
の抵抗を多層回路基板の同一の層に形成するため、トリ
ミング後の工程の影響を受けにくくなる。したがって、
抵抗値比を精度よく保つことができる。
【0029】なお、上述の第1、第3、第4の実施例に
おいては、アルミナ基板上に直接、内部電極、抵抗を形
成する場合について説明したが、アルミナ基板上に絶縁
体層を形成した後、その絶縁体層上に、内部電極、抵抗
を形成してもよい。
【0030】また、内蔵される抵抗上に絶縁層を形成す
る前に、レーザートリミングにより、抵抗値の調整を行
ったが、抵抗上に絶縁層を形成した後、絶縁層越しにレ
ーザートリミングを行い、抵抗値の調整を行ってもよ
い。
【0031】さらに、図5(a)及び図5(b)に示す
ようなアンプ回路の場合について説明したが、複数の抵
抗の抵抗値比で動作させる回路であればどのような回路
にも応用できる。
【0032】
【発明の効果】請求項1の多層回路基板によれば、複数
の抵抗の抵抗値比を調整するため、すべての抵抗の抵抗
値を高精度に調整する必要がなくなる。したがって、多
層回路基板の製造工程を容易にすることができる。
【0033】請求項2の多層回路基板によれば、複数の
抵抗のうち一方を多層回路基板に内蔵するため、多層回
路基板の表面における抵抗の占有面積を小さくなる。し
たがって、多層回路基板を小形にすることができる。
【図面の簡単な説明】
【図1】本発明の多層回路基板に係る第1の実施例の断
面図である。
【図2】本発明の多層回路基板に係る第2の実施例の断
面図である。
【図3】本発明の多層回路基板に係る第3の実施例の断
面図である。
【図4】本発明の多層回路基板に係る第4の実施例の断
面図である。
【図5】抵抗の抵抗値比で動作させる回路の一例である
アンプ回路であり、(a)は、反転アンプを示す回路
図、(b)は、非反転アンプを示す回路図である。
【図6】従来の多層回路基板を示す断面図である。
【図7】従来の別の多層回路基板を示す断面図である。
【符号の説明】
10、20、30、40 多層回路基板 13、17、23、26、33、37、43、44
抵抗

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の抵抗を有し、前記複数の抵抗の抵
    抗値比で動作させる回路を構成する多層回路基板におい
    て、 前記複数の抵抗の抵抗値比をレーザートリミング法にて
    調整することを特徴とする多層回路基板。
  2. 【請求項2】 前記複数の抵抗の少なくとも1つを内蔵
    することを特徴とする請求項1に記載の多層回路基板。
JP8329859A 1996-12-10 1996-12-10 多層回路基板 Pending JPH10173344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8329859A JPH10173344A (ja) 1996-12-10 1996-12-10 多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8329859A JPH10173344A (ja) 1996-12-10 1996-12-10 多層回路基板

Publications (1)

Publication Number Publication Date
JPH10173344A true JPH10173344A (ja) 1998-06-26

Family

ID=18226039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8329859A Pending JPH10173344A (ja) 1996-12-10 1996-12-10 多層回路基板

Country Status (1)

Country Link
JP (1) JPH10173344A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071952A (ja) * 2002-08-08 2004-03-04 K-Tech Devices Corp 電気素子の製造方法、及び当該電気素子を含む回路基板
JP2009076608A (ja) * 2007-09-19 2009-04-09 Mitsubishi Materials Corp 薄膜サーミスタ及び薄膜サーミスタの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071952A (ja) * 2002-08-08 2004-03-04 K-Tech Devices Corp 電気素子の製造方法、及び当該電気素子を含む回路基板
JP2009076608A (ja) * 2007-09-19 2009-04-09 Mitsubishi Materials Corp 薄膜サーミスタ及び薄膜サーミスタの製造方法

Similar Documents

Publication Publication Date Title
JPH10173344A (ja) 多層回路基板
JPH0320041B2 (ja)
JPH06318533A (ja) 電子部品
JPH09205004A (ja) チップ抵抗器及びその製造方法
JP2003217903A (ja) 抵抗器とその製造方法及びその抵抗器を用いた温度センサー
JPH02132876A (ja) 混成集積回路装置の製造方法
JP3449300B2 (ja) 基板上に形成された回路のトリミング方法
JPH0728060B2 (ja) 磁気低抗素子
JPH03203212A (ja) 複合チップ部品及びその製造方法
JP2000162232A (ja) 加速度センサモジュール
JPH07193342A (ja) 電子部品の実装回路基板
JPH05223515A (ja) 歪み検出用薄膜抵抗の製造方法
JPH06334295A (ja) 抵抗内蔵多層厚膜回路の製造方法
JPS624302A (ja) 印刷抵抗体の形成方法
JP2003304060A (ja) 両面回路基板の製造法
JPS61230351A (ja) 混成集積回路
JPS62265751A (ja) 混成集積回路装置
JP2002246706A (ja) 回路基板とそのトリミング方法
JPH05283933A (ja) 発振器モジュール及びその調整方法
JPS6045095A (ja) 厚膜多層基板の製造方法
JPH02303010A (ja) コンデンサ内蔵基板
JPS62291162A (ja) 混成集積回路
JPH0448646A (ja) 混成厚膜集積回路とその機能調整方法
JPS6037702A (ja) 膜抵抗体
JPS59172207A (ja) 抵抗トリミング方法