JP2002246706A - 回路基板とそのトリミング方法 - Google Patents

回路基板とそのトリミング方法

Info

Publication number
JP2002246706A
JP2002246706A JP2001043024A JP2001043024A JP2002246706A JP 2002246706 A JP2002246706 A JP 2002246706A JP 2001043024 A JP2001043024 A JP 2001043024A JP 2001043024 A JP2001043024 A JP 2001043024A JP 2002246706 A JP2002246706 A JP 2002246706A
Authority
JP
Japan
Prior art keywords
pattern
marking
circuit board
trimming
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001043024A
Other languages
English (en)
Inventor
Hiroyuki Saito
広幸 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001043024A priority Critical patent/JP2002246706A/ja
Publication of JP2002246706A publication Critical patent/JP2002246706A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Laser Beam Processing (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 本発明は、回路基板とそのトリミング方法に
関するものであって、トリミングによる回路パターンの
損傷を防止することを目的とする。 【解決手段】 そして、この目的を達成するために、本
発明は回路パターン4よりも肉厚のマーキングパターン
6を、この回路パターン4上に設けたものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は回路基板とそのトリ
ミング方法に関するものである。
【0002】
【従来の技術】従来の回路基板は次のような構成となっ
ていた。即ち基板と、この基板上に設けたレーザートリ
ミング部と、前記基板の内層又は外層に設けた回路パタ
ーンとを備えた構成となっていた。
【0003】
【発明が解決しようとする課題】上記従来例において、
特性調整のためのトリミングは、レーザートリミング部
をレーザートリミングすることにより行っていた。そし
てこのトリミング状態は、この基板の回路パターン上に
設けたマーキングパターン部をレーザートリミングする
ことにより行っていた。しかしこの様にマーキングパタ
ーンにレーザートリミングを行うことによりレーザート
リミング部のトリミング状態を表示するようにしたもの
においては、この表示を行うに際し回路パターンを損傷
してしまうという問題があった。即ちマーキングパター
ンにレーザートリミングを行うとその下方にある回路パ
ターンまでもレーザートリミングしてしまい、これによ
りこの回路パターンを損傷してしまうものであった。そ
こで本発明は、レーザートリミング状態を報知するマー
キングパターンのトリミングによる回路パターンの損傷
を防止することを目的とするものである。
【0004】
【課題を解決するための手段】そしてこの目的を達成す
るために本発明は回路パターン上に、この回路パターン
よりも肉厚のマーキングパターンを設けたものである。
即ち、この様に回路パターンよりも肉厚のマーキングパ
ターンを設けておけば、マーキングパターンをトリミン
グした場合であってもその下方の回路パターンを損傷す
ることがなくなるのである。
【0005】
【発明の実施の形態】本発明の請求項1に記載の発明
は、基板と、この基板上に設けたレーザートリミング部
と、前記基板の内層又は外層に設けた回路パターンとを
備え、前記回路パターン上にこの回路パターンよりも肉
厚のマーキングパターンを設けた回路基板であって、マ
ーキングパターンが回路パターンよりも肉厚となってい
るので、このマーキングパターンをレーザートリミング
した場合であってもその下方の回路パターンを損傷する
ことがなくなるものである。
【0006】次に本発明の請求項2に記載の発明は、マ
ーキングパターンは表面に光沢のある導電性接着剤によ
り形成した請求項1に記載の回路基板であって、マーキ
ングパターンがその表面に光沢のある導電性接着剤によ
り形成されたものであることから、レーザートリミング
を行った場合、このマーキングパターンには溝が形成さ
れることになり、この溝内はその表面の光沢部との間で
大きなコントラストが形成され、この結果としてその表
示が非常に見易くなるものである。
【0007】次に本発明の請求項3に記載の発明は、マ
ーキングパターンを回路パターン上に電気的に導通状態
で形成した請求項1又は2に記載の回路基板であって、
マーキングパターンが回路パターン上に電気的に導通状
態となっていることから、回路パターンとしてのインピ
ーダンスを下げることもできる。
【0008】次に本発明の請求項4に記載の発明は、マ
ーキングパターンは基板表面にレジストにより形成され
た窓内に導電性接着剤を塗布することにより形成した請
求項1に記載の回路基板であって、レジストにより形成
された窓内に導電性接着剤を塗布することでマーキング
パターンを容易に形成することができるものである。
【0009】次に本発明の請求項5に記載の発明は、請
求項1に記載の回路基板において、レーザートリミング
の調整状態においたマーキングをマーキングパターンに
レーザートリミングにより行う回路基板のトリミング方
法であって、レーザートリミング部へのトリミングを行
うレーザーを用いてマーキングパターンにトリミングを
行うことにより前記レーザートリミング部の調整状況を
容易に表示することができるようになるものである。
【0010】以下本発明の一実施形態を添付図面に従っ
て説明する。
【0011】図1において、1は樹脂又はセラミック製
の基板で、この基板1の内部には回路パターン2、3、
また表面には回路パターン4、5が設けられている。こ
の基板1の表面上には各種ランドが形成され、そのラン
ド上には図示していないが多くの電子部品を実装してい
る。
【0012】さてこの図1において、回路パターン4上
には導電性接着剤によりマーキングパターン6が形成さ
れている。このマーキングパターン6は、基板1の表面
上にレジスト7により窓8を形成し、この窓8内に導電
性接着剤6を塗布することにより形成したものであっ
て、この図1に示すように電極パターン4よりもはるか
に大きな肉厚を形成している。
【0013】さてこの様な回路基板において、図示して
いないレーザートリミング部のトリミングをレーザーに
より行う。そして、このトリミング結果はマーキングパ
ターン6にレーザーにより行い、この図1においてはレ
ーザーマーキング9が形成された状態となっている。即
ち、このレーザーマーキング9をみれば、レーザートリ
ミング部のトリミング状態が良好であったか否かなどが
判別できるようになっている。
【0014】この場合、マーキングパターン6は、その
表面が光沢を有するものであるので、このレーザーマー
キング9のように溝を掘った状態にすれば、この溝内に
おいてはその表面の光沢との間で大きなコントラストの
差ができ、これにより上記レーザートリミング部のトリ
ミング状態の判別が容易に行えるものである。
【0015】尚、この図1に示した如く本実施形態にお
いては、マーキングパターン6を回路パターン4上に電
気的に導通させた状態で設けており、しかもその肉厚を
大きくしていることから、回路パターン4に対してこの
マーキングパターンが電気的に並列接続され、即ち、そ
のインピーダンスを大きく下げることができるようにな
るものである。
【0016】
【発明の効果】以上のように本発明は、回路パターン上
にこの回路パターンよりも肉厚のマーキングパターンを
設けたものであるので、レーザートリミング部のトリミ
ング状態を表示するためにマーキングパターンにレーザ
ーによるトリミングを行ったとしても、その下方の回路
パターンを損傷させることがなくなるものである。
【図面の簡単な説明】
【図1】本発明の一実施形態の断面図
【符号の説明】
1 基板 2 回路パターン 3 回路パターン 4 回路パターン 5 回路パターン 6 マーキングパターン 7 レジスト 8 窓 9 レーザーマーキング

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板と、この基板に設けたレーザートリ
    ミング部と、前記基板の内層又は外層に設けた回路パタ
    ーンとを備え、前記回路パターン上にこの回路パターン
    よりも肉厚のマーキングパターンを設けた回路基板。
  2. 【請求項2】 マーキングパターンは、その表面に光沢
    を有する導電性接着剤により形成した請求項1に記載の
    回路基板。
  3. 【請求項3】 マーキングパターンは、回路パターン上
    に電気的に導通状態として形成した請求項1又は2に記
    載の回路基板。
  4. 【請求項4】 マーキングパターンは、基板表面にレジ
    ストにより形成された窓内に導電性接着剤を塗布するこ
    とにより形成した請求項1に記載の回路基板。
  5. 【請求項5】 請求項1に記載の回路基板において、前
    記レーザートリミング部の調整状態に応じたマーキング
    をマーキングパターンにレーザートリミングにより行う
    回路基板のトリミング方法。
JP2001043024A 2001-02-20 2001-02-20 回路基板とそのトリミング方法 Pending JP2002246706A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001043024A JP2002246706A (ja) 2001-02-20 2001-02-20 回路基板とそのトリミング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001043024A JP2002246706A (ja) 2001-02-20 2001-02-20 回路基板とそのトリミング方法

Publications (1)

Publication Number Publication Date
JP2002246706A true JP2002246706A (ja) 2002-08-30

Family

ID=18905255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001043024A Pending JP2002246706A (ja) 2001-02-20 2001-02-20 回路基板とそのトリミング方法

Country Status (1)

Country Link
JP (1) JP2002246706A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165728A (ja) * 2010-02-05 2011-08-25 Mitsubishi Materials Corp 識別記号付パワーモジュール用基板およびその製造方法
JP2013253895A (ja) * 2012-06-08 2013-12-19 Seiko Epson Corp 電子デバイス、電子機器、移動体、および電子デバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165728A (ja) * 2010-02-05 2011-08-25 Mitsubishi Materials Corp 識別記号付パワーモジュール用基板およびその製造方法
JP2013253895A (ja) * 2012-06-08 2013-12-19 Seiko Epson Corp 電子デバイス、電子機器、移動体、および電子デバイスの製造方法

Similar Documents

Publication Publication Date Title
WO2003094582A3 (en) A system and method for manufacturing printed circuit boards employing non-uniformly modified images
JP2002246706A (ja) 回路基板とそのトリミング方法
US20120181065A1 (en) Multi-Layered Circuit Board Device
JPS5931238B2 (ja) フレキシブルプリントカイロ
US7383630B2 (en) Method for making a circuit plate
JPH07131159A (ja) 多層配線基板
US20050067188A1 (en) Thin film circuit integrating thick film resistors thereon and method of fabricating the same
JP2004327532A (ja) レーザ穴あけ加工方法
KR20070004828A (ko) 회로기판들 및/또는 상응하는 구조들의 제조 방법
JP2005136090A (ja) カード形電子機器およびその製造方法
JP2629388B2 (ja) 印刷基板とその製造方法
JPH09307213A (ja) プリント基板の製造方法及びプリント基板
JPH06169154A (ja) プリント配線板
JPH11204918A (ja) 回路パターンの形成方法
JPH0548246A (ja) フレキシブルプリント配線板の製造方法
KR930005352B1 (ko) 인쇄회로기판(pcb)의 도금방법
JPH04340796A (ja) プリント配線板
JP2002344133A (ja) 両面可撓性回路基板の製造法
JPH08255969A (ja) プリント基板装置
JPH07122830A (ja) 多層プリント配線基板
JPH04152692A (ja) プリント配線板の製造方法
JPH0758427A (ja) 印刷配線基板
JP2008311251A (ja) プリント基板
JPH1154859A (ja) プリント配線板及びプリント配線板の製造方法
JPH03219636A (ja) 多層配線基板