KR100696861B1 - 금속상 저온 동시 소성 세라믹 기판 제조 방법 - Google Patents

금속상 저온 동시 소성 세라믹 기판 제조 방법 Download PDF

Info

Publication number
KR100696861B1
KR100696861B1 KR1019990056585A KR19990056585A KR100696861B1 KR 100696861 B1 KR100696861 B1 KR 100696861B1 KR 1019990056585 A KR1019990056585 A KR 1019990056585A KR 19990056585 A KR19990056585 A KR 19990056585A KR 100696861 B1 KR100696861 B1 KR 100696861B1
Authority
KR
South Korea
Prior art keywords
lamination
predetermined pressure
metal
hydrostatic
substrate
Prior art date
Application number
KR1019990056585A
Other languages
English (en)
Other versions
KR20010055383A (ko
Inventor
박윤휘
문제도
Original Assignee
고등기술연구원연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고등기술연구원연구조합 filed Critical 고등기술연구원연구조합
Priority to KR1019990056585A priority Critical patent/KR100696861B1/ko
Publication of KR20010055383A publication Critical patent/KR20010055383A/ko
Application granted granted Critical
Publication of KR100696861B1 publication Critical patent/KR100696861B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/085Using vacuum or low pressure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 그린 테이프의 라미네이션 시에 면 팽창을 방지할 수 있는 LTCC-M 기판 제조 방법을 제공함에 그 목적이 있다. 상기 방법에 있어서, 홀 펀칭되고 인쇄된 다수의 그린 테이프를 제1 소정 압력에서 예비-라미네이션을 실행한다. 상기 예비-라미네이션 처리된 상기 다수의 그린 테이프를 접착제 및 유약 처리된 금속판 위에 접착시켜 예비-압착체를 성형한다. 상기 성형된 예비-압착체를 비닐 팩에 넣고 진공 포장을 실시한다.상기 진공 포장된 예비-압착체를 물이 들어 있는 챔버에 넣고 상기 제1 소정 압력 보다 높은 제2 소정 압력으로 정수압 동시 라미네이션을 실시한다. 상기 정수압 동시 라미네이션 실시된 예비-압착체를 상기 비닐 팩으로부터 분리하고 소성하여 금속상 저온 동시 소성 세라믹 기판을 성형한다.
세라믹 기판, 면 팽창

Description

금속상 저온 동시 소성 세라믹 기판 제조 방법{PROCESS FOR FABRICATING LOW TEMPERATURE COFIRED CERAMIC ON METAL}
도 1은 일반적인 LTCC-M 기판의 측면도이다.
도 2는 종래의 LTCC-M 기판 제조 방법을 설명하기 위한 흐름도이다. 도 3은 종래의 LTCC-M 기판 제조 방법에서 그린 테이프의 면 팽창 현상을 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 LTCC-M 기판 제조 방법을 설명하기 위한 흐름도이다.
도 5는 도 4의 방법에서 정수압 라미네이션 과정을 설명하기 위한 도면이다.
〈 도면의 주요 부분에 대한 부호의 설명 〉
502: 그린 테이프 504: 금속 베이스
506: 예비-압착체 508: 비닐 팩
510: 물 512: 챔버
본 발명은 금속상 저온 동시 소성 세라믹(low temperature cofired ceramic on metal:LTCC-M) 기판에 관한 것으로, 보다 상세하게는 예비-라미네이션 및 정수압 라미네이션을 이용한 LTCC-M 기판 제조 방법에 관한 것이다.
도 1은 일반적인 LTCC-M 기판의 측면도이다. 도 2는 종래의 LTCC-M 기판 제조 방법을 설명하기 위한 흐름도이다. 도 3은 종래의 LTCC-M 기판 제조 방법에서 그린 테이프의 면 팽창 현상을 나타내는 도면이다.
금속상 저온 동시 소성 세라믹(low temperature cofired ceramic: LTCC)용 재료의 구성은 충전제로 사용되는 세라믹과 유리계 혹은 충전제와 유리-세라믹 계의 복합물 형태이다. 이와 같은 복합물 형태는 원하는 유전율과 팽창 계수의 조절을 위하여 성분 비율이 결정되어지며 일반적으로 충전제/유리계 보다 충전제/유리-세라믹 계의 경우가 기계적 강도가 우수하다. 이와 같은 조성을 갖는 유리-세라믹 및 충전제 분말에 결합제, 가소제, 및 용제와 혼합하여 닥터-브레이드 방법으로 건조 두께가 100∼200㎛ 정도의 그린 테이프(102)를 테이프 캐스팅한다. 상기 그린 테이프(102)를 모듈 회로도에 따라 각각의 층에 비어-홀(104)을 펀칭한 후 비어 필 공정으로 비어-홀 부분을 스크린 인쇄의 방법으로 공간을 채운다. 이후 상기 그린 테이프(102) 위에 저항, 커패시터, 및 인덕터와 같은 회로 소자(106)를 스크린한 후 각각의 층을 라미네이션(lamination) 작업에 의하여 라미네이션시킨 후 동시 소성시킨다. 동시 소성시 그린 테이프(102) 부분의 수축을 고려하여야 하며 동시 소성후 상부 표면에 다시 도체를 인쇄한 후, 후 소성 공정을 거쳐 모듈 표면의 회로를 완성한다. 상기 LTCC 기술을 근간으로 LTCC-M 기술은 금속 코어(108)와 함께 유리-세라믹 부분을 함께 동시 소성시킴으로써 LTCC에서 발생되는 소성시 수축에 의 한 기판의 변형을 방지할 수 있다. 이때 동시 소성에 사용되는 금속 코어(108)의 재료로는 인바아, 코바아, Cu/SUS/Cu, Cu/인바아/Cu, 또는 Cu/코바아/Cu 등이 있다.
LTCC-M의 가장 큰 장점 중에 하나는 소성시 면 수축과 세라믹의 일그러짐이 거의 없지만, 실제로 라미네이션 공정시 도 3에 화살표로 나타낸 바와 같이 0.2∼0.3% 면팽창이 발생함으로써 설계된 수치를 구현하기 어려운 문제를 안고 있다. 이후 후 공정인 후 인쇄, 집적 회로 칩, 표면 실장 장치 결합 등에 문제를 유발하고, 수율에도 악영향을 미칠 수 있다.
이에 본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 그린 테이프의 라미네이션 시에 면 팽창을 방지할 수 있는 LTCC-M 기판 제조 방법을 제공함에 있다.
상기한 목적을 달성하기 위하여, 본 발명은
(i) 홀 펀칭되고 인쇄된 다수의 그린 테이프를 제1 소정 압력에서 예비-라미네이션을 실행하는 단계;
(ii) 단계 (i)에서 예비-라미네이션 처리된 상기 다수의 그린 테이프를 접착제 및 유약 처리된 금속판 위에 접착시켜 예비-압착체를 성형하는 단계;
(iii) 단계 (ii)에서 성형된 예비-압착체를 비닐 팩에 넣고 진공 포장을 실시하는 단계; 및
(iv) 단계 (iii)에서 진공 포장된 예비-압착체를 물이 들어 있는 챔버에 넣 고 상기 제1 소정 압력 보다 높은 제2 소정 압력으로 정수압 동시 라미네이션을 실시하는 단계; 및
(v) 단계 (iv)에서 정수압 동시 라미네이션 실시된 예비-압착체를 상기 비닐 팩으로부터 분리하고 소성하여 금속상 저온 동시 소성 세라믹 기판을 성형하는 단계를 특징으로 하는 금속상 저온 소성 세라믹 기판 제조 방법을 제공한다.
상기 제1 및 제2 소정 압력은 각각 20∼30kgf/cm2 및 150∼300kgf/cm2인 것이 바람직하다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
건조된 그린 테이프를 필름(도시안됨)에서 분리한 후, 원하는 치수로 절단하고 펀처를 이용하여 원하는 위치에 비어-홀을 천공한다.
그 후 인쇄기를 이용하여 도전체 페이스트를 비어-홀에 채운다. 다층 회로를 구성하기 위하여 그린 테이프에 회로 패턴을 인쇄하는 공정이 필요하다. 각 층에 알맞은 회로를 스크린으로 만든 후 인쇄기를 이용하여 페이스트를 인쇄. 회로 패턴을 형성시킨다. 이때 원하는 수 만큼의 다수의 회로 패턴은 갖는 다층 그린 테이프가 준비될 수 있다. 다층 그린 테이프를 건조시킨 후, 각각의 층을 이루는 그린 테이프(502)를 온도 70∼90℃ 및 압력 20∼30kgf/cm2에서 2분간 예비-라미네이션을 실시한다. 이때 기존 방법과 다르게 약한 압력을 가하기 때문에 면 팽창이 발생하지 않는다.
코바아 또는 Cu/Mo/Cu와 같은 금속판을 원하는 치수로 절삭하여 금속을 준비한다. 그후, 상기 금속의 표면에 도금용 금속을 도금하여 금속 도금층을 형성한다. 그후 상기 금속 도금층을 산화하여 금속 산화물을 형성한다. 상기 금속 산화물의 표면에 유약을 인쇄하여 유약층을 형성한다. 상기 금속 산화물의 표면에 형성된 유약층에 결합제 및 용제로 구성된 접착제를 도포하고 용제를 건조시켜 금속 베이스(504)를 완성한다.
그후, 상기 예비-라미네이션 처리된 그린 테이프들(502)을 상기 접착제 유약 처리된 금속 베이스(504) 위에 접착시켜 예비-압착체(506)를 성형한다.
그후, 상기 예비-압착체(508)를 두께 0.5∼1.0 mm의 비닐 팩(508)에 넣고 진공 포장을 실시한다.
상기 진공 포장된 예비-압착체(508)를 물(510)이 들어 있는 챔버(512)에 넣고 온도 70∼85℃및 압력 150∼300kgf/cm2에서 2∼5분간 정수압 동시 라미네이션을 실시한다.
상기 정수압 동시 라미네이션 처리된 예비-압착체(508)를 상기 비닐 팩(508)으로부터 분리한 뒤 소성로에서 750∼800℃ 온도로 소성하여 LTCC-M 기판(도시안됨)을 성형한다.
본 발명에 의하면, 먼저 낮은 압력에서 예비-라미네이션을 시행하여 면 팽창을 억제하면서 세라믹 층간의 배열을 유지할 수 있도록 하고, 이후 접착제가 있어서 마찰이 있는 전처리된 금속판 위에 부착한 후, 고압의 라미네이션을 시행함으로 써 면 팽창을 막을 수 있게 된다. 특히, 정수압 동시 라미네이션을 사용하므로 위치별 불균일성도 매우 낮출 수 있다. 이렇게 하여 제조된 기판은 설계값 대비 0.03% 이하의 위치 정밀도를 확보할 수 있다. 본 발명에 의해서 원래 설계된 회로 패턴을 아무 변형없이 그대로, 기판 및 모듈로 제작할 수 있게 되므로 정밀한 회로 패턴의 제작이 가능하고, 수율 향상을 기대할 수 있다
이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 특허 청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.

Claims (2)

  1. (i) 홀 펀칭되고 인쇄된 다수의 그린 테이프를 제1 소정 압력에서 예비-라미네이션을 실행하는 단계;
    (ii) 단계 (i)에서 예비-라미네이션 처리된 상기 다수의 그린 테이프를 접착제 및 유약 처리된 금속판 위에 접착시켜 예비-압착체를 성형하는 단계;
    (iii) 단계 (ii)에서 성형된 예비-압착체를 비닐 팩에 넣고 진공 포장을 실시하는 단계; 및
    (iv) 단계 (iii)에서 진공 포장된 예비-압착체를 물이 들어 있는 챔버에 넣고 상기 제1 소정 압력 보다 높은 제2 소정 압력으로 정수압 동시 라미네이션을 실시하는 단계; 및
    (v) 단계 (iv)에서 정수압 동시 라미네이션 실시된 예비-압착체를 상기 비닐 팩으로부터 분리하고 소성하여 금속상 저온 동시 소성 세라믹 기판을 성형하는 단계를 특징으로 하는 금속상 저온 소성 세라믹 기판 제조 방법.
  2. 제1항에 있어서, 상기 제1 및 제2 소정 압력은 각각 20∼30kgf/cm2 및 150∼300kgf/cm2인 것을 특징으로 하는 금속상 저온 소성 세라믹 기판 제조 방법.
KR1019990056585A 1999-12-10 1999-12-10 금속상 저온 동시 소성 세라믹 기판 제조 방법 KR100696861B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990056585A KR100696861B1 (ko) 1999-12-10 1999-12-10 금속상 저온 동시 소성 세라믹 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990056585A KR100696861B1 (ko) 1999-12-10 1999-12-10 금속상 저온 동시 소성 세라믹 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20010055383A KR20010055383A (ko) 2001-07-04
KR100696861B1 true KR100696861B1 (ko) 2007-03-19

Family

ID=19624896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990056585A KR100696861B1 (ko) 1999-12-10 1999-12-10 금속상 저온 동시 소성 세라믹 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR100696861B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05270934A (ja) * 1991-12-18 1993-10-19 General Electric Co <Ge> セラミック・オン金属回路基板およびその製造方法
US5683535A (en) * 1996-07-25 1997-11-04 Northrop Grumman Corporation Method and apparatus of producing cavities in LTCC substrates
KR20000038386A (ko) * 1998-12-07 2000-07-05 전주범 캠버가 제어된 금속상 저온 동시 소성 세라믹기판의 제작 공정
KR20000038385A (ko) * 1998-12-07 2000-07-05 전주범 오염방지단계를 포함한 엘티씨씨-엠 기판의 제작공정

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05270934A (ja) * 1991-12-18 1993-10-19 General Electric Co <Ge> セラミック・オン金属回路基板およびその製造方法
US5683535A (en) * 1996-07-25 1997-11-04 Northrop Grumman Corporation Method and apparatus of producing cavities in LTCC substrates
KR20000038386A (ko) * 1998-12-07 2000-07-05 전주범 캠버가 제어된 금속상 저온 동시 소성 세라믹기판의 제작 공정
KR20000038385A (ko) * 1998-12-07 2000-07-05 전주범 오염방지단계를 포함한 엘티씨씨-엠 기판의 제작공정

Also Published As

Publication number Publication date
KR20010055383A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
US4806188A (en) Method for fabricating multilayer circuits
US5601672A (en) Method for making ceramic substrates from thin and thick ceramic greensheets
US6942833B2 (en) Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
KR100447032B1 (ko) 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
KR100790695B1 (ko) 전자부품 패키지용 세라믹 기판의 제조방법
JP4826319B2 (ja) 多層回路基板およびその製造方法
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
KR100696861B1 (ko) 금속상 저온 동시 소성 세라믹 기판 제조 방법
JP3956148B2 (ja) セラミック多層基板の製造方法及び半導体装置
EP1189495B1 (en) Method of manufacturing multilayer ceramic substrate
US6245185B1 (en) Method of making a multilayer ceramic product with thin layers
JP2803414B2 (ja) 多層セラミック基板の製造方法
GB2222800A (en) Making hybrid circuits
KR100289959B1 (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
JP2893116B2 (ja) セラミック多層配線基板の製造方法
JP3104680B2 (ja) 半導体装置の封止用キャップ及びその製造方法
KR100925604B1 (ko) 적층 세라믹 패키지 및 그 제조방법
JPH10335526A (ja) 回路基板とその製造方法
KR100336181B1 (ko) 금속상의저온동시소성세라믹다층인쇄회로기판제조방법
KR100586942B1 (ko) 바인더 필름을 이용한 층간 적층방법
KR100302371B1 (ko) 저온동시소성세라믹기판및그제조방법
KR20060108908A (ko) 적층형 세라믹 기판의 제조 방법
JP2004201135A (ja) 高周波用配線基板およびその製造方法
KR100348470B1 (ko) 저온동시소성세라믹인쇄회로기판제조방법
JP2004148610A (ja) 複合体、複合積層体およびそれらの製造方法、並びにセラミック基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee