JP2006024654A - インターポーザ - Google Patents

Abstract

【課題】 クロストークによるノイズを排除できるインターポーザを提供する。
【解決手段】 インターポーザは、基板１０と、基板１０上に設けられた信号線２１となる第１導電層１７と、基板１０上に設けられ、第１導電層１７の上に、間に絶縁層１９を夾んで第１導電層１７を囲うように設けられ、シールド配線となる第２導電層１４とを含む。
【選択図】 図１

Description

この発明は、インターポーザに関し、特に、信号伝達経路としても利用可能な、インターポーザに関する。

従来の、多層配線回路基板は、配線層が高密度化されることにより、信号線が近接することでお互いの信号配線間にクロストークノイズが生じ、回路の駆動素子に動作不良を発生させるという問題があった。このような問題を解決する一つの方法が、たとえば、特開２００４−６３７２５号公報（特許文献１）に記載されている。

同公報によれば、基板の内部に同軸構造の同軸線を形成して、信号配線層として利用している。
特開２００４−６３７２５号公報（段落番号０００４、図１等）

従来のクロストークノイズを排除する方法は上記のように行なわれていた。特許文献１においては、同軸構造を基板に平行に配置して、それを接地電位や電源電位の層の近傍に配置することによって、ノイズの排除を行なっているため、基板内の構成が複雑になるという問題があった。また、インターポーザの利用については考慮されていなかった。

この発明は、上記のような課題に鑑みてなされたもので、クロストークによるノイズを排除できるインターポーザを提供することを目的とする。

この発明の他の目的は、受動素子が形成された、多機能を有するインターポーザを提供することである。

この発明にかかるインターポーザは、基板と、基板上に設けられた第１導電層と、基板上に設けられ、第１導電層の上に、間に絶縁層を夾んで設けられた第２導電層とを含む。

好ましくは、第２導電層は、間に絶縁層を夾んで前記第１導電層によって取り囲まれる。

さらに好ましくは、第１導電層と、第２導電層とは受動素子を構成する。

第１導電層は第１の電位に保持され、第２導電層は、第１の電位と異なる第２の電位に保持されてもよいし、同じ電位に保持されてもよい。

また、第１導電層はシールド線として作動し、第２導電層は信号線として作動してもよい。

好ましくは、基板は導電体または半導体の基板を含み、基板が、導電体または半導体の基板であるときは、基板は、第１導電層および第２導電層の電位と異なる電位に保持されてもよいし、第１導電層または第２導電層の少なくとも一方と同じ電位に保持されてもよい。

この発明にかかるインターポーザにおいては、基板と、基板上に設けられた第１導電層と、基板上に設けられ、第１導電層の上に、間に絶縁層を夾んで設けられた第２導電層とを含むため、絶縁層で分離された第１導電層と第２導電層とを用いて受動素子を形成できる。

その結果、受動素子が形成された、多機能を有するインターポーザを提供できる。

ここで、第１導電層を第１の電位に保持し、第２導電層を、第１の電位と異なる第２の電位に保持すると、キャパシタを形成できる。第１導電層と第２導電層とを同じ電位に保持すると、ガード電極として機能させることができる。

好ましくは、第１導電層は、間に絶縁層を夾んで前記第２導電層によって取り囲まれる。第１導電層が、間に絶縁層を夾んで前記第２導電層によって取り囲まれるため、遮蔽性の向上した、同軸ケーブルの構成がえられる。
その結果、クロストークによるノイズを排除できるインターポーザを提供できる。

以下、図面を参照して、この発明の一実施形態を図面を参照して説明する。図１は、この発明の一実施の形態にかかる、インターポーザの貫通孔近傍の断面図である。

図１を参照して、インターポーザは、貫通孔１８の内部に導電層（第２導電層）１７を有し、導電層１７は、絶縁層１３を介して導電層（第２導電層）１４で囲まれている。

導電層１７が絶縁層１３を介して導電層で囲われるため、同軸ケーブルの構成が得られる。その結果、ノイズに強いインターポーザを提供できる。

導電層１４は、間に絶縁層１３を夾んで導電層１７を取り囲んだ状態で基板１０の上に間に絶縁層１９を夾んで延在する。このとき、図１に示すように、導電層１７は、信号線２１として利用され、導電層１４は、シールド配線２２ａ、２２ｂとして利用される。

なお、信号線２１およびシールド配線２２ａ、２２ｂは、円筒状に限らず、ともに、基板１０の表面上では平面状の配線となるようにしてもよい。

ここでは、シールド配線は、信号線とは接続されておらず、フローティングの状態にある。しかしながら、必要に応じて、後に説明するように、信号線とシールド線とは同一の電位に接続してもよい。

次に、上記したように、基板１０の表面上で平面上の配線を行なった例について説明する。図２（Ａ）および図２（Ｂ）は、その場合のインターポーザの断面図である。

図２（Ａ）参照して、インターポーザの基板１０の上に、相互に絶縁層１９を介して、中央部に信号線となる導電層２１ａを設け、それを囲うように、上下、左右にシールド層となる導電層２２ａ，２２ｂ，２２ｃおよび２２ｄを形成する。

図２（Ｂ）は、図２（Ａ）の変形例である。この場合も図２（Ａ）と同様の構成であるが、シールド線となる導電層をすべて接続した導電層２２ｅを形成し、信号線となる導電層２１ｂを絶縁層１７を介して導電層２２ｅで囲む。このようにして、インターポーザの中に、同軸構造を有する配線層を容易に構成することができる。

図３は、電極パッドを示す図である。図３（Ａ）は平面図であり（図３（Ｂ）において、Ａ−Ａで示す平面図）、図３（Ｂ）は図２（Ａ），（Ｂ）に対応する斜視図である。なお、ここでは、基板を省略している。

図３を参照して、ここでは、４つの電極パッド４５ａから４５ｄのそれぞれに接続された信号線４１ａから４１ｄが示されている。それぞれの信号線４１ａから４１ｄは、上下および左右に設けられたシールド電極４２、４３および４４で囲われている。

次にこの発明のさらに他の実施の形態について説明する。この実施の形態においては、インターポーザ２２の内部にコイルＬ，キャパシタＣおよび抵抗Ｒのような、受動素子を形成する。

図４は、この場合の受動素子の形成をステップごとに示す図である。なお、ここではフォトリゾグラフィの工程の詳細については省略している。図４を参照して、まず、シリコンの基板５０を準備する。図示していないが、基板表面は、ＳｉＯ_２、ＳｉＮ等の絶縁膜で覆われている。次いで、基板５０の表面５１上に金属で導電層５２を形成する（図４（Ａ））。次いで、導電層５２の上に絶縁層５３を形成する（図４（Ｂ））。この絶縁層５３の形成は、ＣＶＤを用いてシリコン酸化膜やシリコン窒化膜を形成してもよいし、スパッタリングや、電着樹脂を用いて形成してもよい。次いで、絶縁層５３の一部にビアホールを設けて、絶縁層５３の上に形成された導電層５４と接続する。その上にさらに絶縁層５５を形成する。

図４（Ｄ）は、図４（Ｃ）において、Ｄ−Ｄで示す部分の断面図である。図４（Ｃ）および図４（Ｄ）を参照して、インターポーザにおいて、導電層５２と導電層５４とが絶縁層５３を介して対向している構成が得られる。この構成はキャパシタとして利用可能である。また、導電層５２と導電層５４とを同じ電位にすることによって、信号線とシールド線との関係を得ることもできる。このように、インターポーザの中に受動素子を形成することが可能である。

次に、図４に示した構成を利用してインターポーザの中に複数の機能部品を構成した具体例について説明する。図５は、この場合の具体例を示す斜視図である。ここでも、基板６０上の酸化膜については省略している。図５（Ａ）は、抵抗Ｒを形成した場合の斜視図である。図５（Ａ）を参照して、シリコンの基板６０に設けられた同軸ビア６１に接続して第２層目に金属の導電層６２を形成する。同じ層に金属の導電層６４を形成する。一方、基板６０の表面上にポリシリコンの層６３を形成し、その両端を第１および第２の導電層６２，６４で接続する。

ポリシリコンの層６３は、金属に比べて数桁大きい抵抗値を有しているため、これを抵抗層として利用できる。

次に他の例について説明する。図５（Ｂ）は、キャパシタＣを形成した場合の斜視図である。図５（Ｂ）を参照して、シリコン基板６０に設けられた同軸ビア６１に接続して第２層目に金属の導電層６６を形成する。同じ第２層に金属の導電層６７を形成する。一方、基板６０の表面上に、導電層６７との間に絶縁層６８を挟んで金属の導電層６５を形成し、導電層６６と導電層６５とを接続する。

このようにすると、導電層６５と導電層６７とは、間に絶縁層６８を挟んでいるから、キャパシタＣとしての機能を果たす。

次にさらに他の例について説明する。図５（Ｃ）は、別のキャパシタＣを形成した場合の斜視図である。図５（Ｃ）を参照して、シリコン基板６０に設けられた同軸ビア６１に接続して、基板６０の表面上に、絶縁層６８を挟んで金属の導電層６９を形成する。このようにすると、基板６０と導電層６９とは、間に絶縁層６８を挟んでいるから、キャパシタＣとしての機能を果たす
次に図４や図５で示したインターポーザ２２の内部に構成される機能素子の一般的構成について説明する。図６は、図４および図５で示した導電層と絶縁層とからなる構成７０を示す回路図である。ここでは、図５（Ｂ）で示した構成を一例としてあげている。

図６を参照して、導電層６５と６７とが間に絶縁層６８を介して接続されている。いま、導電層６５が接地され、導電層６７が電源に接続されているものとする。この場合は、構成７０はキャパシタＣとして機能する。

一方、導電層６５と導電層６７とが同じ電位に接続されていれば、寄生容量を小さくできるとともに、シールド配線として機能する、ガード電極として機能する。

なお、基板が実施の形態に示したような、シリコン基板のような半導体基板や、導電体基板の場合は、基板を導電層６５や導電層６７の電位と異なる電位に保持してもよいし、導電層６５または導電層６７の少なくとも一方と同じ電位に保持してもよい。

上記実施の形態においては、貫通孔として、円形または、円柱状を用いた場合について説明したが、これに限らず、矩形や多角形等であってもよい。

上記実施の形態においては、基板としてシリコン基板を用いた例について説明したが、これに限らず、ガラス基板やサファイヤ基板等の絶縁物基板であってもよい。

以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示された実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。

この発明に係るインターポーザは、同軸ケーブルと同様の機能を有する配線層を有するインターポーザとして、有利に利用されうる。

この発明の一実施の形態にかかる、インターポーザの貫通孔近傍の断面図である。 インターポーザの基板上の配線層の配置を示す図である。 インターポーザの内部にシールド機能を持たせた場合の構成を示す図である。 インターポーザの中に受動素子を形成する場合の処理をステップごとに示す図である。 インターポーザの中に構成された機能素子の斜視図である。 導電層と絶縁層とからなる構成の回路図である。

符号の説明

１０、５０、６０ 基板、１１、５１ 表面、１２ 裏面、１３，１５ 絶縁層、１４、１７ 導電層、１８ 貫通孔、２１ 信号線、２２ シールド配線。

Claims (8)

1. 基板と、
   前記基板上に設けられた第１導電層と、
   前記基板上に設けられ、前記第１導電層の上に、間に絶縁層を夾んで設けられた第２導電層とを含む、インターポーザ。
2. 前記第２導電層は、間に絶縁層を夾んで前記第１導電層によって取り囲まれる、請求項１に記載の、インターポーザ。
3. 前記第１導電層と、前記第２導電層とは受動素子を構成する、請求項１または２に記載のインターポーザ。
4. 前記第１導電層は第１の電位に保持され、
   前記第２導電層は、前記第１の電位と異なる第２の電位に保持される、請求項１から３のいずれかに記載のインターポーザ。
5. 前記第１導電層および前記第２導電層は同じ電位に保持される、請求項１から３のいずれかに記載のインターポーザ。
6. 前記第１導電層はシールド線として作動し、前記第２導電層は信号線として作動する、請求項１から５のいずれかに記載のインターポーザ。
7. 前記基板は導電体または半導体の基板を含み、
   前記基板が、導電体または半導体の基板であるときは、前記基板は、前記第１導電層および第２導電層の電位と異なる電位に保持される、請求項４から６のいずれかに記載のインターポーザ。
8. 前記基板は導電体または半導体の基板を含み、
   前記基板が、導電体または半導体の基板であるときは、前記基板は、前記第１導電層または第２導電層の少なくとも一方と同じ電位に保持される、請求項４から６のいずれかに記載のインターポーザ。
   
   

Images