CN211457877U - 附带屏蔽板的电子部件和电子部件用屏蔽板 - Google Patents

附带屏蔽板的电子部件和电子部件用屏蔽板 Download PDF

Info

Publication number
CN211457877U
CN211457877U CN201890000534.6U CN201890000534U CN211457877U CN 211457877 U CN211457877 U CN 211457877U CN 201890000534 U CN201890000534 U CN 201890000534U CN 211457877 U CN211457877 U CN 211457877U
Authority
CN
China
Prior art keywords
electronic component
shield plate
metal film
plate
ceramic sintered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201890000534.6U
Other languages
English (en)
Inventor
矢崎浩和
樋江井智庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN211457877U publication Critical patent/CN211457877U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B9/045—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0032—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • B32B2038/045—Slitting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/212—Electromagnetic interference shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

附带屏蔽板的电子部件和电子部件用屏蔽板，提供能够高效地屏蔽各种频率的噪声的屏蔽板。具备布线基板(20)、安装于布线基板(20)的表面的表面安装部件(51、52)、以及安装于表面安装部件(51、52)的顶面侧的屏蔽板(10)。屏蔽板(10)具备具有第1主面(101)和第2主面(102)的磁性体陶瓷烧结板(12)、及设置于磁性体陶瓷烧结板(12)的第1主面(101)的第1金属膜(11)。

Description

附带屏蔽板的电子部件和电子部件用屏蔽板
技术领域
本实用新型涉及具有屏蔽板的电子部件和电子部件使用的屏蔽板。
背景技术
以往，在以半导体器件为主的电子部件中，为了保护电子部件不受外来噪声的影响，或者为了抑制从电子部件向外部辐射噪声，而各种实际应用屏蔽板。
在专利文献1所记载的屏蔽板中，使用将金属薄膜加工为规定形状的金属板。另外，在专利文献2所记载的屏蔽板中，使用使树脂膜片支承金属丝网的屏蔽板。
专利文献1：日本特开2011－14879号公报
专利文献2：日本特开2005－26622号公报
然而，专利文献1、2所记载的屏蔽板虽能够遮蔽特定频率的噪声，但无法遮蔽各种频率的噪声。
实用新型内容
因此，本实用新型的目的在于，提供一种能够高效地遮蔽各种频率的噪声的屏蔽板和具备该屏蔽板的电子部件。
该实用新型的附带屏蔽板的电子部件具备布线基板、安装于布线基板的表面的表面安装部件、以及安装于表面安装部件的顶面侧的屏蔽板。屏蔽板具备具有第1主面和第2主面的磁性体陶瓷烧结板、及设置于磁性体陶瓷烧结板的第1主面的第1金属膜。
在该结构中，磁性体陶瓷烧结板作为磁性屏蔽层发挥作用，第1金属膜作为金属屏蔽层发挥作用。与将磁性体填料分散于树脂层而成的复合材料相比，磁性体陶瓷烧结板具有较高的透磁率。由此，磁性屏蔽层能够主要高效地遮蔽低频噪声。另外，金属屏蔽层能够主要遮蔽高频噪声。
另外，优选为，在该实用新型的附带屏蔽板的电子部件中，在磁性体陶瓷烧结板的第2主面具备多个缝隙。
在该结构中，通过磁性体陶瓷烧结板的第2主面的多个缝隙，能够提高弯曲性。与复合材料、丝网材料相比，磁性体陶瓷烧结板弯曲性较差。但是，通过具有缝隙，弯曲性提高。此时，在磁性体陶瓷烧结板的第1主面具备第1金属膜，因此即使在磁性体陶瓷烧结板上，假设产生裂痕，第 1金属膜也不断开。即，第1金属膜作为磁性体陶瓷烧结板的支承件发挥功能，由于维持屏蔽板的形状，因此不对低频噪声的遮蔽产生影响。
另外，优选为，该实用新型的附带屏蔽板的电子部件的第1金属膜为金属薄膜。
在该结构中，第1金属膜为金属薄膜，因此屏蔽板整体的厚度不变大。另外，金属薄膜与陶瓷烧结板间的紧贴性也较高。
另外，优选为，该实用新型的附带屏蔽板的电子部件在磁性体陶瓷烧结板的第1主面具备第1金属膜，在第2主面具备第2金属膜。
在该结构中，与仅在第1主面侧具备第1金属膜的情况相比，能够更加高效地遮蔽高频噪声。
另外，优选为，该实用新型的附带屏蔽板的电子部件的第2金属膜为金属薄膜。
在该结构中，第2金属膜为金属薄膜，因此屏蔽板整体的厚度不变大。另外，金属薄膜与陶瓷烧结板间的紧贴性也较高。
另外，优选为，在该实用新型的附带屏蔽板的电子部件中，磁性体陶瓷烧结板的第1主面与表面安装部件对置。
在该结构中，在第1主面侧具备第1金属膜，由此容易将第1金属膜连接于电子部件的接地端。由此，能够将高频噪声向接地端高效地引导，从而遮蔽性提高。
另外，优选为，在该实用新型的附带屏蔽板的电子部件中，具有将布线基板的表面电极与第1金属膜连接的导体。
在该结构中，能够将传播至第1金属膜的高频噪声向布线基板的表面电极高效地引导，从而遮蔽性提高。
另外，优选为，在该实用新型的附带屏蔽板的电子部件中，在布线电极的表面设置有密封树脂。优选屏蔽板安装于密封树脂的顶面侧。
在该结构中，布线电极与安装于表面的表面安装部件被密封树脂保护，因此可靠性提高。另外，能够将屏蔽板容易地安装于所希望的位置。
另外，优选为，在该实用新型的附带屏蔽板的电子部件中，具备贯通磁性体陶瓷烧结板，且一端在第1主面暴露，另一端在第2主面暴露的导通电极。
即使在该结构中，还通过贯通了磁性体陶瓷烧结板的导通电极，容易将第1金属膜连接于电子部件的接地端。由此，能够将高频噪声高效地向接地端引导，从而遮蔽性提高。
该实用新型的附带屏蔽板的电子部件具备布线基板、安装于布线基板的表面的表面安装部件、以及安装于表面安装部件的顶面侧的屏蔽板。在屏蔽板的一个主面形成有多个缝隙。仅在形成有多个缝隙的一个主面具备金属膜。
即便在该结构中，也能够遮蔽低频噪声、高频噪声双方。
该实用新型的电子部件用屏蔽板具备具有第1主面和第2主面的磁性体陶瓷烧结板、和在陶瓷烧结板的第1主面和第2主面中至少一者上的金属膜。
在该结构中，仅通过在电子部件的表面侧(顶面侧)配置屏蔽板，能够遮蔽低频噪声、高频噪声双方。
该实用新型的附带屏蔽板的电子部件的表面安装部件包含邻接地安装于布线基板的第1表面安装部件与第2表面安装部件。第1表面安装部件与第2表面安装部件被密封树脂覆盖。密封树脂具备空隙。另外，该空隙构成比配置有第1表面安装部件与第2表面安装部件的区域的厚度薄的薄壁部。
在该结构中，能够使应力集中在作为厚度薄的部分的薄壁部。
优选该实用新型的附带屏蔽板的电子部件的表面安装部件的空隙向密封树脂的顶面或者下表面开口。
在该结构中，容易向规定的方向弯曲。
在从第1金属膜的一个主面俯视布线基板的一个主面时，该实用新型的附带屏蔽板的电子部件的薄壁部形成于第1表面安装部件与第2表面安装部件之间。
在该结构中，能够抑制对第1表面安装部件与第2表面安装部件施加的不必要的应力。
该实用新型的附带屏蔽板的电子部件的表面安装部件包含邻接地安装于布线基板的第1表面安装部件与第2表面安装部件。在从第1金属膜的一个主面俯视布线基板的一个主面时，在第1表面安装部件与第2表面安装部件之间形成有多个缝隙。另外，该缝隙构成比配置有第1表面安装部件与第2表面安装部件的区域的厚度薄的薄壁部。
在该结构中，通过多个缝隙，能够容易地形成薄壁部。另外，能够使应力集中于该薄壁部。
在该实用新型的附带屏蔽板的电子部件的第1表面安装部件的顶面侧具备电感导体。表面安装部件产生第1磁通，顶面侧的电感导体产生第 2磁通。在从第1金属膜的一个主面俯视布线基板的一个主面时，顶面侧的电感导体至少开口的局部与第1表面安装部件对置地配置于与第1表面安装部件重叠的位置。另外，顶面侧的电感导体的卷绕方向设定为从顶面侧的电感导体产生的第2磁通与从第1表面安装部件产生的第1磁通相互削弱的方向。
在该结构中，能够通过从电感导体产生的第2磁通削弱从第1表面安装部件向顶面侧产生的第1磁通，从而能够提高附带屏蔽板的电子部件的特性。
根据该实用新型，能够高效地遮蔽各种频率的噪声。
附图说明
图1的(A)是本实用新型的第1实施方式的电子部件用屏蔽板的从第1主面侧观察的外观立体图，图1的(B)是从第2主面侧观察的外观立体图。
图2的(A)是表示本实用新型的第1实施方式的附带屏蔽板的电子部件的结构的侧剖视图，图2的(B)是放大屏蔽板的局部的图。
图3是表示本实用新型的第2实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
图4是表示本实用新型的第3实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
图5的(A)是表示本实用新型的第4实施方式的附带屏蔽板的电子部件的结构的侧剖视图，图5的(B)是放大屏蔽板的局部的图。
图6的(A)是表示本实用新型的第5实施方式的附带屏蔽板的电子部件的结构的侧剖视图，图6的(B)是放大屏蔽板的局部的图。
图7是表示本实用新型的第6实施方式的附带屏蔽板的电子部件的结构的局部分解立体图。
图8的(A)是表示本实用新型的第6实施方式的附带屏蔽板的电子部件的结构的侧剖视图。图8的(B)是表示本实用新型的第6实施方式的附带屏蔽板的电子部件的结构的侧剖视图的局部放大图。
图9是表示本实用新型的第7实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
图10是表示本实用新型的第8实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
图11是表示本实用新型的第9实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
图12是表示本实用新型的第10实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
图13是表示本实用新型的第11实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
图14是本实用新型的第12实施方式的电子部件用屏蔽板的从第2主面侧观察的外观立体图。
图15是本实用新型的第13实施方式的电子部件用屏蔽板的从第2主面102侧观察的外观立体图。
图16是表示本实用新型的第14实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
图17是表示本实用新型的第15实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
图18的(A)是从第1主面侧观察本实用新型的第16实施方式的附带屏蔽板的电子部件的主视简图，图18的(B)是放大配置有线圈的部分的立体图。
图19是表示本实用新型的第16实施方式的附带屏蔽板的电子部件的结构的侧面的概要的图。
具体实施方式
(第1实施方式)
参照附图，对本实用新型的第1实施方式的附带屏蔽板的电子部件进行说明。图1的(A)是本实用新型的第1实施方式的电子部件用屏蔽板的从第1主面侧观察的外观立体图。图1的(B)是本实用新型的第1实施方式的电子部件用屏蔽板的从第2主面侧观察的外观立体图。图2的(A) 是表示本实用新型的第1实施方式的附带屏蔽板的电子部件的结构的侧剖视图。图2的(B)是放大图2的(A)的屏蔽板的局部的图。在图1 的(A)、图1的(B)中，为了容易观察附图，省略了局部的附图标记的标注。
如图1的(A)、图1的(B)所示，电子部件用屏蔽板10具备金属膜11、磁性体陶瓷烧结板12。金属膜11与本实用新型的“第1金属膜”对应。金属膜11形成于磁性体陶瓷烧结板12的第1主面101。另外，在磁性体陶瓷烧结板12的第2主面102形成有多个缝隙SL。
如图2的(A)所示，附带屏蔽板的电子部件1具备电子部件用屏蔽板10、印刷布线基板20、密封树脂40、及表面安装电子部件51、52。电子部件用屏蔽板10经由粘合层15安装于表面安装电子部件51、52、印刷布线基板20的表面侧。
俯视时，印刷布线基板20呈矩形，即呈立方体形状。换言之，印刷布线基板20具备相互对置的第1主面201、第2主面202，进一步具有使该第1主面201与第2主面202连接的侧面。印刷布线基板20例如是FR4 等玻璃环氧基板。
接地用端子导体33、34和外部连接用端子导体35形成于印刷布线基板20的第2主面202。部件安装用焊盘导体41、42形成于印刷布线基板 20的第1主面201。部件安装用焊盘导体41、42通过连接导体31、32以规定的电路图案连接于接地用端子导体33、34和外部连接用端子导体35。
表面安装电子部件51安装于部件安装用焊盘导体41，表面安装电子部件52安装于部件安装用焊盘导体42。
密封树脂40形成于印刷布线基板20的第1主面201侧。密封树脂40覆盖印刷布线基板20的第1主面201和表面安装电子部件51、52。
电子部件用屏蔽板10安装于密封树脂40的与和印刷布线基板20抵接的面相反一侧的面。即，电子部件用屏蔽板10配置于印刷布线基板20 的顶面侧。另外，电子部件用屏蔽板10配置于密封树脂40的顶面侧。电子部件用屏蔽板10安装于密封树脂40，使第2主面102与密封树脂40 对置。电子部件用屏蔽板10经由粘合层15安装于密封树脂40。此外，粘合层15可以为导电性，也可以为绝缘性。
如上述那样，电子部件用屏蔽板10具备金属膜11与磁性体陶瓷烧结板12。金属膜11优选为金属薄膜。金属薄膜的厚度优选为25μm～50μm。据此，电子部件用屏蔽板10的厚度没变大。另外，能够获得金属粒子的配置致密的金属屏蔽层。
金属膜11通过溅射等形成于烧制后的磁性体陶瓷烧结板12。金属膜 11也可以为导电性糊料的印刷膜。在该情况下，也可以是，对在烧制后的磁性体陶瓷烧结板12印刷导电性糊料而得到的构造进行烘培。另外，也可以是，在烧制前的磁性体陶瓷烧结板12印刷导电糊料，同时烧制该磁性体陶瓷烧结板12与导电性糊料。使用这些形成方法，由此金属膜11与磁性体陶瓷烧结板12间的紧贴性较高。
在这样的结构的电子部件用屏蔽板10中，磁性体陶瓷烧结板12作为磁性屏蔽层发挥作用，金属膜11作为金属屏蔽层发挥作用。与将磁性体填料分散于树脂层的复合材料相比，形成磁性屏蔽层的磁性体陶瓷烧结板 12具有较高的透磁率。由此，磁性屏蔽层能够主要高效地遮蔽低频噪声。另外，金属膜11优选由Ni、Si、Cu、坡莫合金等构成。由此，能够主要高效地遮蔽高频噪声。此外，例如低频表示不足100MHz，高频表示高于 100MHz。
在磁性体陶瓷烧结板12形成有多个缝隙SL。缝隙SL从磁性体陶瓷烧结板12的第2主面102朝向第1主面101形成。在俯视磁性体陶瓷烧结板12的第2主面102时，缝隙SL形成为网格状。如图2的(B)所示，缝隙的间隔d例如约为2mm。
磁性体陶瓷烧结板12为烧结板，因此与复合材料、丝网材料相比，在弯曲性方面较差。但是，通过形成多个缝隙SL，弯曲性提高。另外，缝隙SL只要形成一个以上即可，但通过形成多个，弯曲性进一步提高。如上，缝隙SL不是以分割电子部件用屏蔽板10为目的，而是为了提高弯曲性。因此，也可以是，缝隙SL不是V字形，而是呈薄于其他的部件的形状。另外，缝隙SL无需以从磁性体陶瓷烧结板12的一端连续至另一端的直线形成。例如，缝隙SL也可以通过断续地呈直线状配置多个凹部形成。
而且，将金属膜11形成于磁性体陶瓷烧结板12的第1主面101，由此，即使在弯曲时等在磁性体陶瓷烧结板12上从缝隙SL开始产生裂痕，金属膜11也作为磁性体陶瓷烧结板12的支承件发挥功能。由此，维持电子部件用屏蔽板10的形状，在磁性体陶瓷烧结板12上，不能出现经缝隙 SL的间隙，因此不对低频噪声的遮蔽产生影响。这样，使用本实施方式的结构，由此能够实现能够遮蔽低频率的噪声与高频率的噪声的电子部件用屏蔽板10和附带屏蔽板的电子部件1。另外，电子部件用屏蔽板10与安装的位置的形状对应地变形，从而容易紧贴、安装于该位置。
(第2实施方式)
参照附图，对本实用新型的第2实施方式的附带屏蔽板的电子部件进行说明。图3是表示本实用新型的第2实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
如图3所示，相比于第1实施方式的附带屏蔽板的电子部件1，第2 实施方式的附带屏蔽板的电子部件1A中，电子部件用屏蔽板10A、通孔导体62A、64A、端子导体63A的形状不同。电子部件用屏蔽板10A具备金属膜11A与磁性体陶瓷烧结板12A。附带屏蔽板的电子部件1A的其他的结构与附带屏蔽板的电子部件1相同，省略相同的位置的说明。金属膜 11A与本实用新型的第1实施方式的金属膜11对应，磁性体陶瓷烧结板 12A与本实用新型的第1实施方式的磁性体陶瓷烧结板12对应。
如图3所示，电子部件用屏蔽板10A安装于密封树脂40的与和印刷布线基板20A抵接的面相反一侧的面。电子部件用屏蔽板10A配置于密封树脂40的顶面侧。电子部件用屏蔽板10A安装于密封树脂40，使第1 主面101A与密封树脂40对置。换言之，将使图2的电子部件用屏蔽板 10进行了翻转得到的形状的电子部件用屏蔽板10A经由粘合层15A安装于密封树脂40的表面的连接导体61A。此外，粘合层15A具有导电性。
电子部件用屏蔽板10A具备金属膜11A与磁性体陶瓷烧结板12A。金属膜11A与本实用新型的“第1金属膜”对应。金属膜11A形成于磁性体陶瓷烧结板12A的第1主面101A。另外，在磁性体陶瓷烧结板12A 的第2主面102A形成有多个缝隙SL。
连接导体61A形成于密封树脂40的表面。端子导体63A形成于印刷布线基板20A与密封树脂40抵接的面。通孔导体62A贯通密封树脂40，且一端在安装电子部件用屏蔽板10A的面暴露，与连接导体61A连接。另一端在安装印刷布线基板20A的面暴露，与端子导体63A连接。
另外，通孔导体64A贯通印刷布线基板20A，且一端在印刷布线基板20A的第1主面201A暴露，与端子导体63A连接。另一端在印刷布线基板20A的第2主面202A暴露，与接地用端子导体33连接。
在这样的结构的电子部件用屏蔽板10A中，也是磁性体陶瓷烧结板 12A作为磁性屏蔽层发挥作用，能够主要高效地遮蔽低频噪声。另外，金属膜11A作为金属屏蔽层发挥作用，能够主要高效地遮蔽高频噪声。传播至电子部件用屏蔽板10A的高频噪声通过连接导体61A、通孔导体62A、端子导体63A、通孔导体64A，高效地向附带屏蔽板的电子部件1A的接地端传导。因此，高频噪声的遮蔽性提高。
此外，也能够省略连接导体61A，但通过设置连接导体61A，能够更加高效地将高频噪声向接地端引导。
另外，使用上述的结构，由此容易将金属膜11A连接于附带屏蔽板的电子部件1A的接地端。
(第3实施方式)
参照附图，对本实用新型的第3实施方式的附带屏蔽板的电子部件进行说明。图4是表示本实用新型的第3实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
如图4所示，相比于第1实施方式的附带屏蔽板的电子部件1，第3 实施方式的附带屏蔽板的电子部件1B中，电子部件用屏蔽板10B、磁性体陶瓷烧结板12B、金属柱62B、端子导体63B、通孔导体64B的形状不同。附带屏蔽板的电子部件1B的其他的结构与附带屏蔽板的电子部件1 相同，省略相同的位置的说明。金属膜11B与本实用新型的第1实施方式的金属膜11对应，磁性体陶瓷烧结板12B与本实用新型的第1实施方式的磁性体陶瓷烧结板12对应。
如图4所示，电子部件用屏蔽板10B安装于密封树脂40的与和印刷布线基板20B抵接的面相反一侧的面。电子部件用屏蔽板10B配置于密封树脂40的顶面侧。电子部件用屏蔽板10B安装于密封树脂40，使第1 主面101B与密封树脂40对置。换言之，将使图2的电子部件用屏蔽板 10进行了翻转得到的形状的电子部件用屏蔽板10B经由粘合层15A安装于密封树脂40。
电子部件用屏蔽板10B具备金属膜11B、磁性体陶瓷烧结板12B、以及金属膜13B。金属膜11B与本实用新型的“第1金属膜”对应。金属膜 11B形成于磁性体陶瓷烧结板12B的第1主面101B。金属膜13B与本实用新型的“第2金属膜”对应。金属膜13B形成于磁性体陶瓷烧结板12B 的第2主面102B。金属膜11B、13B通过溅射等形成。另外，在磁性体陶瓷烧结板12B的第2主面102B形成有多个缝隙SL。
端子导体63B形成于印刷布线基板20B与密封树脂40抵接的面。金属柱62B贯通密封树脂40，从与印刷布线基板20B的第1主面201B抵接的面朝向安装电子部件用屏蔽板10B的面形成。金属柱62B的一端从密封树脂40的表面突出，另一端与端子导体63B连接。金属柱62B为导体。
通孔导体64B贯通印刷布线基板20B，且一端在印刷布线基板20B 的第1主面201B暴露，与端子导体63B连接。另一端在印刷布线基板20B 的第2主面202B暴露。另外，金属膜11B与金属柱62B接触。
在这样的结构的电子部件用屏蔽板10B中，也是磁性体陶瓷烧结板 12B作为磁性屏蔽层发挥作用，能够主要高效地遮蔽低频噪声。另外，金属膜11B、13B作为金属屏蔽层发挥作用。磁性体陶瓷烧结板12B的第1 主面101B、第2主面102B这两面作为金属屏蔽层发挥作用，因此能够主要更加高效地遮蔽高频噪声。高频噪声通过金属柱62B、端子导体63B、通孔导体64B，高效地向附带屏蔽板的电子部件1B的接地端被引导。
(第4实施方式)
参照附图，对本实用新型的第4实施方式的附带屏蔽板的电子部件进行说明。图5的(A)是表示本实用新型的第4实施方式的附带屏蔽板的电子部件的结构的侧剖视图。图5的(B)是放大图5的(A)的屏蔽板的局部的图。在图5的(A)中，为了容易观察附图，省略局部的附图标记的标注。
如图5的(A)、图5的(B)所示，相比于第1实施方式的附带屏蔽板的电子部件1，第4实施方式的附带屏蔽板的电子部件1C中，电子部件用屏蔽板10C、磁性体陶瓷烧结板12C、连接导体61C、通孔导体62C、64C、端子导体63C的形状不同。附带屏蔽板的电子部件1C的其他的结构与附带屏蔽板的电子部件1相同，省略相同的位置的说明。金属膜11C 与本实用新型的第1实施方式的金属膜11对应，磁性体陶瓷烧结板12C 与本实用新型的第1实施方式的磁性体陶瓷烧结板12对应。
如图5的(A)所示，电子部件用屏蔽板10C安装于密封树脂40的与和印刷布线基板20C抵接的面相反一侧的面。电子部件用屏蔽板10C 配置于密封树脂40的顶面侧。电子部件用屏蔽板10C安装于密封树脂40，使第1主面101C与密封树脂40对置。换言之，将使图2的电子部件用屏蔽板10进行了翻转得到的形状的电子部件用屏蔽板10C经由连接导体 61C、粘合层15C进行安装。
电子部件用屏蔽板10C具备金属膜11C、磁性体陶瓷烧结板12C、金属膜13C、以及导通导体16C。金属膜11C与本实用新型的“第1金属膜”对应。金属膜11C形成于磁性体陶瓷烧结板12C的第1主面101C。金属膜13C与本实用新型的“第2金属膜”对应。金属膜13C形成于磁性体陶瓷烧结板12C的第2主面102C。金属膜11C、13C通过溅射等形成于电子部件用屏蔽板10C的第2主面102C。另外，在磁性体陶瓷烧结板12C 的第2主面102C形成有多个缝隙SL。
在磁性体陶瓷烧结板12C形成有多个导通导体16C。优选导通导体 16C形成于缝隙SL之间。导通导体16C贯通磁性体陶瓷烧结板12C，且一端在磁性体陶瓷烧结板12C的第1主面101C暴露，与金属膜11C连接。另一端在磁性体陶瓷烧结板12C的第2主面102C暴露，与金属膜13C连接。
连接导体61C形成于密封树脂40的表面。端子导体63C形成于印刷布线基板20C与密封树脂40抵接的面。通孔导体62C贯通密封树脂40，一端在安装电子部件用屏蔽板10C的面暴露，与连接导体61C连接。另一端在安装印刷布线基板20C的面暴露，与端子导体63C连接。另外，通孔导体64C贯通印刷布线基板20C，一端在印刷布线基板20C的第1 主面201C暴露，与端子导体63C连接。另一端在印刷布线基板20C的第 2主面202C暴露，与接地用端子导体33连接。
在这样的结构的电子部件用屏蔽板10C中，也是磁性体陶瓷烧结板 12C作为磁性屏蔽层发挥作用，能够主要高效地遮蔽低频噪声。另外，金属膜11C、13C作为金属屏蔽层发挥作用。磁性体陶瓷烧结板12C的第1 主面101C、第2主面102C这两面作为金属屏蔽层发挥作用，因此能够更加主要高效地遮蔽高频噪声。另外，具备导通导体16C，由此能够使金属膜11C与金属膜13C和连接导体61C电连接，从而能够将传播至金属膜 11C的高频也向附带屏蔽板的电子部件1C的接地端引导。
(第5实施方式)
参照附图，对本实用新型的第5实施方式的附带屏蔽板的电子部件进行说明。图6的(A)是表示本实用新型的第5实施方式的附带屏蔽板的电子部件的结构的侧剖视图。图6的(B)是放大图6的(A)的屏蔽板的局部的图。
如图6的(A)、图6的(B)所示，相比于第1实施方式的附带屏蔽板的电子部件1，第5实施方式的附带屏蔽板的电子部件1D中，电子部件用屏蔽板10D、焊料14D、通孔导体62D、64D、端子导体63D的形状不同。附带屏蔽板的电子部件1D的其他的结构与附带屏蔽板的电子部件 1相同，省略相同的位置的说明。金属膜11D与本实用新型的第1实施方式的金属膜11对应，磁性体陶瓷烧结板12D与本实用新型的第1实施方式的磁性体陶瓷烧结板12对应。
如图6的(A)所示，电子部件用屏蔽板10D安装于密封树脂40的与和印刷布线基板20D抵接的面相反一侧的面。电子部件用屏蔽板10D 配置于密封树脂40的顶面侧。电子部件用屏蔽板10D安装于密封树脂40，使第1主面101D与密封树脂40对置。换言之，将使图2的电子部件用屏蔽板10进行了翻转得到的形状的电子部件用屏蔽板10D经由粘合层15D 进行安装。
电子部件用屏蔽板10D具备金属膜11D、磁性体陶瓷烧结板12D、以及金属膜13D。金属膜11D与本实用新型的“第1金属膜”对应。金属膜 11D形成于磁性体陶瓷烧结板12D的第1主面101D。金属膜13D与本实用新型的“第2金属膜”对应。金属膜11D通过溅射等形成于电子部件用屏蔽板10D的第1主面101D，另外，金属膜13D通过溅射等形成于电子部件用屏蔽板10D的第2主面102D。另外，在磁性体陶瓷烧结板12D的第2主面102D形成有多个缝隙SL。
磁性体陶瓷烧结板12D具有将该第1主面101D与第2主面102D连接的侧面。另外，相同地，金属膜11D、13D到达至磁性体陶瓷烧结板12D 的侧面。焊料14D沿着磁性体陶瓷烧结板12D的侧面配置，将金属膜11D、 13D连接。
通孔导体62D贯通密封树脂40，且一端在安装电子部件用屏蔽板10D 的面暴露，另一端在安装印刷布线基板20D的面暴露，与端子导体63D 连接。另外，通孔导体64D贯通印刷布线基板20D，且一端在印刷布线基板20D的第1主面201D暴露，与端子导体63D连接，另一端在印刷布线基板20D的第2主面202D暴露，与接地用端子导体33连接。
在这样的结构的电子部件用屏蔽板10D中，也是磁性体陶瓷烧结板 12D作为磁性屏蔽层发挥作用，能够主要高效地遮蔽低频噪声。另外，金属膜11D、13D作为金属屏蔽层发挥作用。磁性体陶瓷烧结板12D的第1 主面101D、第2主面102D这两面作为金属屏蔽层发挥作用，因此能够更加主要高效地遮蔽高频噪声。另外，传播至金属膜13D的高频噪声通过焊料14D、通孔导体62D、端子导体63D、通孔导体64D，被高效地向附带屏蔽板的电子部件1D的接地端引导。
此外，在上述的本实用新型的第5实施方式中，示出了相对于磁性体陶瓷烧结板12D形成了金属膜11D、13D的金属屏蔽层的例子，但即便在仅在磁性体陶瓷烧结板12D的第2主面102D形成金属膜13D的情况下，也能够获得上述的作用效果。
(第6实施方式)
参照附图，对本实用新型的第6实施方式的附带屏蔽板的电子部件进行说明。图7是表示本实用新型的第6实施方式的附带屏蔽板的电子部件1E的结构的局部分解立体图。图8的(A)是表示本实用新型的第6实施方式的图7的A－A剖面的图。图8的(B)是图8的(A)的局部放大图。
如图7、图8的(A)、图8的(B)所示，附带屏蔽板的电子部件1E 由电子部件用屏蔽板10E、表面安装电子部件51、52、印刷布线基板70、金属框体71、部件安装用焊盘导体43、44、粘合层15E、以及导通导体 16E构成。电子部件用屏蔽板10E具备金属膜11E与磁性体陶瓷烧结板 12E。金属膜11E与本实用新型的“第1金属膜”对应。金属膜11E形成于磁性体陶瓷烧结板12D的第1主面101E。另外，在磁性体陶瓷烧结板 12E的第2主面102E形成有多个缝隙SL。
印刷布线基板70俯视呈矩形，即呈立方体形状。换言之，印刷布线基板70具备相互对置的第1主面701、第2主面702，进一步具有使该第 1主面701与第2主面702连接的侧面。印刷布线基板70例如是FR4等玻璃环氧基板。
部件安装用焊盘导体43、44形成于印刷布线基板70的第1主面701。表面安装电子部件51安装于部件安装用焊盘导体43，表面安装电子部件 52安装于部件安装用焊盘导体44。
金属框体71的形状呈矩形的框状，金属框体71安装于印刷布线基板 70的第1主面701。金属框体71由具有较高的导电性的金属构成。金属框体71配置为包围表面安装电子部件51、52的安装区域。
电子部件用屏蔽板10E安装于金属框体71的与和第1主面701抵接的面相反一侧的面。电子部件用屏蔽板10E经由粘合层15E安装于金属框体71，使第2主面102E与印刷布线基板70的第1主面701对置。由此，表面安装电子部件51、52被电子部件用屏蔽板10E、印刷布线基板70、金属框体71围起。粘合层15E优选具有导电性，优选呈与金属框体71相同形状的框状。另外，例如粘合层15E也可以为焊料等导电性接合材料。
如上述那样，电子部件用屏蔽板10E具备金属膜11E与磁性体陶瓷烧结板12E。金属膜11E优选为金属薄膜。金属薄膜的厚度优选为 25μm～50μm。据此，安装金属膜11E的电子部件用屏蔽板10E的厚度不大。另外，能够获得金属粒子的配置致密的金属屏蔽层。
金属膜11E通过溅射等形成于烧制后的磁性体陶瓷烧结板12E。金属膜11E也可以为导电性糊料的印刷膜。在该情况下，也可以是，对在烧制后的磁性体陶瓷烧结板12E上印刷导电性糊料而得到的膜做烘培。另外，也可以是，在烧制前的磁性体陶瓷烧结板12E印刷导电糊料，同时烧制该磁性体陶瓷烧结板12E与导电性糊料。使用这些形成方法，由此金属膜 11E与磁性体陶瓷烧结板12E间的紧贴性较高。
在这样的结构的电子部件用屏蔽板10E中，磁性体陶瓷烧结板12E 作为磁性屏蔽层发挥作用，金属膜11E作为金属屏蔽层发挥作用。与将磁性体填料分散于树脂层的复合材料相比，形成磁性屏蔽层的磁性体陶瓷烧结板12E具有较高的透磁率。由此，磁性屏蔽层能够主要高效地遮蔽低频噪声。另外，金属膜11优选由Ni、Si、Cu、坡莫合金等构成。由此，能够主要高效地遮蔽高频噪声。
在磁性体陶瓷烧结板12E形成有多个缝隙SL。图8的(B)所示的缝隙的间隔d例如约为2mm。缝隙SL从磁性体陶瓷烧结板12E的第2主面 102E朝向第1主面101E形成。在俯视磁性体陶瓷烧结板12E的第2主面102E时，缝隙SL形成为网格状。磁性体陶瓷烧结板12E为烧结板，因此与复合材料、丝网材料相比，在弯曲性方面较差。但是，通过形成多个缝隙SL，弯曲性提高。另外，缝隙SL只要形成一个以上即可，但通过形成多个，弯曲性进一步提高。
在磁性体陶瓷烧结板12E形成有导通导体16E。导通导体16E只要在缝隙SL之间形成于能够与金属框体71连接的位置即可。导通导体16E 贯通磁性体陶瓷烧结板12E，且一端在磁性体陶瓷烧结板12E的第1主面 101E暴露，与金属膜11E连接。另一端在磁性体陶瓷烧结板12E的第2 主面102E暴露，经由粘合层15E，与金属框体71电连接。
在这样的结构的电子部件用屏蔽板10E中，也是磁性体陶瓷烧结板 12E作为磁性屏蔽层发挥作用，能够主要高效地遮蔽低频噪声。另外，金属膜11E作为金属屏蔽层发挥作用。磁性体陶瓷烧结板12E的第1主面 101E作为金属屏蔽层发挥作用，因此能够主要高效地遮蔽高频噪声。另外，高频噪声沿着导通导体16E、粘合层15E、金属框体71，被向未图示的印刷布线基板70的接地端引导。
如上所述，在磁性体陶瓷烧结板12E形成有多个缝隙SL，能够提高弯曲性。金属膜11E形成于磁性体陶瓷烧结板12E的第1主面101E，由此即使在弯曲时等，在磁性体陶瓷烧结板12E上，从缝隙SL开始产生裂痕，金属膜11E也作为磁性体陶瓷烧结板12E的支承件发挥功能。由此，维持电子部件用屏蔽板10E的形状，从而在磁性体陶瓷烧结板12E上，不能出现经缝隙SL的间隙，因此不对低频噪声的遮蔽产生影响。
(第7实施方式)
参照附图，对本实用新型的第7实施方式的附带屏蔽板的电子部件进行说明。图9是表示本实用新型的第7实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
如图9所示，相比于第6实施方式的附带屏蔽板的电子部件1E，第7 实施方式的附带屏蔽板的电子部件1F中，电子部件用屏蔽板10F的形状不同。附带屏蔽板的电子部件1F的其他的结构与附带屏蔽板的电子部件 1E相同，省略相同的位置的说明。金属膜11F与本实用新型的第6实施方式的金属膜11E对应，磁性体陶瓷烧结板12F与本实用新型的第6实施方式的磁性体陶瓷烧结板12E对应。
电子部件用屏蔽板10F安装于金属框体71的与和第1主面701抵接的面相反一侧的面。电子部件用屏蔽板10F经由粘合层15F安装于金属框体71，使第1主面101F与印刷布线基板70的第1主面701对置。换言之，使图8的电子部件用屏蔽板10E进行了翻转得到的形状的电子部件用屏蔽板10F经由粘合层15F安装于金属框体71。此外，粘合层15F优选具有导电性，优选呈与金属框体71相同形状的框状。另外，例如粘合层 15F也可以为焊料等导电性接合材料。
在这样的结构的电子部件用屏蔽板10F中，也是磁性体陶瓷烧结板 12E作为磁性屏蔽层发挥作用，金属膜11F作为金属屏蔽层发挥作用。另外，通过磁性体陶瓷烧结板12F的多个缝隙SL能够提高弯曲性。即，能够获得与本实用新型的第6实施方式相同的效果。
(第8实施方式)
参照附图，对本实用新型的第8实施方式的附带屏蔽板的电子部件进行说明。图10是表示本实用新型的第8实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
如图10所示，相比于第6实施方式的附带屏蔽板的电子部件1E，第 8实施方式的附带屏蔽板的电子部件1G中，电子部件用屏蔽板10G的形状不同。附带屏蔽板的电子部件1G的其他的结构与附带屏蔽板的电子部件1E相同，省略相同的位置的说明。磁性体陶瓷烧结板12G与本实用新型的第6实施方式的磁性体陶瓷烧结板12E对应。
金属膜11G形成于磁性体陶瓷烧结板12G的第1主面101G。另外，金属膜11G呈向磁性体陶瓷烧结板12G的侧面和第2主面102G的端面扩展的形状。电子部件用屏蔽板10G安装于金属框体71的与和第1主面701 抵接的面相反一侧的面。电子部件用屏蔽板10G经由粘合层15G安装于金属框体71，使第2主面102G与印刷布线基板70的第1主面701对置。此时，金属膜11G的向第2主面102G扩展的部分与粘合层15G抵接。粘合层15G优选具有导电性，优选呈与金属框体71相同形状的框状。另外，例如粘合层15G也可以为焊料等导电性接合材料。
在这样的结构的电子部件用屏蔽板10G中，也是磁性体陶瓷烧结板 12G作为磁性屏蔽层发挥作用，金属膜11G作为金属屏蔽层发挥作用。另外，通过磁性体陶瓷烧结板12G的多个缝隙SL能够提高弯曲性。即，能够获得与本实用新型的实施方式6相同的效果。
(第9实施方式)
参照附图，对本实用新型的第9实施方式的附带屏蔽板的电子部件进行说明。图11是表示本实用新型的第9实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
如图11所示，相比于第6实施方式的附带屏蔽板的电子部件1E，第 9实施方式的附带屏蔽板的电子部件1H中，在电子部件用屏蔽板10H的形状、具备焊料14H这点不同。附带屏蔽板的电子部件1H的其他的结构与附带屏蔽板的电子部件1E相同，省略相同的位置的说明。金属膜11H 与本实用新型的第6实施方式的金属膜11E对应，磁性体陶瓷烧结板12H 与本实用新型的第6实施方式的磁性体陶瓷烧结板12E对应。
电子部件用屏蔽板10H省略电子部件用屏蔽板10E的导通导体16E，追加了金属膜17H。金属膜17H仅形成于第2主面102H的端部。电子部件用屏蔽板10G安装于金属框体71的与和第1主面701抵接的面相反一侧的面。电子部件用屏蔽板10H配置为第2主面102H与印刷布线基板70 的第1主面701对置。此时，电子部件用屏蔽板10H经由粘合层15H安装于金属框体71，金属膜17H经由粘合层15H连接于金属框体71。金属膜11H与金属膜17H通过向磁性体陶瓷烧结板12H的侧面扩展的焊料14H 电连接。此外，粘合层15H优选具有导电性，优选呈与金属框体71相同形状的框状。另外，例如粘合层15H也可以为焊料等导电性接合材料。
在这样的结构的电子部件用屏蔽板10H中，也是磁性体陶瓷烧结板 12H作为磁性屏蔽层发挥作用，金属膜11H作为金属屏蔽层发挥作用。另外，通过磁性体陶瓷烧结板12H的多个缝隙SL能够提高弯曲性。即，能够获得与本实用新型的实施方式6相同的效果。
(第10实施方式)
参照附图，对本实用新型的第10实施方式的附带屏蔽板的电子部件进行说明。图12是表示本实用新型的第10实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
如图12所示，相比于第1实施方式的附带屏蔽板的电子部件1，第 10实施方式的附带屏蔽板的电子部件1J在密封树脂40J具备空隙81、进一步具备LTCC基板21这点上不同。附带屏蔽板的电子部件1J的其他的结构与附带屏蔽板的电子部件1相同，省略相同的位置的说明。此外，在图12中，为了容易观察结构，省略局部的符号，适当地变更尺寸关系。
在本实施方式中，将第1实施方式的印刷布线基板20置换成LTCC 基板21进行说明。LTCC基板21的形状、电路图案与第1实施方式的印刷布线基板20相同。
另外，在本实施方式中，LTCC基板21经由连接导体36安装于印刷布线基板90。
在密封树脂40J形成有空隙81。空隙81在密封树脂40J的与电子部件用屏蔽板10抵接一侧(顶面侧)具有开口810，形成于表面安装电子部件51与表面安装电子部件52之间。
具体而言，将密封树脂40J的厚度设为d42，将LTCC基板21的厚度设为d20。将厚度d42与厚度d20加和的厚度(d20+d42)是本实用新型的整体的厚度。
另外，将形成有空隙81的部分的密封树脂的厚度设为d41。这里， d41小于d42。因此，形成有空隙81的是将厚度d20与厚度d41加和的厚度(d20+d41)的部分成为本实用新型的薄壁部。
若对附带屏蔽板的电子部件1J给予热，则由于构成部件的线膨胀系数之差等，因热膨胀等而产生翘曲等的应力。另外，对附带屏蔽板的电子部件1J与印刷布线基板90之接合部施加应力。然而，设置作为空隙81 的部分的薄壁部，由此能够使应力集中于该薄壁部。由此，能够缓和在附带屏蔽板的电子部件1J的侧面、在附带屏蔽板的电子部件1J与印刷布线基板90之接合部产生的应力。即，能够抑制在附带屏蔽板的电子部件1J 的侧面产生的由应力导致的破损、附带屏蔽板的电子部件1J与印刷布线基板90之接合部的破裂。
另外，如上所述，空隙81形成于表面安装电子部件51与表面安装电子部件52之间，因此能够缓和向表面安装电子部件51、52施加的应力，抑制断线等，由此能够维持附带屏蔽板的电子部件1J的性能。
在这样的结构的电子部件用屏蔽板10J中，也是磁性体陶瓷烧结板12 作为磁性屏蔽层发挥作用，金属膜11作为金属屏蔽层发挥作用。另外，通过磁性体陶瓷烧结板12的多个缝隙SL能够提高弯曲性。即，能够获得与本实用新型的实施方式1相同的效果。
另外，通过维持附带屏蔽板的电子部件1J的性能，并且形成空隙81 而带来的应力的缓和，能够获得能够抑制裂缝的效果。另外，空隙81优选形成于附带屏蔽板的电子部件1J的大致中央。
此外，厚度d41只要小于厚度d42即可。
(第11实施方式)
参照附图，对本实用新型的第11实施方式的附带屏蔽板的电子部件进行说明。图13是表示本实用新型的第11实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
如图13所示，相比于第1实施方式的附带屏蔽板的电子部件1，第 11实施方式的附带屏蔽板的电子部件1K在密封树脂40K具备空隙82、进一步具备LTCC基板21这点上不同。附带屏蔽板的电子部件1K的其他的结构与附带屏蔽板的电子部件1相同，省略相同的位置的说明。此外，在图13中，为了容易观察结构，省略局部的符号，适当地变更尺寸关系。
在本实施方式中，将第1实施方式的印刷布线基板20置换成LTCC 基板21进行说明。LTCC基板21的形状、电路图案与第1实施方式的印刷布线基板20相同。
另外，在本实施方式中，LTCC基板21经由连接导体36安装于印刷布线基板90。
在密封树脂40K形成有空隙82。空隙82在与LTCC基板21抵接的一侧(下表面侧)，即第1主面201具有开口820，形成于表面安装电子部件51与表面安装电子部件52之间。
具体而言，将密封树脂40K的厚度设为d42，将印刷布线基板20的厚度设为d20。将厚度d42与厚度d20合在一起的厚度(d20+d42)是本实用新型的整体的厚度。
另外，将形成有空隙82的部分的密封树脂的厚度设为d43。这里， d43小于d42。因此，形成有空隙82的是将厚度d20与厚度d43加和的厚度(d20+d43)的部分成为本实用新型的薄壁部。
若对附带屏蔽板的电子部件1K给予热，则由于构成部件的线膨胀系数的差等，因热膨胀等而产生翘曲等的应力。另外，对附带屏蔽板的电子部件1K与印刷布线基板90之接合部施加应力。然而，设置作为空隙82 的部分的薄壁部，由此能够使应力集中于该薄壁部。由此，能够缓和在附带屏蔽板的电子部件1K的侧面、附带屏蔽板的电子部件1K与印刷布线基板90之接合部产生的应力。即，能够抑制在附带屏蔽板的电子部件1K 的侧面产生的由应力导致的破损、附带屏蔽板的电子部件1K与印刷布线基板90之接合部的破裂。
另外，如上所述，空隙82形成于表面安装电子部件51与表面安装电子部件52之间，因此能够缓和向表面安装电子部件51、52施加的应力，抑制断线等，由此能够维持附带屏蔽板的电子部件1K的性能。
在这样的结构的电子部件用屏蔽板10K中，也是磁性体陶瓷烧结板 12作为磁性屏蔽层发挥作用，金属膜11作为金属屏蔽层发挥作用。另外，通过磁性体陶瓷烧结板12的多个缝隙SL能够提高弯曲性。即，能够获得与本实用新型的实施方式1相同的效果。
另外，通过维持附带屏蔽板的电子部件1K的性能，并且形成空隙82 而带来的应力的缓和，能够获得能够抑制裂缝的效果。另外，空隙82优选形成于附带屏蔽板的电子部件1K的大致中央。
此外，厚度d43只要小于厚度d42即可。
(第12实施方式)
参照附图，对本实用新型的第12实施方式的附带屏蔽板的电子部件进行说明。图14是本实用新型的第12实施方式的电子部件用屏蔽板的从第2主面侧观察的外观立体图。
如图14所示，相比于第1实施方式的电子部件用屏蔽板10，第12 实施方式的电子部件用屏蔽板10M在呈多个缝隙SL的间隔较宽的形状这点上不同。电子部件用屏蔽板10M的其他的结构与附带屏蔽板的电子部件1相同，省略相同的位置的说明。此外，在图14中，为了容易观察结构，省略局部的符号，适当地变更尺寸关系。
在俯视磁性体陶瓷烧结板12的第2主面102时，缝隙SL1形成为网格状。如图14所示，将缝隙SL1的间隔设为d1。
与第1实施方式的缝隙SL的间隔d比较，形成为，缝隙SL1的间隔 d1变宽。
即使在该结构中，若与不制作缝隙的电子部件比较，则通过形成多个缝隙SL1，弯曲性提高。另外，缝隙SL1的间隔变宽，由此能够实现不使附带屏蔽板的电子部件1M的强度降低的效果。另外，表面安装电子部件 51、52与缝隙SL1不易重叠，容易抑制向表面安装电子部件51、52外加应力。
(第13实施方式)
参照附图，对本实用新型的第13实施方式的附带屏蔽板的电子部件进行说明。图15是本实用新型的第13实施方式的电子部件用屏蔽板的从第2主面102侧观察的外观立体图。
如图15所示，相比于第1实施方式的电子部件用屏蔽板10，第13 实施方式的电子部件用屏蔽板10N中，多个缝隙SL的间隔的形状不同。电子部件用屏蔽板10N的其他的结构与电子部件用屏蔽板10相同，省略相同的位置的说明。此外，在图15中，为了容易观察结构，省略局部的符号，适当地变更尺寸关系。
在电子部件用屏蔽板10N的第2主面102上设定部件的配置位置。在本实施方式中，设定部件位置110、111。
在俯视时，未图示的表面安装电子部件51配置于与部件位置110重叠的位置，在俯视时，未图示的表面安装电子部件52配置于与部件位置 111重叠的位置。此外，表面安装电子部件51是本实用新型的第1表面安装部件，表面安装电子部件52是本实用新型的第2表面安装部件。
在磁性体陶瓷烧结板12上，避开部件位置110、111形成有多个缝隙 SL2。缝隙SL2从磁性体陶瓷烧结板12的第2主面102朝向第1主面101 形成。在俯视磁性体陶瓷烧结板12的第2主面102时，缝隙SL2以规定的图案形成。
缝隙SL2形成于部件位置110与部件位置111之间。即，缝隙SL2 形成于表面安装电子部件51与表面安装电子部件52之间。
据此，通过形成于磁性体陶瓷烧结板12的多个缝隙SL2，弯曲性提高。另外，缝隙SL2被设置于表面安装电子部件51与表面安装电子部件 52之间，由此在配置有表面安装电子部件51、52的位置弯曲的可能性降低。
另外，在本实施方式中，对2个表面安装电子部件进行了说明。然而，在不形成有缝隙SL2的位置安装多个表面安装电子部件，由此也能够获得相同的效果。
(第14实施方式)
参照附图，对本实用新型的第14实施方式的附带屏蔽板的电子部件进行说明。图16是表示本实用新型的第14实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
如图16所示，相比于第1实施方式的附带屏蔽板的电子部件1，第 14实施方式的附带屏蔽板的电子部件1P在电子部件用屏蔽板10P的磁性体陶瓷烧结板12P的形状、进一步具备LTCC基板21这点上不同。附带屏蔽板的电子部件1P的其他的结构与附带屏蔽板的电子部件1相同，省略相同的位置的说明。此外，在图16中，为了容易观察结构，省略局部的符号，适当地变更尺寸关系。
在本实施方式中，将第1实施方式的印刷布线基板20置换成LTCC 基板21进行说明。LTCC基板21的形状、电路图案与第1实施方式的印刷布线基板20相同。
另外，在本实施方式中，LTCC基板21经由连接导体36安装于印刷布线基板90。
电子部件用屏蔽板10P具备金属膜11P与磁性体陶瓷烧结板12P。附带屏蔽板的电子部件1P的其他的结构与附带屏蔽板的电子部件1相同，省略相同的位置的说明。金属膜11P与本实用新型的第1实施方式的金属膜11对应，磁性体陶瓷烧结板12P与本实用新型的第1实施方式的磁性体陶瓷烧结板12对应。
如图16所示，电子部件用屏蔽板10P安装于密封树脂40的与和LTCC 基板21抵接的面相反一侧的面(顶面)。电子部件用屏蔽板10P安装于密封树脂40，以便第1主面101P与密封树脂40对置。换言之，将图2的电子部件用屏蔽板10与磁性体陶瓷烧结板12P的形状不同的电子部件用屏蔽板10P经由粘合层15P进行安装。
电子部件用屏蔽板10P具备金属膜11P与磁性体陶瓷烧结板12P。金属膜11P与本实用新型的“第1金属膜”对应。金属膜11P形成于磁性体陶瓷烧结板12P的第1主面101P。另外，在磁性体陶瓷烧结板12P的第2 主面102P上形成有多个缝隙SL3。
在俯视时，从顶面侧、即从第1主面201侧观察附带屏蔽板的电子部件1P，则多个缝隙SL3的一端不与表面安装电子部件51的端部重叠。另外，在俯视时，从顶面侧、即从第1主面201侧观察附带屏蔽板的电子部件1P，多个缝隙SL3的另一端不与表面安装电子部件52的端部重叠。此外，表面安装电子部件51是本实用新型的第1表面安装部件，表面安装电子部件52是本实用新型的第2表面安装部件。
换言之，在俯视时，形成有多个缝隙SL3的合计宽度d3小于表面安装电子部件51与表面安装电子部件52的间隔。此外，缝隙SL3优选位于表面安装电子部件51与表面安装电子部件52的安装用电极之间。
在这样的结构的电子部件用屏蔽板10P中，也是磁性体陶瓷烧结板 12P作为磁性屏蔽层发挥作用，能够主要高效地遮蔽低频噪声。另外，金属膜11P作为金属屏蔽层发挥作用，能够主要高效地遮蔽高频噪声。
另外，多个缝隙SL3仅形成于表面安装电子部件51、52之间，在其他的部分不形成有缝隙，由此能够抑制附带屏蔽板的电子部件1P的强度的降低。
另外，多个缝隙SL3成为薄壁部，从而能够缓和向表面安装电子部件 51、52、附带屏蔽板的电子部件1P的侧面施加的应力。
(第15实施方式)
参照附图，对本实用新型的第15实施方式的附带屏蔽板的电子部件进行说明。图17是表示本实用新型的第15实施方式的附带屏蔽板的电子部件的结构的侧剖视图。
如图17所示，相比于第1实施方式的附带屏蔽板的电子部件1，第 15实施方式的附带屏蔽板的电子部件1Q在电子部件用屏蔽板10Q的磁性体陶瓷烧结板12Q的形状、进一步具备LTCC基板21这点上不同。电子部件用屏蔽板10Q具备金属膜11Q与磁性体陶瓷烧结板12Q。附带屏蔽板的电子部件1Q的其他的结构与附带屏蔽板的电子部件1相同，省略相同的位置的说明。金属膜11Q与本实用新型的第1实施方式的金属膜11 对应，磁性体陶瓷烧结板12Q与本实用新型的第1实施方式的磁性体陶瓷烧结板12对应。
在本实施方式中，将第1实施方式的印刷布线基板20置换成LTCC 基板21进行说明。LTCC基板21的形状、电路图案与第1实施方式的印刷布线基板20相同。
另外，在本实施方式中，LTCC基板21经由连接导体36安装于印刷布线基板90。
如图17所示，电子部件用屏蔽板10Q安装于密封树脂40的与LTCC 基板21抵接的面。电子部件用屏蔽板10Q配置于密封树脂40的顶面侧。电子部件用屏蔽板10Q安装于密封树脂40，使第1主面101Q与密封树脂 40对置。换言之，将磁性体陶瓷烧结板12Q的形状与图2的电子部件用屏蔽板10不同的电子部件用屏蔽板10Q经由粘合层15Q进行安装。
电子部件用屏蔽板10Q具备金属膜11Q与磁性体陶瓷烧结板12Q。金属膜11Q与本实用新型的“第1金属膜”对应。金属膜11Q形成于磁性体陶瓷烧结板12Q的第1主面101Q。另外，在磁性体陶瓷烧结板12Q 的第2主面102Q形成有多个缝隙SL4。
在俯视上，从顶面侧、即从第1主面201侧观察附带屏蔽板的电子部件1Q，多个缝隙SL4的一端不与表面安装电子部件51的端部重复。另外，在俯视时，从顶面侧、即从第1主面201侧观察附带屏蔽板的电子部件 1Q，多个缝隙SL4的另一端不与表面安装电子部件52的端部重叠。此外，表面安装电子部件51是本实用新型的第1表面安装部件，表面安装电子部件52是本实用新型的第2表面安装部件。
换言之，在俯视时，形成有多个缝隙SL4的合计宽度d4小于表面安装电子部件51与表面安装电子部件52的间隔。此外，缝隙SL4优选位于表面安装电子部件51与表面安装电子部件52的安装用电极之间。
这样的结构的电子部件用屏蔽板10Q，也是磁性体陶瓷烧结板12Q 作为磁性屏蔽层发挥作用，能够主要高效地遮蔽低频噪声。另外，金属膜11Q作为金属屏蔽层发挥作用，能够主要高效地遮蔽高频噪声。
另外，多个缝隙SL4仅形成于表面安装电子部件51、52之间，在其他的部分不形成有缝隙，由此能够抑制附带屏蔽板的电子部件1Q的强度的降低。
另外，多个缝隙SL4成为薄壁，从而能够缓和向表面安装电子部件 51、52、附带屏蔽板的电子部件1Q的侧面施加的应力。
另外，金属膜11Q形成为对附带屏蔽板的电子部件1Q加盖，由此附带屏蔽板的电子部件1Q成为平坦，因此能够减少安装时的制品选出的制约。
(第16实施方式)
参照附图，对本实用新型的第16实施方式的附带屏蔽板的电子部件进行说明。图18的(A)是从第1主面侧观察本实用新型的第16实施方式的附带屏蔽板的电子部件的主视简图。图18的(B)是放大配置有线圈的LTCC基板21的局部的立体图。图19是表示本实用新型的第16实施方式的附带屏蔽板的电子部件的结构的侧面的概要的图。
如图18的(A)所示，相比于第1实施方式的附带屏蔽板的电子部件1，第16实施方式的附带屏蔽板的电子部件1R在电子部件用屏蔽板10R 的磁性体陶瓷烧结板12R的形状、在顶面侧(第1主面201侧)具备线圈、进一步具备LTCC基板21这点上不同。电子部件用屏蔽板10R具备金属膜11R与磁性体陶瓷烧结板12R。附带屏蔽板的电子部件1R的其他的结构与附带屏蔽板的电子部件1相同，省略相同的位置的说明。金属膜11R 与本实用新型的第1实施方式的金属膜11对应，磁性体陶瓷烧结板12R 与本实用新型的第1实施方式的磁性体陶瓷烧结板12对应。
在本实施方式中，将第1实施方式的印刷布线基板20置换成LTCC 基板21进行说明。LTCC基板21的形状、电路图案与第1实施方式的印刷布线基板20相同。
另外，在本实施方式中，LTCC基板21经由连接导体36安装于印刷布线基板90。
图18的(A)示出了，若从第1主面201侧正面观察附带屏蔽板的电子部件1R，则安装有多个表面安装电子部件53、54。另外，在未安装有表面安装电子部件53、54的部分形成有多个缝隙SL5。此外，表面安装电子部件54是具备电感导体500的电感器。例如，在俯视第1主面201 时，电感导体500呈以厚度方向为卷绕轴线方向进行卷绕的形状。
如图18的(B)所示，在表面安装电子部件54的顶面侧具备电感导体600。在与第1主面201平行的面内，电感导体600呈以厚度方向为卷绕轴线方向进行卷绕的线状导体所构成的螺旋状。电感导体600构成电感器。电感导体600也可以经由金属管脚等连接于金属膜11R或者LTCC基板21的接地用端子导体33、34。
更具体而言，如图19所示，表面安装电子部件54安装于部件安装用焊盘导体42。密封树脂40形成于LTCC基板21的第1主面201侧。密封树脂40覆盖LTCC基板21的第1主面201和表面安装电子部件54。
电子部件用屏蔽板10R安装于密封树脂40的与和LTCC基板21抵接的面相反一侧的面(顶面)。电子部件用屏蔽板10R配置于密封树脂40 的顶面侧。电子部件用屏蔽板10R安装于密封树脂40，使第1主面101R 与密封树脂40对置。换言之，将图2的电子部件用屏蔽板10与磁性体陶瓷烧结板12R形状不同的电子部件用屏蔽板10R经由粘合层15R安装于密封树脂40的表面。此外，粘合层15R为绝缘性。
在电感导体500流经电流，由此产生第1磁通550。
从电感导体600产生第2磁通650。另外，为了第1磁通550与第2 磁通650在厚度方向上相互削弱，而在从顶面方向俯视电子部件用屏蔽板 10R时，在电感导体500与电感导体600的开口重叠的位置处，配置电感导体500(表面安装电子部件54)与电感导体600，由此第1磁通550与第2磁通650相互削弱。
另外，在增大电感导体500的开口与电感导体600的开口重合的范围的情况下，漏磁通的抑制效果提高。
此外，在本实施方式中，配置了电感导体500，作为表面安装电子部件54，但即使不是电感导体，只要是产生厚度方向的磁通的电子部件，则能够发挥相同的效果。
另外，在电子部件用屏蔽板10R，即在磁性体陶瓷烧结板12R的第2 主面102R，形成有多个缝隙SL5。在俯视时，从顶面侧、即从第1主面 201侧观察附带屏蔽板的电子部件1R，多个缝隙SL5不与表面安装电子部件54重叠。另外，在俯视时，从顶面侧、即从第1主面201侧观察附带屏蔽板的电子部件1R，多个缝隙SL5的端部不与表面安装电子部件54 的端部重叠。此外，表面安装电子部件54为本实用新型的第1表面安装部件。
这样的结构的电子部件用屏蔽板10R，也是磁性体陶瓷烧结板12R作为磁性屏蔽层发挥作用，能够主要高效地遮蔽低频噪声。另外，金属膜11R 作为金属屏蔽层发挥作用，能够主要高效地遮蔽高频噪声。
另外，在俯视时，从顶面侧、即从第1主面201侧观察附带屏蔽板的电子部件1R，多个缝隙SL5仅形成于不与表面安装电子部件54重复的位置，在其他的部分不形成有缝隙，由此能够抑制附带屏蔽板的电子部件 1R的强度的降低。
另外，多个缝隙SL5成为薄壁，从而能够缓和向表面安装电子部件 54、附带屏蔽板的电子部件1R的侧面施加的应力。
此外，在上述的各实施方式中，使用了印刷布线基板，但即便为磁性体基板，也能够获得上述的作用效果。
另外，在上述的各实施方式中，使用了具有导电性的粘合层，但若无需使屏蔽板与接地端导通，则粘合层也可以为绝缘性。另外，也可以如双面胶带那样，使用两面具有粘合力的粘合层。
附图标记的说明
SL、SL1、SL2、SL3、SL4、SL5…缝隙；d20、d41、d42、d43…厚度；d3、d4…合计宽度；1、1A、1B、1C、1D、1E、1F、1G、1H、1J、1K、1M、1N、1P、1Q、1R…附带屏蔽板的电子部件；10、10A、10B、 10C、10D、10E、10F、10G、10H、10J、10K、10M、10N、10P、10Q、 10R…电子部件用屏蔽板；11、11A、11B、11C、11D、11E、11F、11G、 11H、11N、11P、11Q、11R、13B、13C、13D、17H…金属膜；12、12A、 12B、12C、12D、12E、12F、12G、12H、12N、12P、12Q、12R…磁性体陶瓷烧结板；14D、14H…焊料；15、15A、15C、15D、15E、15F、15G、 15H、15N、15P、15Q、15R…粘合层；16C、16E…导通导体；20、20A、 20B、20C、20D、70、90…印刷布线基板；21…LTCC基板；31、32、36、 61A、61C…连接导体；33、34…接地用端子导体；35…外部连接用端子导体；40、40J、40K…密封树脂；41、42、43、44…部件安装用焊盘导体； 51、52、53、54…表面安装电子部件；62A、62C、62D、64A、64B、64C、 64D…通孔导体；62B…金属柱；63A、63B、63C、63D…端子导体；70…印刷布线基板；71…金属框体；81、82…空隙；101、101A、101B、101C、 101D、101E、101F、101G、101N、101P、101Q、201、201A、201B、201C、 201D、701…第1主面；102、102A、102B、102C、102D、102E、102G、 102H、102N、102P、102R、202、202A、202B、202C、202D、702…第2 主面；110、111…部件位置；500、600…电感导体；550…第1磁通；650…第2磁通；810、820…开口。

Claims (15)

1.一种附带屏蔽板的电子部件，其特征在于，具备：
布线基板、
安装于所述布线基板的表面的表面安装部件、以及
安装于所述表面安装部件的顶面侧的屏蔽板，
所述屏蔽板具备：
具有第1主面和第2主面的磁性体陶瓷烧结板、及
设置于所述磁性体陶瓷烧结板的所述第1主面的第1金属膜，
在所述磁性体陶瓷烧结板的所述第2主面形成有多个缝隙。
2.根据权利要求1所述的附带屏蔽板的电子部件，其特征在于，
所述第1金属膜为金属薄膜。
3.根据权利要求2所述的附带屏蔽板的电子部件，其特征在于，
在所述第1主面具有第1金属膜，
在所述第2主面具有第2金属膜。
4.根据权利要求3所述的附带屏蔽板的电子部件，其特征在于，
所述第2金属膜为金属薄膜。
5.根据权利要求1～4中任一项所述的附带屏蔽板的电子部件，其特征在于，
所述磁性体陶瓷烧结板的所述第1主面与所述表面安装部件对置。
6.根据权利要求5所述的附带屏蔽板的电子部件，其特征在于，
具有将所述布线基板的表面电极与所述第1金属膜连接的导体。
7.根据权利要求1～4中任一项所述的附带屏蔽板的电子部件，其特征在于，
具有设置于所述布线基板的表面的密封树脂，所述屏蔽板安装于所述密封树脂的顶面侧。
8.根据权利要求1～4中任一项所述的附带屏蔽板的电子部件，其特征在于，
具备导通电极，所述导通电极贯通所述磁性体陶瓷烧结板，
一端在所述第1主面暴露，另一端在所述第2主面暴露。
9.根据权利要求1所述的附带屏蔽板的电子部件，其特征在于，
所述表面安装部件包含邻接地安装于所述布线基板的第1表面安装部件与第2表面安装部件，
具备覆盖所述第1表面安装部件与所述第2表面安装部件的密封树脂，
所述密封树脂具备空隙，
所述空隙构成比配置有所述第1表面安装部件与所述第2表面安装部件的区域的厚度薄的薄壁部。
10.根据权利要求9所述的附带屏蔽板的电子部件，其特征在于，
所述空隙向所述密封树脂的顶面或者下表面开口。
11.根据权利要求9或10所述的附带屏蔽板的电子部件，其特征在于，
在从所述第1金属膜的一个主面俯视所述布线基板的一个主面时，所述薄壁部形成于所述第1表面安装部件与所述第2表面安装部件之间。
12.根据权利要求1所述的附带屏蔽板的电子部件，其特征在于，
所述表面安装部件包含邻接地安装于所述布线基板的第1表面安装部件与第2表面安装部件，
在从所述第1金属膜的一个主面俯视所述布线基板的一个主面时，在所述第1表面安装部件与所述第2表面安装部件之间形成有多个缝隙，
所述缝隙构成比配置有所述第1表面安装部件与所述第2表面安装部件的区域的厚度薄的薄壁部。
13.根据权利要求9或10所述的附带屏蔽板的电子部件，其特征在于，
在所述第1表面安装部件的顶面侧具备电感导体，
所述表面安装部件产生第1磁通，
所述顶面侧的电感导体产生第2磁通，
在从所述第1金属膜的一个主面俯视所述布线基板的一个主面时，所述顶面侧的电感导体为至少开口的局部与所述第1表面安装部件对置地配置于与所述第1表面安装部件重叠的位置，
所述顶面侧的电感导体的卷绕方向设定为从所述顶面侧的电感导体产生的第2磁通与从所述第1表面安装部件产生的第1磁通相互削弱的方向。
14.一种附带屏蔽板的电子部件，其特征在于，具备：
布线基板、
安装于所述布线基板的表面的表面安装部件、以及
安装于所述表面安装部件的顶面侧的屏蔽板，
在所述屏蔽板的一个主面形成有多个缝隙，
仅在所述一个主面设置有金属膜。
15.一种电子部件用屏蔽板，其特征在于，具备：
具有第1主面和第2主面的磁性体陶瓷烧结板、及
设置于所述磁性体陶瓷烧结板的所述第1主面和所述第2主面中至少一者的金属膜。
CN201890000534.6U 2017-02-23 2018-02-06 附带屏蔽板的电子部件和电子部件用屏蔽板 Active CN211457877U (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017-031951 2017-02-23
JP2017031951 2017-02-23
JP2017-138899 2017-07-18
JP2017138899 2017-07-18
PCT/JP2018/003964 WO2018155162A1 (ja) 2017-02-23 2018-02-06 シールド板付き電子部品及び電子部品用シールド板

Publications (1)

Publication Number Publication Date
CN211457877U true CN211457877U (zh) 2020-09-08

Family

ID=63253196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201890000534.6U Active CN211457877U (zh) 2017-02-23 2018-02-06 附带屏蔽板的电子部件和电子部件用屏蔽板

Country Status (4)

Country Link
US (1) US10861757B2 (zh)
JP (1) JP6699796B2 (zh)
CN (1) CN211457877U (zh)
WO (1) WO2018155162A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209658154U (zh) * 2016-12-05 2019-11-19 株式会社村田制作所 电子元件
US11328850B2 (en) * 2019-07-02 2022-05-10 3M Innovative Properties Company Magnetic film including regular pattern of through-cracks
KR20240043806A (ko) * 2021-08-26 2024-04-03 도다 고교 가부시끼가이샤 페라이트 시트 및, 그것을 이용한 안테나 장치 및 비접촉 급전 장치
WO2023095488A1 (ja) * 2021-11-25 2023-06-01 株式会社村田製作所 モジュール

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01146393A (ja) 1987-12-02 1989-06-08 Nissha Printing Co Ltd 積層回路基板
JPH07193386A (ja) * 1993-12-27 1995-07-28 Fuji Elelctrochem Co Ltd 電子回路のシールドケース
US7129422B2 (en) * 2003-06-19 2006-10-31 Wavezero, Inc. EMI absorbing shielding for a printed circuit board
JP2005026622A (ja) 2003-07-03 2005-01-27 Mitsubishi Rayon Co Ltd 電磁波シールド接着フィルム及び電磁波シールド板材
WO2006059556A1 (ja) * 2004-12-02 2006-06-08 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
WO2006129704A1 (ja) * 2005-06-03 2006-12-07 Murata Manufacturing Co., Ltd. フェライトシート及びその製造方法
JP4361532B2 (ja) * 2006-01-10 2009-11-11 Ｔｄｋ株式会社 フェライト部品
JP5023377B2 (ja) * 2007-05-30 2012-09-12 北川工業株式会社 セラミックシート
JP2010114246A (ja) * 2008-11-06 2010-05-20 Alps Electric Co Ltd 多層型磁性シート
JP5577839B2 (ja) 2009-06-05 2014-08-27 大日本印刷株式会社 半導体装置
JP5974428B2 (ja) 2011-07-14 2016-08-23 三菱電機株式会社 半導体装置
KR20130058292A (ko) * 2011-11-25 2013-06-04 한국전자통신연구원 전자파 차폐장치
KR101577741B1 (ko) * 2012-07-12 2015-12-17 에스케이씨 주식회사 굴곡성을 갖는 세라믹 적층 시트 및 이의 제조방법
EP2684689B1 (en) * 2012-07-12 2018-03-07 SKC Co., Ltd. Flexible ceramic laminate sheet and preparation method thereof
JP2015002245A (ja) 2013-06-14 2015-01-05 株式会社デンソー モールドパッケージを備えた電子装置
JP6244958B2 (ja) * 2014-02-12 2017-12-13 株式会社村田製作所 半導体装置
WO2016067615A1 (ja) * 2014-10-31 2016-05-06 戸田工業株式会社 セラミック複合シートの分割装置及びセラミック複合シートの製造方法

Also Published As

Publication number Publication date
JPWO2018155162A1 (ja) 2019-12-12
US10861757B2 (en) 2020-12-08
JP6699796B2 (ja) 2020-05-27
US20190363030A1 (en) 2019-11-28
WO2018155162A1 (ja) 2018-08-30

Similar Documents

Publication Publication Date Title
CN211457877U (zh) 附带屏蔽板的电子部件和电子部件用屏蔽板
JP6156610B2 (ja) 電子機器、およびアンテナ素子
WO2019098316A1 (ja) 高周波モジュール
WO2018101381A1 (ja) 高周波モジュール
WO2019156051A1 (ja) 高周波モジュール
TW201739033A (zh) 電子零件
JP6406474B2 (ja) 表面実装型シールド部材及び回路モジュール
EP2701480A2 (en) Package structure and electronic apparatus
JPWO2019230705A1 (ja) 高周波モジュール
JP6518340B2 (ja) 誘電体フィルタユニット及び通信機器
WO2022102588A1 (ja) 電子部品モジュール
CN220189619U (zh) 电路模块
WO2018229978A1 (ja) プリント配線板
JP5178351B2 (ja) 電子部品の実装構造
JP6452921B1 (ja) コネクタ
US20210392740A1 (en) Electronic device and connecting component
WO2020217321A1 (ja) 電子機器
JPH088499A (ja) 分布定数回路のプリント回路基板構造
US20160198561A1 (en) Wiring board and method for manufacturing the same
JP2020025075A (ja) モジュール
WO2021049399A1 (ja) 電子部品モジュール
JP6282944B2 (ja) 配線基板およびこれを用いた高周波装置
WO2021020331A1 (ja) モジュール
JPH0864987A (ja) プリント基板のシールド装置
JP2009231480A (ja) 半導体装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant