JPWO2018155162A1 - シールド板付き電子部品及び電子部品用シールド板 - Google Patents

シールド板付き電子部品及び電子部品用シールド板 Download PDF

Info

Publication number
JPWO2018155162A1
JPWO2018155162A1 JP2019501193A JP2019501193A JPWO2018155162A1 JP WO2018155162 A1 JPWO2018155162 A1 JP WO2018155162A1 JP 2019501193 A JP2019501193 A JP 2019501193A JP 2019501193 A JP2019501193 A JP 2019501193A JP WO2018155162 A1 JPWO2018155162 A1 JP WO2018155162A1
Authority
JP
Japan
Prior art keywords
electronic component
shield plate
main surface
metal film
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019501193A
Other languages
English (en)
Other versions
JP6699796B2 (ja
Inventor
浩和 矢▲崎▼
浩和 矢▲崎▼
智慶 樋江井
智慶 樋江井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018155162A1 publication Critical patent/JPWO2018155162A1/ja
Application granted granted Critical
Publication of JP6699796B2 publication Critical patent/JP6699796B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B9/045—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0032—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • B32B2038/045—Slitting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/212—Electromagnetic interference shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

様々な周波数のノイズを効率よくシールドできる、シールド板を提供することである。配線基板（２０）と、配線基板（２０）の表面に実装された表面実装部品（５１、５２）と、表面実装部品（５１、５２）の天面側に取り付けられたシールド板（１０）とを備えている。シールド板（１０）は、第１主面（１０１）及び第２主面（１０２）を有する磁性体セラミック焼結板（１２）と、磁性体セラミック焼結板（１２）の第１主面（１０１）に設けられた第１金属膜（１１）と、を備えている。

Description

この発明は、シールド板を有する電子部品と、電子部品に用いられるシールド板に関する。
従来、半導体デバイスをはじめとする電子部品において、電子部品を外来ノイズから保護する、あるいは、電子部品から外部に、ノイズが輻射されるのを抑制するため、シールド板が各種実用化されている。
特許文献１に記載のシールド板には、金属薄膜を所定形状に加工した金属板が用いられている。また、特許文献２に記載のシールド板には、金属メッシュを樹脂フィルムに支持させたものが用いられている。
特開２０１１−１４８７９号公報 特開２００５−２６６２２号公報
しかしながら、特許文献１、２に記載のシールド板は、特定の周波数ノイズを遮蔽することはできるが、様々な周波数のノイズを遮蔽することができない。
したがって、本発明の目的は、様々な周波数のノイズを効率よく遮蔽できる、シールド板及びこれを備えた電子部品を提供することである。
この発明のシールド板付き電子部品は、配線基板と、配線基板の表面に実装された表面実装部品と、表面実装部品の天面側に取り付けられたシールド板とを備えている。シールド板は、第１主面及び第２主面を有する磁性体セラミック焼結板と、磁性体セラミック焼結板の第１主面に設けられた第１金属膜と、を備えている。
この構成では、磁性体セラミック焼結板が磁性シールド層として作用し、第１金属膜が金属シールド層として作用する。磁性体セラミック焼結板は、磁性体フィラーを樹脂層に分散したコンポジット材に比べ、高い透磁率を有している。これにより、磁性シールド層は主に低周波ノイズを効率よく遮蔽できる。また、金属シールド層は主に高周波ノイズを遮蔽できる。
また、この発明のシールド板付き電子部品では、磁性体セラミック焼結板の第２主面に複数の切れ目を備えていることが好ましい。
この構成では、磁性体セラミック焼結板の第２主面の複数の切れ目により、屈曲性を高めることができる。磁性体セラミック焼結板はコンポジット材やメッシュ材に比べ屈曲性が劣る。しかし、切れ目を有することで屈曲性は向上する。この際、磁性体セラミック焼結板の第１主面には第１金属膜を備えているので、磁性体セラミック焼結板に仮にひびが入ったとしても、第１金属膜は分断されない。すなわち、第１金属膜は磁性体セラミック焼結板の支持材として機能し、シールド板の形状は維持されるので、低周波ノイズの遮蔽に影響を及ぼすことはない。
また、この発明のシールド板付き電子部品の第１金属膜は金属薄膜であることが好ましい。
この構成では、第１金属膜が金属薄膜であるため、シールド板全体の厚みが大きくならない。また、金属薄膜はセラミック焼結板との密着性も高い。
また、この発明のシールド板付き電子部品は、磁性体セラミック焼結板の第１主面に第１金属膜を備え、第２主面に第２金属膜を備えていることが好ましい。
この構成では、第１主面側のみに第１金属膜が備えられている場合よりも、より効率的に高周波ノイズを遮蔽できる。
また、この発明のシールド板付き電子部品の第２金属膜は金属薄膜であることが好ましい。
この構成では、第２金属膜が金属薄膜であるため、シールド板全体の厚みが大きくならない。また、金属薄膜はセラミック焼結板との密着性も高い。
また、この発明のシールド板付き電子部品では、磁性体セラミック焼結板の第１主面が表面実装部品に対向していることが好ましい。
この構成では、第１主面側に第１金属膜が備えられていることにより、第１金属膜を電子部品のグランドに接続しやすい。これにより、高周波ノイズをグランドへ効率的に導くことができ、遮蔽性が向上する。
また、この発明のシールド板付き電子部品では、配線基板の表面電極と第１金属膜とを接続する導体を有することが好ましい。
この構成では、第１金属膜に伝搬された高周波ノイズを配線基板の表面電極へ効率的に導くことができ、遮蔽性が向上する。
また、この発明のシールド板付き電子部品では、配線電極の表面に封止樹脂が設けられていることが好ましい。シールド板は封止樹脂の天面側に取り付けられることが好ましい。
この構成では、配線電極と表面に取り付けられた表面実装部品が封止樹脂によって、保護されるため、信頼性が向上する。また、シールド板を所望の位置に容易に取り付けることができる。
また、この発明のシールド板付き電子部品では、磁性体セラミック焼結板を貫通し、一方端が第１主面に露出し、他方端が第２主面に露出するビア電極を備えていることが好ましい。
この構成においても、磁性体セラミック焼結板を貫通したビア電極により、第１金属膜を電子部品のグランドに接続しやすい。これにより、高周波ノイズを効率的にグランドに導くことができ、遮蔽性が向上する。
この発明のシールド板付き電子部品は、配線基板と、配線基板の表面に実装された表面実装部品と、表面実装部品の天面側に取り付けられたシールド板を備える。シールド板の一方主面に複数の切れ目が形成されている。複数の切れ目が形成されている一方主面のみに、金属膜を備えている。
この構成でも、低周波ノイズ、高周波ノイズの両方を遮蔽することができる。
この発明の電子部品用シールド板は、第１主面及び第２主面を有する磁性体セラミック焼結板と、セラミック焼結板の第１主面及び第２主面の少なくとも一方に金属膜を備えている。
この構成では、電子部品の表面側（天面側）にシールド板を配置するだけで、低周波ノイズ、高周波ノイズの両方を遮蔽することができる。
この発明のシールド板付き電子部品における表面実装部品は、配線基板に隣り合うように実装された、第１表面実装部品と、第２表面実装部品を含んでいる。第１表面実装部品と第２表面実装部品は封止樹脂で覆われている。封止樹脂は、空隙を備えている。また、この空隙は、第１表面実装部品と第２表面実装部品が配置された領域の厚みよりも薄い薄厚部を構成している。
この構成では、厚みよりも薄い部分である、薄厚部に応力を集中させることができる。
この発明のシールド板付き電子部品における表面実装部品の空隙は、封止樹脂の天面または下面に開口していることが好ましい。
この構成では、所定の方向へ曲がりやすい。
この発明のシールド板付き電子部品における薄厚部は、第１金属膜の一方主面から配線基板の一方主面を平面視して、第１表面実装部品と第２表面実装部品の間に形成されている。
この構成では、第１表面実装部品と第２表面実装部品への不要な応力を抑制することができる。
この発明のシールド板付き電子部品における表面実装部品は、配線基板に、隣り合うように実装された、第１表面実装部品と、第２表面実装部品を含む。第１金属膜の一方主面から配線基板の一方主面を平面視して、第１表面実装部品と、第２表面実装部品と、の間には、複数の切れ目が形成されている。また、この切れ目は、第１表面実装部品と第２表面実装部品が配置された領域の厚みよりも薄い薄厚部を構成している。
この構成では、複数の切れ目によって、薄厚部を容易に形成することができる。また、該薄厚部に応力を集中させることができる。
この発明のシールド板付き電子部品における第１表面実装部品の天面側にはインダクタ導体を備えている。表面実装部品は、第１磁束を発生し、天面側のインダクタ導体は、第２磁束を発生する。天面側のインダクタ導体は、第１金属膜の一方主面から配線基板の一方主面を平面視して、少なくとも開口の一部が第１表面実装部品と重なる位置に第１表面実装部品に対向するよう配置されている。また、天面側のインダクタ導体の巻回方向は、天面側のインダクタ導体から発生する第２磁束と第１表面実装部品から発生する第１磁束とが互いに弱め合う方向に設定されている。
この構成では、第１表面実装部品から天面側へ発生する第１磁束をインダクタ導体から発生する第２磁束で弱め合うことができ、シールド板付き電子部品の特性を向上させることができる。
この発明によれば、様々な周波数のノイズを効率よく遮蔽できる。
（Ａ）は、本発明の第１の実施形態に係る電子部品用シールド板における、第１主面側からの外観斜視図であり、（Ｂ）は第２主面側からの外観斜視図である。 （Ａ）は、本発明の第１の実施形態に係るシールド板付き電子部品の構成を示す側面断面図であり、（Ｂ）はシールド板の一部分を拡大した図である。 本発明の第２の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。 本発明の第３の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。 （Ａ）は、本発明の第４の実施形態に係るシールド板付き電子部品の構成を示す側面断面図であり、（Ｂ）はシールド板の一部分を拡大した図である。 （Ａ）は、本発明の第５の実施形態に係るシールド板付き電子部品の構成を示す側面断面図であり、（Ｂ）はシールド板の一部分を拡大した図である。 本発明の第６の実施形態に係るシールド板付き電子部品の構成を示す部分分解斜視図である。 （Ａ）は、本発明の第６の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。（Ｂ）は、本発明の第６の実施形態に係るシールド板付き電子部品の構成を示す側面断面図の部分拡大図である。 本発明の第７の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。 本発明の第８の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。 本発明の第９の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。 本発明の第１０の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。 本発明の第１１の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。 本発明の第１２の実施形態に係る電子部品用シールド板における、第２主面側からの外観斜視図である。 本発明の第１３の実施形態に係る電子部品用シールド板における、第２主面１０２側からの外観斜視図である。 本発明の第１４の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。 本発明の第１５の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。 （Ａ）、は本発明の第１６の実施形態に係るシールド板付き電子部品を第１主面側からの正面概要図であり、（Ｂ）は、コイルが配置された部分を拡大した斜視図である。 本発明の第１６の実施形態に係るシールド板付き電子部品の構成を示す側面の概要を示す図である。
（第１の実施形態）
本発明の第１の実施形態に係るシールド板付き電子部品について、図を参照して説明する。図１（Ａ）は、本発明の第１の実施形態に係る電子部品用シールド板の第１主面側からの外観斜視図である。図１（Ｂ）は、本発明の第１の実施形態に係る電子部品用シールド板の第２主面側からの外観斜視図である。図２（Ａ）は、本発明の第１の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。図２（Ｂ）は、図２（Ａ）におけるシールド板の一部分を拡大した図である。図１（Ａ）、図１（Ｂ）では、図を見やすくするために、一部の符号の付記を省略している。
図１（Ａ）、図１（Ｂ）に示すように、電子部品用シールド板１０は、金属膜１１、磁性体セラミック焼結板１２を備える。金属膜１１は、本発明の「第１金属膜」に対応する。金属膜１１は磁性体セラミック焼結板１２の第１主面１０１に形成されている。また、磁性体セラミック焼結板１２の第２主面１０２には、複数の切れ目ＳＬが形成されている。
図２（Ａ）に示すように、シールド板付き電子部品１は、電子部品用シールド板１０とプリント配線基板２０、封止樹脂４０、表面実装電子部品５１、５２を備える。電子部品用シールド板１０は、接着層１５を介して、表面実装電子部品５１、５２、プリント配線基板２０の表面側に装着されている。
プリント配線基板２０は、平面視して矩形、すなわち、直方体形状である。言い換えれば、プリント配線基板２０は、互いに対向する第１主面２０１、第２主面２０２を備え、さらに、当該第１主面２０１と第２主面２０２とを連接させる側面を有する。プリント配線基板２０は例えばＦＲ４などのガラスエポキシ基板である。
グランド用端子導体３３、３４及び、外部接続用端子導体３５はプリント配線基板２０の第２主面２０２に形成されている。部品実装用ランド導体４１、４２はプリント配線基板２０の第１主面２０１に形成されている。部品実装用ランド導体４１、４２は、接続導体３１、３２によって、グランド用端子導体３３、３４及び、外部接続用端子導体３５に対して、所定の回路パターンで接続されている。
表面実装電子部品５１は部品実装用ランド導体４１に実装され、表面実装電子部品５２は部品実装用ランド導体４２に実装されている。
封止樹脂４０はプリント配線基板２０の第１主面２０１側に形成されている。封止樹脂４０は、プリント配線基板２０の第１主面２０１及び、表面実装電子部品５１、５２を覆っている。
封止樹脂４０におけるプリント配線基板２０に当接する面と反対側の面に、電子部品用シールド板１０は装着されている。すなわち、電子部品用シールド板１０はプリント配線基板２０の天面側に配置されている。また、電子部品用シールド板１０は封止樹脂４０の天面側に配置されている。電子部品用シールド板１０は、第２主面１０２が封止樹脂４０に対向するように、封止樹脂４０に装着されている。電子部品用シールド板１０は接着層１５を介して封止樹脂４０に装着されている。なお、接着層１５は、導電性であっても、絶縁性であってもよい。
上述のように、電子部品用シールド板１０は、金属膜１１、磁性体セラミック焼結板１２を備える。金属膜１１は金属薄膜であることが好ましい。金属薄膜の厚さは、２５μｍ〜５０μｍであることが好ましい。このことから、電子部品用シールド板１０の厚みが大きくならない。また、金属粒子の配置が緻密な金属シールド層を得ることができる。
金属膜１１は、焼成後の磁性体セラミック焼結板１２に対して、スパッタリング等によって形成される。金属膜１１は導電性ペーストの印刷膜であってもよい。この場合、焼成後の磁性体セラミック焼結板１２に導電性ペーストを印刷したものを焼き付けてもよい。また、焼成前の磁性体セラミック焼結板１２に導電ペーストを印刷し、該磁性体セラミック焼結板１２と導電性ペーストを同時に焼成してもよい。これらの形成方法を用いることにより、金属膜１１と磁性体セラミック焼結板１２の密着性は高い。
このような構成の電子部品用シールド板１０では、磁性体セラミック焼結板１２が磁性シールド層として作用し、金属膜１１が金属シールド層として作用する。磁性シールド層を形成する磁性体セラミック焼結板１２は、磁性体フィラーを樹脂層に分散したようなコンポジット材と比べ、高い透磁率を有している。これにより、磁性シールド層は主に低周波ノイズを効率良く遮蔽することができる。また、金属膜１１は、Ｎｉ、Ｓｉ、Ｃｕ、パーマロイ等で構成されていることが好ましい。これにより、主に高周波ノイズを効率よく遮蔽することができる。なお、例えば低周波とは１００ＭＨｚ未満であり、高周波とは１００ＭＨｚよりも高いものを示す。
磁性体セラミック焼結板１２には、複数の切れ目ＳＬが形成されている。切れ目ＳＬは磁性体セラミック焼結板１２の第２主面１０２から第１主面１０１に向けて形成されている。切れ目ＳＬは磁性体セラミック焼結板１２の第２主面１０２を平面視して格子状に形成されている。図２（Ｂ）に示すように、切れ目の間隔ｄは例えば約２ｍｍである。
磁性体セラミック焼結板１２は、焼結板であるためコンポジット材やメッシュ材と比べ、屈曲性の面で劣る。しかし、複数の切れ目ＳＬを形成することにより、屈曲性が向上する。また、切れ目ＳＬは１つ以上形成されていればよいが、複数形成されることにより屈曲性がさらに向上する。このように、切れ目ＳＬは電子部品用シールド板１０を分割することを目的とするものではなく、屈曲性を向上させるものである。したがって、切れ目ＳＬはＶ字ではなく、他の部品よりも薄い形状であってもよい。また、切れ目ＳＬは、磁性体セラミック焼結板１２の一端から他端まで連続した直線で形成される必要はない。例えば、切れ目ＳＬは、複数の凹部を断続的に直線状に配置することによって、形成されていてもよい。
そして、金属膜１１が磁性体セラミック焼結板１２の第１主面１０１に形成されていることによって、屈曲時等に切れ目ＳＬから、磁性体セラミック焼結板１２にひびが入ったとしても、金属膜１１が磁性体セラミック焼結板１２の支持材として機能する。これにより、電子部品用シールド板１０の形状は維持され、切れ目ＳＬを介する隙間が磁性体セラミック焼結板１２にできないので、低周波ノイズの遮蔽には影響がない。このように、本実施形態の構成を用いることで、低周波数のノイズと高周波数のノイズを遮蔽できる、電子部品用シールド板１０及びシールド板付き電子部品１を実現できる。また、電子部品用シールド板１０は、装着される箇所の形状に応じて変形し、この箇所に密着し、取り付けやすい。
（第２の実施形態）
本発明の第２の実施形態に係るシールド板付き電子部品について、図を参照して説明する。図３は本発明の第２の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。
図３に示すように、第２の実施形態に係るシールド板付き電子部品１Ａは、第１の実施形態に係るシールド板付き電子部品１に対して、電子部品用シールド板１０Ａ、ビアホール導体６２Ａ、６４Ａ、端子導体６３Ａの形状において異なる。電子部品用シールド板１０Ａは、金属膜１１Ａ、磁性体セラミック焼結板１２Ａを備える。シールド板付き電子部品１Ａの他の構成は、シールド板付き電子部品１と同様であり、同様の箇所の説明は省略する。金属膜１１Ａは本発明の第１実施形態の金属膜１１に、磁性体セラミック焼結板１２Ａは本発明の第１実施形態の磁性体セラミック焼結板１２に対応する。
図３に示すように、電子部品用シールド板１０Ａは封止樹脂４０におけるプリント配線基板２０Ａに当接する面と反対側の面に装着されている。電子部品用シールド板１０Ａは封止樹脂４０の天面側に配置されている。電子部品用シールド板１０Ａは、第１主面１０１Ａが封止樹脂４０に対向するように、封止樹脂４０に装着されている。言い換えれば、図２の電子部品用シールド板１０を反転した形状の電子部品用シールド板１０Ａを、接着層１５Ａを介して封止樹脂４０の表面の接続導体６１Ａに装着している。なお、接着層１５Ａは導電性を有する。
電子部品用シールド板１０Ａは、金属膜１１Ａ、磁性体セラミック焼結板１２Ａを備える。金属膜１１Ａは、本発明の「第１金属膜」に対応する。金属膜１１Ａは磁性体セラミック焼結板１２Ａの第１主面１０１Ａに形成されている。また、磁性体セラミック焼結板１２Ａの第２主面１０２Ａには、複数の切れ目ＳＬが形成されている。
接続導体６１Ａは封止樹脂４０の表面に形成されている。端子導体６３Ａはプリント配線基板２０Ａが封止樹脂４０と当接する面に形成されている。ビアホール導体６２Ａは、封止樹脂４０を貫通し、一方端は電子部品用シールド板１０Ａを装着している面に露出し、接続導体６１Ａに接続している。他方端はプリント配線基板２０Ａを装着している面に露出し、端子導体６３Ａに接続している。
また、ビアホール導体６４Ａは、プリント配線基板２０Ａを貫通し、一方端がプリント配線基板２０Ａの第１主面２０１Ａに露出し、端子導体６３Ａに接続している。他方端がプリント配線基板２０Ａの第２主面２０２Ａに露出し、グランド用端子導体３３に接続している。
このような構成の電子部品用シールド板１０Ａにおいても、磁性体セラミック焼結板１２Ａが磁性シールド層として作用し、主に低周波ノイズを効率良く遮蔽することができる。また、金属膜１１Ａが金属シールド層として作用し、主に高周波ノイズを効率よく遮蔽することができる。電子部品用シールド板１０Ａに伝搬された高周波ノイズは、接続導体６１Ａ、ビアホール導体６２Ａ、端子導体６３Ａ、ビアホール導体６４Ａを通り、効率良くシールド板付き電子部品１Ａのグランドに導かれる。したがって、高周波ノイズの遮蔽性は向上する。
なお、接続導体６１Ａは、省略することも可能であるが、設けることによって、より効率的に高周波ノイズを効率的にグランドに導くことができる。
また、上述の構成を用いることにより、金属膜１１Ａをシールド板付き電子部品１Ａのグランドに接続しやすい。
（第３の実施形態）
本発明の第３の実施形態に係るシールド板付き電子部品について、図を参照して説明する。図４は本発明の第３の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。
図４に示すように、第３の実施形態に係るシールド板付き電子部品１Ｂは、第１の実施形態に係るシールド板付き電子部品１に対して、電子部品用シールド板１０Ｂ、磁性体セラミック焼結板１２Ｂ、金属ポスト６２Ｂ、端子導体６３Ｂ、ビアホール導体６４Ｂの形状において異なる。シールド板付き電子部品１Ｂの他の構成は、シールド板付き電子部品１と同様であり、同様の箇所の説明は省略する。金属膜１１Ｂは本発明の第１実施形態の金属膜１１に、磁性体セラミック焼結板１２Ｂは本発明の第１実施形態の磁性体セラミック焼結板１２に対応する。
図４に示すように、電子部品用シールド板１０Ｂは封止樹脂４０におけるプリント配線基板２０Ｂに当接する面と反対側の面に装着されている。電子部品用シールド板１０Ｂは封止樹脂４０の天面側に配置されている。電子部品用シールド板１０Ｂは、第１主面１０１Ｂが封止樹脂４０に対向するように、封止樹脂４０に装着されている。言い換えれば、図２の電子部品用シールド板１０を反転した形状の電子部品用シールド板１０Ｂを、接着層１５Ａを介して封止樹脂４０に装着している。
電子部品用シールド板１０Ｂは、金属膜１１Ｂ、磁性体セラミック焼結板１２Ｂ、金属膜１３Ｂを備える。金属膜１１Ｂは、本発明の「第１金属膜」に対応する。金属膜１１Ｂは磁性体セラミック焼結板１２Ｂの第１主面１０１Ｂに形成されている。金属膜１３Ｂは、本発明の「第２金属膜」に対応する。金属膜１３Ｂは磁性体セラミック焼結板１２Ｂの第２主面１０２Ｂに形成されている。金属膜１１Ｂ、１３Ｂはスパッタリング等によって形成されている。また、磁性体セラミック焼結板１２Ｂの第２主面１０２Ｂには、複数の切れ目ＳＬが形成されている。
端子導体６３Ｂはプリント配線基板２０Ｂが封止樹脂４０と当接する面に形成されている。金属ポスト６２Ｂは、封止樹脂４０を貫通し、プリント配線基板２０Ｂの第１主面２０１Ｂに当接する面から、電子部品用シールド板１０Ｂを装着している面に向けて、形成されている。金属ポスト６２Ｂの一方端は封止樹脂４０の表面から突出しており、他方端は端子導体６３Ｂに接続している。金属ポスト６２Ｂは導体である。
ビアホール導体６４Ｂは、プリント配線基板２０Ｂを貫通し、一方端がプリント配線基板２０Ｂの第１主面２０１Ｂに露出し、端子導体６３Ｂに接続している。他方端がプリント配線基板２０Ｂの第２主面２０２Ｂに露出している。また、金属膜１１Ｂは金属ポスト６２Ｂに接触している。
このような構成の電子部品用シールド板１０Ｂにおいても、磁性体セラミック焼結板１２Ｂが磁性シールド層として作用し、主に低周波ノイズを効率良く遮蔽することができる。また、金属膜１１Ｂ、１３Ｂが金属シールド層として作用する。磁性体セラミック焼結板１２Ｂの第１主面１０１Ｂ、第２主面１０２Ｂの両面が金属シールド層として作用するため、主に高周波ノイズをより効率よく遮蔽することができる。高周波ノイズは、金属ポスト６２Ｂ、端子導体６３Ｂ、ビアホール導体６４Ｂを通り、効率良く、シールド板付き電子部品１Ｂのグランドに導かれる。
（第４の実施形態）
本発明の第４の実施形態に係るシールド板付き電子部品について、図を参照して説明する。図５（Ａ）は、本発明の第４の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。図５（Ｂ）は、図５（Ａ）におけるシールド板の一部分を拡大した図である。図５（Ａ）では、図を見やすくするために、一部の符号の付記を省略している。
図５（Ａ）、図５（Ｂ）に示すように、第４の実施形態に係るシールド板付き電子部品１Ｃは、第１の実施形態に係るシールド板付き電子部品１に対して、電子部品用シールド板１０Ｃ、磁性体セラミック焼結板１２Ｃ、接続導体６１Ｃ、ビアホール導体６２Ｃ、６４Ｃ、端子導体６３Ｃの形状において異なる。シールド板付き電子部品１Ｃの他の構成は、シールド板付き電子部品１と同様であり、同様の箇所の説明は省略する。金属膜１１Ｃは本発明の第１実施形態の金属膜１１に、磁性体セラミック焼結板１２Ｃは本発明の第１実施形態の磁性体セラミック焼結板１２に対応する。
図５（Ａ）に示すように電子部品用シールド板１０Ｃは封止樹脂４０におけるプリント配線基板２０Ｃに当接する面と反対側の面に装着されている。電子部品用シールド板１０Ｃは封止樹脂４０の天面側に配置されている。電子部品用シールド板１０Ｃは、第１主面１０１Ｃが封止樹脂４０に対向するように、封止樹脂４０に装着されている。言い換えれば、図２の電子部品用シールド板１０を反転した形状の電子部品用シールド板１０Ｃを、接続導体６１Ｃ、接着層１５Ｃを介して装着している。
電子部品用シールド板１０Ｃは、金属膜１１Ｃ、磁性体セラミック焼結板１２Ｃ、金属膜１３Ｃ、ビア導体１６Ｃを備える。金属膜１１Ｃは、本発明の「第１金属膜」に対応する。金属膜１１Ｃは磁性体セラミック焼結板１２Ｃの第１主面１０１Ｃに形成されている。金属膜１３Ｃは、本発明の「第２金属膜」に対応する。金属膜１３Ｃは磁性体セラミック焼結板１２Ｃの第２主面１０２Ｃに形成されている。金属膜１１Ｃ、１３Ｃは、電子部品用シールド板１０Ｃの第２主面１０２Ｃに、スパッタリング等によって形成されている。また、磁性体セラミック焼結板１２Ｃの第２主面１０２Ｃには、複数の切れ目ＳＬが形成されている。
磁性体セラミック焼結板１２Ｃには、複数のビア導体１６Ｃが形成されている。ビア導体１６Ｃは切れ目ＳＬの間に形成されていることが好ましい。ビア導体１６Ｃは、磁性体セラミック焼結板１２Ｃを貫通し、一方端は磁性体セラミック焼結板１２Ｃの第１主面１０１Ｃに露出し、金属膜１１Ｃに接続している。他方端は磁性体セラミック焼結板１２Ｃの第２主面１０２Ｃに露出し、金属膜１３Ｃに接続している。
接続導体６１Ｃは封止樹脂４０の表面に形成されている。端子導体６３Ｃはプリント配線基板２０Ｃが封止樹脂４０と当接する面に形成されている。ビアホール導体６２Ｃは、封止樹脂４０を貫通し、一方端は電子部品用シールド板１０Ｃを装着している面に露出し、接続導体６１Ｃに接続している。他方端はプリント配線基板２０Ｃを装着している面に露出し、端子導体６３Ｃに接続している。また、ビアホール導体６４Ｃは、プリント配線基板２０Ｃを貫通し、一方端はプリント配線基板２０Ｃの第１主面２０１Ｃに露出し、端子導体６３Ｃに接続している。他方端はプリント配線基板２０Ｃの第２主面２０２Ｃに露出し、グランド用端子導体３３に接続している。
このような構成の電子部品用シールド板１０Ｃにおいても、磁性体セラミック焼結板１２Ｃが磁性シールド層として作用し、主に低周波ノイズを効率良く遮蔽することができる。また、金属膜１１Ｃ、１３Ｃが金属シールド層として作用する。磁性体セラミック焼結板１２Ｃの第１主面１０１Ｃ、第２主面１０２Ｃの両面が金属シールド層として作用するため、主に高周波ノイズをより効率よく遮蔽することができる。さらに、ビア導体１６Ｃを備えることによって、金属膜１１Ｃを金属膜１３Ｃ及び接続導体６１Ｃに電気的に接続でき、金属膜１１Ｃに伝搬した高周波もシールド板付き電子部品１Ｃのグランドに導くことができる。
（第５の実施形態）
本発明の第５の実施形態に係るシールド板付き電子部品について、図を参照して説明する。図６（Ａ）は、本発明の第５の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。図６（Ｂ）は、図６（Ａ）におけるシールド板の一部分を拡大した図である。
図６（Ａ）、図６（Ｂ）に示すように、第５の実施形態に係るシールド板付き電子部品１Ｄは、第１の実施形態に係るシールド板付き電子部品１に対して、電子部品用シールド板１０Ｄ、半田１４Ｄ、ビアホール導体６２Ｄ、６４Ｄ、端子導体６３Ｄの形状において異なる。シールド板付き電子部品１Ｄの他の構成は、シールド板付き電子部品１と同様であり、同様の箇所の説明は省略する。金属膜１１Ｄは本発明の第１実施形態の金属膜１１に、磁性体セラミック焼結板１２Ｄは本発明の第１実施形態の磁性体セラミック焼結板１２に対応する。
図６（Ａ）に示すように電子部品用シールド板１０Ｄは、封止樹脂４０におけるプリント配線基板２０Ｄに当接する面と反対側の面に、電子部品用シールド板１０Ｄは装着されている。電子部品用シールド板１０Ｄは封止樹脂４０の天面側に配置されている。電子部品用シールド板１０Ｄは、第１主面１０１Ｄが封止樹脂４０に対向するように、封止樹脂４０に装着されている。言い換えれば、図２の電子部品用シールド板１０を反転した形状の電子部品用シールド板１０Ｄを、接着層１５Ｄを介して装着している。
電子部品用シールド板１０Ｄは、金属膜１１Ｄ、磁性体セラミック焼結板１２Ｄ、金属膜１３Ｄを備える。金属膜１１Ｄは、本発明の「第１金属膜」に対応する。金属膜１１Ｄは磁性体セラミック焼結板１２Ｄの第１主面１０１Ｄに形成されている。金属膜１３Ｄは、本発明の「第２金属膜」に対応する。金属膜１１Ｄは、電子部品用シールド板１０Ｄの第１主面１０１Ｄに、また、金属膜１３Ｄは、電子部品用シールド板１０Ｄの第２主面１０２Ｄに、スパッタリング等によって形成されている。また、磁性体セラミック焼結板１２Ｄの第２主面１０２Ｄには、複数の切れ目ＳＬが形成されている。
磁性体セラミック焼結板１２Ｄは、当該第１主面１０１Ｄと、第２主面１０２Ｄとを連接させる側面を有している。また同様に、金属膜１１Ｄ、１３Ｄは、磁性体セラミック焼結板１２Ｄの側面まで達している。半田１４Ｄは、磁性体セラミック焼結板１２Ｄの側面に沿って配置され、金属膜１１Ｄ、１３Ｄを接続している。
ビアホール導体６２Ｄは、封止樹脂４０を貫通し、一方端が電子部品用シールド板１０Ｄを装着している面に露出し、他方端がプリント配線基板２０Ｄを装着している面に露出し、端子導体６３Ｄに接続されている。また、ビアホール導体６４Ｄは、プリント配線基板２０Ｄを貫通し、一方端がプリント配線基板２０Ｄの第１主面２０１Ｄに露出し、端子導体６３Ｄに接続し、他方端がプリント配線基板２０Ｄの第２主面２０２Ｄに露出し、グランド用端子導体３３に接続している。
このような構成の電子部品用シールド板１０Ｄにおいても、磁性体セラミック焼結板１２Ｄが磁性シールド層として作用し、主に低周波ノイズを効率良く遮蔽することができる。また、金属膜１１Ｄ、１３Ｄが金属シールド層として作用する。磁性体セラミック焼結板１２Ｄの第１主面１０１Ｄ、第２主面１０２Ｄの両面が金属シールド層として作用するため、主に高周波ノイズをより効率よく遮蔽することができる。さらに、金属膜１３Ｄに伝搬した高周波ノイズは、半田１４Ｄ、ビアホール導体６２Ｄ、端子導体６３Ｄ、ビアホール導体６４Ｄを通り、効率良くシールド板付き電子部品１Ｄのグランドに導かれる。
なお、上述した本発明の第５の実施形態において、磁性体セラミック焼結板１２Ｄに対し、金属膜１１Ｄ、１３Ｄの金属シールド層を形成した例を示したが、磁性体セラミック焼結板１２Ｄの第２主面１０２Ｄのみに金属膜１３Ｄを形成した場合でも、上述の作用効果が得られる。
（第６の実施形態）
本発明の第６の実施形態に係るシールド板付き電子部品について、図を参照して説明する。図７は本発明の第６の実施形態に係るシールド板付き電子部品１Ｅの構成を示す部分分解斜視図である。図８（Ａ）は、本発明の第６の実施形態に係る図７のＡ−Ａ断面を示す図である。図８（Ｂ）は、図８（Ａ）の部分拡大図である。
図７、図８（Ａ）、図８（Ｂ）に示すようにシールド板付き電子部品１Ｅは、電子部品用シールド板１０Ｅ、表面実装電子部品５１、５２、プリント配線基板７０、金属枠体７１、部品実装用ランド導体４３、４４、接着層１５Ｅ、及び、ビア導体１６Ｅで構成されている。電子部品用シールド板１０Ｅは、金属膜１１Ｅ、磁性体セラミック焼結板１２Ｅを備える。金属膜１１Ｅは、本発明の「第１金属膜」に対応する。金属膜１１Ｅは磁性体セラミック焼結板１２Ｄの第１主面１０１Ｅに形成されている。また、磁性体セラミック焼結板１２Ｅの第２主面１０２Ｅには、複数の切れ目ＳＬが形成されている。
プリント配線基板７０は、平面視して矩形、すなわち、直方体形状である。言い換えれば、プリント配線基板７０は、互いに対向する第１主面７０１、第２主面７０２を備え、さらに、当該第１主面７０１と第２主面７０２とを連接させる側面を有する。プリント配線基板７０は例えばＦＲ４などのガラスエポキシ基板である。
部品実装用ランド導体４３、４４はプリント配線基板７０の第１主面７０１に形成されている。表面実装電子部品５１が部品実装用ランド導体４３に実装され、表面実装電子部品５２が部品実装用ランド導体４４に実装されている。
金属枠体７１の形状は、矩形の枠状であり、金属枠体７１はプリント配線基板７０の第１主面７０１に装着されている。金属枠体７１は高い導電性を有する金属で構成されている。金属枠体７１は、表面実装電子部品５１、５２の実装領域を囲むように配置されている。
金属枠体７１の第１主面７０１に当接する面と反対側の面に、電子部品用シールド板１０Ｅは装着されている。電子部品用シールド板１０Ｅは、第２主面１０２Ｅがプリント配線基板７０の第１主面７０１に対向するように、接着層１５Ｅを介して金属枠体７１に装着されている。これにより、表面実装電子部品５１、５２は、電子部品用シールド板１０Ｅ、プリント配線基板７０、金属枠体７１によって囲まれる。接着層１５Ｅは導電性を有することが好ましく、金属枠体７１と同形状の枠状であることが好ましい。また、例えば接着層１５Ｅは半田などの導電性接合材であっても構わない。
上述のように、電子部品用シールド板１０Ｅは、金属膜１１Ｅ、磁性体セラミック焼結板１２Ｅを備える。金属膜１１Ｅは金属薄膜であることが好ましい。金属薄膜の厚さは、２５μｍ〜５０μｍであることが好ましい。このことから、金属膜１１Ｅを実装する電子部品用シールド板１０Ｅの厚みが大きくならない。また、金属粒子の配置が緻密な金属シールド層を得ることができる。
金属膜１１Ｅは、焼成後の磁性体セラミック焼結板１２Ｅに対して、スパッタリング等によって形成される。金属膜１１Ｅは導電性ペーストの印刷膜であってもよい。この場合、焼成後の磁性体セラミック焼結板１２Ｅに導電性ペーストを印刷したものを焼き付けてもよい。また、焼成前の磁性体セラミック焼結板１２Ｅに導電ペーストを印刷し、該磁性体セラミック焼結板１２Ｅと導電性ペーストを同時に焼成してもよい。これらの形成方法を用いることにより、金属膜１１Ｅは磁性体セラミック焼結板１２Ｅと密着性が高い。
このような構成の電子部品用シールド板１０Ｅでは、磁性体セラミック焼結板１２Ｅが磁性シールド層として作用し、金属膜１１Ｅが金属シールド層として作用する。磁性シールド層を形成する磁性体セラミック焼結板１２Ｅは、磁性体フィラーを樹脂層に分散したようなコンポジット材と比べ、高い透磁率を有している。これにより、磁性シールド層は主に低周波ノイズを効率良く遮蔽することができる。また、金属膜１１は、Ｎｉ、Ｓｉ、Ｃｕ、パーマロイ等で構成されていることが好ましい。これにより、主に高周波ノイズを効率よく遮蔽することができる。
磁性体セラミック焼結板１２Ｅには、複数の切れ目ＳＬが形成されている。図８（Ｂ）に示す、切れ目の間隔ｄは例えば約２ｍｍである。切れ目ＳＬは磁性体セラミック焼結板１２Ｅの第２主面１０２Ｅから第１主面１０１Ｅに向けて形成されている。切れ目ＳＬは磁性体セラミック焼結板１２Ｅの第２主面１０２Ｅを平面視して格子状に形成されている。磁性体セラミック焼結板１２Ｅは、焼結板であるためコンポジット材やメッシュ材と比べ、屈曲性の面で劣る。しかし、複数の切れ目ＳＬを形成することにより、屈曲性が向上する。また、切れ目ＳＬは１つ以上形成されていればよいが、複数形成されることにより屈曲性がさらに向上する。
磁性体セラミック焼結板１２Ｅには、ビア導体１６Ｅが形成されている。ビア導体１６Ｅは切れ目ＳＬの間において、金属枠体７１と接続できる位置に形成されていればよい。ビア導体１６Ｅは、磁性体セラミック焼結板１２Ｅを貫通し、一方端は磁性体セラミック焼結板１２Ｅの第１主面１０１Ｅに露出し、金属膜１１Ｅに接続している。他方端は磁性体セラミック焼結板１２Ｅの第２主面１０２Ｅに露出し、接着層１５Ｅを介して、金属枠体７１に電気的に接続している。
このような構成の電子部品用シールド板１０Ｅにおいても、磁性体セラミック焼結板１２Ｅが磁性シールド層として作用し、主に低周波ノイズを効率良く遮蔽することができる。また、金属膜１１Ｅが金属シールド層として作用する。磁性体セラミック焼結板１２Ｅの第１主面１０１Ｅが金属シールド層として作用するため、主に高周波ノイズを効率よく遮蔽することができる。さらに、高周波ノイズは、ビア導体１６Ｅ、接着層１５Ｅ、金属枠体７１に沿って、図示しないプリント配線基板７０のグランドに導かれる。
上述したとおり、磁性体セラミック焼結板１２Ｅには、複数の切れ目ＳＬが形成されており、屈曲性を高めることができる。金属膜１１Ｅが磁性体セラミック焼結板１２Ｅの第１主面１０１Ｅに形成されていることによって、屈曲時等に切れ目ＳＬから、磁性体セラミック焼結板１２Ｅにひびが入ったとしても、金属膜１１Ｅが磁性体セラミック焼結板１２Ｅの支持材として機能する。これにより、電子部品用シールド板１０Ｅの形状は維持され、切れ目ＳＬを介する隙間が磁性体セラミック焼結板１２Ｅにできないので、低周波ノイズの遮蔽には影響がない。
（第７の実施形態）
本発明の第７の実施形態に係るシールド板付き電子部品について、図を参照して説明する。図９は本発明の第７の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。
図９に示すように、第７の実施形態に係るシールド板付き電子部品１Ｆは、第６の実施形態に係るシールド板付き電子部品１Ｅに対して、電子部品用シールド板１０Ｆの形状において異なる。シールド板付き電子部品１Ｆの他の構成は、シールド板付き電子部品１Ｅと同様であり、同様の箇所の説明は省略する。金属膜１１Ｆは本発明の第６実施形態の金属膜１１Ｅに対応し、磁性体セラミック焼結板１２Ｆは本発明の第６実施形態の磁性体セラミック焼結板１２Ｅに対応する。
金属枠体７１の第１主面７０１に当接する面と反対側の面に、電子部品用シールド板１０Ｆは装着されている。電子部品用シールド板１０Ｆは、第１主面１０１Ｆがプリント配線基板７０の第１主面７０１に対向するように、接着層１５Ｆを介して金属枠体７１に装着されている。言い換えれば、図８の電子部品用シールド板１０Ｅを反転した形状の電子部品用シールド板１０Ｆが接着層１５Ｆを介して金属枠体７１に装着されている。なお、接着層１５Ｆは導電性を有することが好ましく、金属枠体７１と同形状の枠状であることが好ましい。また、例えば接着層１５Ｆは半田などの導電性接合材であっても構わない。
このような構成の電子部品用シールド板１０Ｆにおいても、磁性体セラミック焼結板１２Ｅが磁性シールド層として作用し、金属膜１１Ｆが金属シールド層として作用する。また、磁性体セラミック焼結板１２Ｆの複数の切れ目ＳＬによって、屈曲性を高めることができる。すなわち、本発明の第６の実施形態と同様の効果を得ることができる。
（第８の実施形態）
本発明の第８の実施形態に係るシールド板付き電子部品について、図を参照して説明する。図１０は本発明の第８の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。
図１０に示すように、第８の実施形態に係るシールド板付き電子部品１Ｇは、第６の実施形態に係るシールド板付き電子部品１Ｅに対して、電子部品用シールド板１０Ｇの形状において異なる。シールド板付き電子部品１Ｇの他の構成は、シールド板付き電子部品１Ｅと同様であり、同様の箇所の説明は省略する。磁性体セラミック焼結板１２Ｇは本発明の第６実施形態の磁性体セラミック焼結板１２Ｅに対応する。
金属膜１１Ｇは磁性体セラミック焼結板１２Ｇの第１主面１０１Ｇに形成されている。さらに金属膜１１Ｇは、磁性体セラミック焼結板１２Ｇの側面及び、第２主面１０２Ｇの端面に拡がる形状である。金属枠体７１の第１主面７０１に当接する面と反対側の面に、電子部品用シールド板１０Ｇは装着されている。電子部品用シールド板１０Ｇは、第２主面１０２Ｇがプリント配線基板７０の第１主面７０１に対向するように、接着層１５Ｇを介して金属枠体７１に装着されている。この際、金属膜１１Ｇにおける、第２主面１０２Ｇに拡がる部分が、接着層１５Ｇに当接している。接着層１５Ｇは導電性を有することが好ましく、金属枠体７１と同形状の枠状であることが好ましい。また、例えば接着層１５Ｇは半田などの導電性接合材であっても構わない。
このような構成の電子部品用シールド板１０Ｇにおいても、磁性体セラミック焼結板１２Ｇが磁性シールド層として作用し、金属膜１１Ｇが金属シールド層として作用する。また、磁性体セラミック焼結板１２Ｇの複数の切れ目ＳＬによって、屈曲性を高めることができる。すなわち、本発明の実施形態６と同様の効果を得ることができる。
（第９の実施形態）
本発明の第９の実施形態に係るシールド板付き電子部品について、図を参照して説明する。図１１は本発明の第９の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。
図１１に示すように、第９の実施形態に係るシールド板付き電子部品１Ｈは、第６の実施形態に係るシールド板付き電子部品１Ｅに対して、電子部品用シールド板１０Ｈの形状、半田１４Ｈを備えている点において異なる。シールド板付き電子部品１Ｈの他の構成は、シールド板付き電子部品１Ｅと同様であり、同様の箇所の説明は省略する。金属膜１１Ｈは本発明の第６実施形態の金属膜１１Ｅに対応し、磁性体セラミック焼結板１２Ｈは本発明の第６実施形態の磁性体セラミック焼結板１２Ｅに対応する。
電子部品用シールド板１０Ｈは、電子部品用シールド板１０Ｅのビア導体１６Ｅを省略し、金属膜１７Ｈを追加したものである。金属膜１７Ｈは第２主面１０２Ｈの端部のみに形成されている。金属枠体７１の第１主面７０１に当接する面と反対側の面に、電子部品用シールド板１０Ｇは装着されている。電子部品用シールド板１０Ｈは、第２主面１０２Ｈがプリント配線基板７０の第１主面７０１に対向するように、配置されている。この際、電子部品用シールド板１０Ｈは、接着層１５Ｈを介して、金属枠体７１に装着されており、金属膜１７Ｈが接着層１５Ｈを介して金属枠体７１に接続されている。金属膜１１Ｈと金属膜１７Ｈは、磁性体セラミック焼結板１２Ｈの側面に拡がる半田１４Ｈにより、電気的に接続されている。なお、接着層１５Ｈは導電性を有することが好ましく、金属枠体７１と同形状の枠状であることが好ましい。また、例えば接着層１５Ｈは半田などの導電性接合材であっても構わない。
このような構成の電子部品用シールド板１０Ｈにおいても、磁性体セラミック焼結板１２Ｈが磁性シールド層として作用し、金属膜１１Ｈが金属シールド層として作用する。また、磁性体セラミック焼結板１２Ｈの複数の切れ目ＳＬによって、屈曲性を高めることができる。すなわち、本発明の実施形態６と同様の効果を得ることができる。
（第１０の実施形態）
本発明の第１０の実施形態に係るシールド板付き電子部品について、図を参照して説明する。図１２は本発明の第１０の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。
図１２に示すように、第１０の実施形態に係るシールド板付き電子部品１Ｊは、第１の実施形態に係るシールド板付き電子部品１に対して、封止樹脂４０Ｊに、空隙８１を備え、さらに、ＬＴＣＣ基板２１を備えている点において異なる。シールド板付き電子部品１Ｊの他の構成は、シールド板付き電子部品１と同様であり、同様の箇所の説明は省略する。なお、図１２では、構成を見やすくするため、一部の符合を省略し、寸法関係を適宜変更している。
本実施形態では、第１の実施形態におけるプリント配線基板２０をＬＴＣＣ基板２１に置き換えて説明する。ＬＴＣＣ基板２１の形状、回路パターンは、第１の実施形態におけるプリント配線基板２０と同様である。
また、本実施形態では、ＬＴＣＣ基板２１は、プリント配線基板９０に接続導体３６を介して実装されている。
封止樹脂４０Ｊには、空隙８１が形成されている。空隙８１は、封止樹脂４０Ｊにおける電子部品用シールド板１０に当接する側（天面側）に開口８１０を有し、表面実装電子部品５１と、表面実装電子部品５２との間に形成されている。
具体的には、封止樹脂４０Ｊの厚みをｄ４２とし、ＬＴＣＣ基板２１の厚みをｄ２０とする。厚みｄ４２と厚みｄ２０を合わせた厚み（ｄ２０＋ｄ４２）が、本発明の全体の厚みである。
また、空隙８１が形成されている部分の封止樹脂の厚みをｄ４１とする。ここで、ｄ４１は、ｄ４２よりも小さい。したがって、空隙８１が形成されている、厚みｄ２０と厚みｄ４１を合わせた厚み（ｄ２０＋ｄ４１）である部分が、本発明の薄厚部となる。
シールド板付き電子部品１Ｊに対して熱が加わると、構成部材の線膨張係数の差等から熱膨張等により、反り等による応力が発生する。また、シールド板付き電子部品１Ｊと、プリント配線基板９０との接合部に応力が加わる。しかしながら、空隙８１の部分である薄厚部を設けることで、応力を該薄厚部に集中させることができる。これにより、シールド板付き電子部品１Ｊの側面、シールド板付き電子部品１Ｊとプリント配線基板９０との接合部に発生する応力を緩和することができる。すなわち、シールド板付き電子部品１Ｊの側面に発生する応力による破損、シールド板付き電子部品１Ｊとプリント配線基板９０との接合部の破断を抑制することができる。
さらに、上述したとおり、空隙８１は、表面実装電子部品５１と表面実装電子部品５２との間に形成されているため、表面実装電子部品５１、５２への応力が緩和され、断線等が抑制されることにより、シールド板付き電子部品１Ｊの性能は維持できる。
このような構成の電子部品用シールド板１０Ｊにおいても、磁性体セラミック焼結板１２が磁性シールド層として作用し、金属膜１１が金属シールド層として作用する。また、磁性体セラミック焼結板１２の複数の切れ目ＳＬによって、屈曲性を高めることができる。すなわち、本発明の実施形態１と同様の効果を得ることができる。
また、シールド板付き電子部品１Ｊの性能を維持しながら、空隙８１が形成されることによる、応力の緩和によって、クラックを抑制できる効果が得られる。また、空隙８１は、シールド板付き電子部品１Ｊの略中央に形成されていることが好ましい。
なお、厚みｄ４１は、厚みｄ４２よりも小さければよい。
（第１１の実施形態）
本発明の第１１の実施形態に係るシールド板付き電子部品について、図を参照して説明する。図１３は本発明の第１１の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。
図１３に示すように、第１１の実施形態に係るシールド板付き電子部品１Ｋは、第１の実施形態に係るシールド板付き電子部品１に対して、封止樹脂４０Ｋに空隙８２を備え、さらに、ＬＴＣＣ基板２１を備えている点において異なる。シールド板付き電子部品１Ｋの他の構成は、シールド板付き電子部品１と同様であり、同様の箇所の説明は省略する。なお、図１３では、構成を見やすくするため、一部の符合を省略し、寸法関係を適宜変更している。
本実施形態では、第１の実施形態におけるプリント配線基板２０をＬＴＣＣ基板２１に置き換えて説明する。ＬＴＣＣ基板２１の形状、回路パターンは、第１の実施形態におけるプリント配線基板２０と同様である。
また、本実施形態では、ＬＴＣＣ基板２１は、プリント配線基板９０に接続導体３６を介して実装されている。
封止樹脂４０Ｋには、空隙８２が形成されている。空隙８２は、ＬＴＣＣ基板２１に当接する側（下面側）、すなわち第１主面２０１に開口８２０を有し、表面実装電子部品５１と、表面実装電子部品５２との間に形成されている。
具体的には、封止樹脂４０Ｋの厚みをｄ４２とし、プリント配線基板２０の厚みをｄ２０とする。厚みｄ４２と厚みｄ２０を合わせた厚み（ｄ２０＋ｄ４２）が、本発明の全体の厚みである。
また、空隙８２が形成されている部分の封止樹脂の厚みをｄ４３とする。ここで、ｄ４３は、ｄ４２よりも小さい。したがって、空隙８２が形成されている、厚みｄ２０と厚みｄ４３を合わせた厚み（ｄ２０＋ｄ４３）である部分が、本発明の薄厚部となる。
シールド板付き電子部品１Ｋに対して熱が加わると、構成部材の線膨張係数の差等から熱膨張等により、反り等による応力が発生する。また、シールド板付き電子部品１Ｋと、プリント配線基板９０との接合部に応力が加わる。しかしながら、空隙８２の部分である薄厚部を設けることで、応力を該薄厚部に集中させることができる。これにより、シールド板付き電子部品１Ｋの側面、シールド板付き電子部品１Ｋとプリント配線基板９０との接合部に発生する応力を緩和することができる。すなわち、シールド板付き電子部品１Ｋの側面に発生する応力による破損、シールド板付き電子部品１Ｋとプリント配線基板９０との接合部の破断を抑制することができる。
さらに、上述したとおり、空隙８２は、表面実装電子部品５１と表面実装電子部品５２との間に形成されているため、表面実装電子部品５１、５２への応力が緩和され、断線等が抑制されることにより、シールド板付き電子部品１Ｋの性能は維持できる。
このような構成の電子部品用シールド板１０Ｋにおいても、磁性体セラミック焼結板１２が磁性シールド層として作用し、金属膜１１が金属シールド層として作用する。また、磁性体セラミック焼結板１２の複数の切れ目ＳＬによって、屈曲性を高めることができる。すなわち、本発明の実施形態１と同様の効果を得ることができる。
また、シールド板付き電子部品１Ｋの性能を維持しながら、空隙８２が形成されることによる、応力の緩和によって、クラックを抑制できる効果が得られる。また、空隙８２は、シールド板付き電子部品１Ｋの略中央に形成されていることが好ましい。
なお、厚みｄ４３は、厚みｄ４２よりも小さければよい。
（第１２の実施形態）
本発明の第１２の実施形態に係るシールド板付き電子部品について、図を参照して説明する。図１４は、本発明の第１２の実施形態に係る電子部品用シールド板における、第２主面側からの外観斜視図である。
図１４に示すように、第１２の実施形態に係る電子部品用シールド板１０Ｍは、第１の実施形態に係る電子部品用シールド板１０に対して、複数の切れ目ＳＬの間隔が広い形状である点において異なる。電子部品用シールド板１０Ｍの他の構成は、シールド板付き電子部品１と同様であり、同様の箇所の説明は省略する。なお、図１４では、構成を見やすくするため、一部の符合を省略し、寸法関係を適宜変更している。
切れ目ＳＬ１は磁性体セラミック焼結板１２の第２主面１０２を平面視して格子状に形成されている。図１４に示すように、切れ目ＳＬ１の間隔をｄ１とする。
第１の実施形態における切れ目ＳＬの間隔ｄと比較して、切れ目ＳＬ１の間隔ｄ１が広くなるように形成する。
この構成においても、切れ目が作成されていない電子部品と比較すると、複数の切れ目ＳＬ１を形成することにより、屈曲性が向上する。さらに、切れ目ＳＬ１の間隔が広くなることによって、シールド板付き電子部品１Ｍの強度を低下させないという効果を実現できる。また、表面実装電子部品５１、５２と切れ目ＳＬ１とが重なり難くなり、表面実装電子部品５１、５２の応力への印加を抑制しやすい。
（第１３の実施形態）
本発明の第１３の実施形態に係るシールド板付き電子部品について、図を参照して説明する。図１５は、本発明の第１３の実施形態に係る電子部品用シールド板における、第２主面１０２側からの外観斜視図である。
図１５に示すように、第１３の実施形態に係る電子部品用シールド板１０Ｎは、第１の実施形態に係る電子部品用シールド板１０に対して、複数の切れ目ＳＬの間隔における形状が異なる。電子部品用シールド板１０Ｎの他の構成は、電子部品用シールド板１０と同様であり、同様の箇所の説明は省略する。なお、図１５では、構成を見やすくするため、一部の符合を省略し、寸法関係を適宜変更している。
電子部品用シールド板１０Ｎの第２主面１０２上に部品の配置位置を設定する。本実施形態では、部品位置１１０、１１１を設定している。
図示しない表面実装電子部品５１は、平面視で、部品位置１１０に重なる位置に配置されており、図示しない表面実装電子部品５２は、平面視で、部品位置１１１に重なる位置に配置されている。なお、表面実装電子部品５１は、本発明の第１表面実装部品であり、表面実装電子部品５２は、本発明の第２表面実装部品である。
磁性体セラミック焼結板１２には、部品位置１１０、１１１を避けて、複数の切れ目ＳＬ２が形成されている。切れ目ＳＬ２は磁性体セラミック焼結板１２の第２主面１０２から第１主面１０１に向けて形成されている。切れ目ＳＬ２は磁性体セラミック焼結板１２の第２主面１０２を平面視して、所定のパターンで形成されている。
切れ目ＳＬ２は、部品位置１１０と部品位置１１１との間に形成されている。すなわち、切れ目ＳＬ２は、表面実装電子部品５１と表面実装電子部品５２との間に形成されている。
このことによって、磁性体セラミック焼結板１２に形成された複数の切れ目ＳＬ２によって、屈曲性が向上する。さらに、切れ目ＳＬ２が表面実装電子部品５１と、表面実装電子部品５２との間に設けられることによって、表面実装電子部品５１、５２の配置されている位置で屈曲する可能性が低くなる。
また、本実施形態では、２つの表面実装電子部品について説明した。しかしながら、切れ目ＳＬ２が形成されていない位置に複数の表面実装電子部品を実装することによっても同様の効果を得られる。
（第１４の実施形態）
本発明の第１４の実施形態に係るシールド板付き電子部品について、図を参照して説明する。図１６は本発明の第１４の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。
図１６に示すように、第１４の実施形態に係るシールド板付き電子部品１Ｐは、第１の実施形態に係るシールド板付き電子部品１に対して、電子部品用シールド板１０Ｐにおける磁性体セラミック焼結板１２Ｐの形状、さらに、ＬＴＣＣ基板２１を備えている点において異なる。シールド板付き電子部品１Ｐの他の構成は、シールド板付き電子部品１と同様であり、同様の箇所の説明は省略する。なお、図１６では、構成を見やすくするため、一部の符合を省略し、寸法関係を適宜変更している。
本実施形態では、第１の実施形態におけるプリント配線基板２０をＬＴＣＣ基板２１に置き換えて説明する。ＬＴＣＣ基板２１の形状、回路パターンは、第１の実施形態におけるプリント配線基板２０と同様である。
また、本実施形態では、ＬＴＣＣ基板２１は、プリント配線基板９０に接続導体３６を介して実装されている。
電子部品用シールド板１０Ｐは、金属膜１１Ｐ、磁性体セラミック焼結板１２Ｐを備える。シールド板付き電子部品１Ｐの他の構成は、シールド板付き電子部品１と同様であり、同様の箇所の説明は省略する。金属膜１１Ｐは本発明の第１実施形態の金属膜１１に、磁性体セラミック焼結板１２Ｐは本発明の第１実施形態の磁性体セラミック焼結板１２に対応する。
図１６に示すように、電子部品用シールド板１０Ｐは封止樹脂４０におけるＬＴＣＣ基板２１に当接する面と反対側の面（天面）に装着されている。電子部品用シールド板１０Ｐは、第１主面１０１Ｐが封止樹脂４０に対向するように、封止樹脂４０に装着されている。言い換えれば、図２の電子部品用シールド板１０と磁性体セラミック焼結板１２Ｐの形状が異なる電子部品用シールド板１０Ｐを、接着層１５Ｐを介して装着している。
電子部品用シールド板１０Ｐは、金属膜１１Ｐ、磁性体セラミック焼結板１２Ｐを備える。金属膜１１Ｐは、本発明の「第１金属膜」に対応する。金属膜１１Ｐは磁性体セラミック焼結板１２Ｐの第１主面１０１Ｐに形成されている。また、磁性体セラミック焼結板１２Ｐの第２主面１０２Ｐには、複数の切れ目ＳＬ３が形成されている。
平面視において、シールド板付き電子部品１Ｐを天面側、すなわち、第１主面２０１側から見て、複数の切れ目ＳＬ３の一方端は、表面実装電子部品５１の端部と重ならない。また、平面視において、シールド板付き電子部品１Ｐを天面側、すなわち、第１主面２０１側から見て、複数の切れ目ＳＬ３の他方端は、表面実装電子部品５２の端部と重ならない。なお、表面実装電子部品５１は、本発明の第１表面実装部品であり、表面実装電子部品５２は、本発明の第２表面実装部品である。
言い換えれば、平面視において、複数の切れ目ＳＬ３の形成されている合計幅ｄ３は、表面実装電子部品５１と、表面実装電子部品５２との間隔よりも小さい。なお、切れ目ＳＬ３は、表面実装電子部品５１と表面実装電子部品５２の実装用電極との間にあることが好ましい。
このような構成の電子部品用シールド板１０Ｐにおいても、磁性体セラミック焼結板１２Ｐが磁性シールド層として作用し、主に低周波ノイズを効率良く遮蔽することができる。また、金属膜１１Ｐが金属シールド層として作用し、主に高周波ノイズを効率よく遮蔽することができる。
さらに、複数の切れ目ＳＬ３が表面実装電子部品５１、５２との間のみに形成され、他の部分に切れ目が形成されていないことにより、シールド板付き電子部品１Ｐの強度の低下を抑制できる。
また、複数の切れ目ＳＬ３が薄厚部となり、表面実装電子部品５１、５２、シールド板付き電子部品１Ｐの側面への応力は緩和される。
（第１５の実施形態）
本発明の第１５の実施形態に係るシールド板付き電子部品について、図を参照して説明する。図１７は本発明の第１５の実施形態に係るシールド板付き電子部品の構成を示す側面断面図である。
図１７に示すように、第１５の実施形態に係るシールド板付き電子部品１Ｑは、第１の実施形態に係るシールド板付き電子部品１に対して、電子部品用シールド板１０Ｑにおける磁性体セラミック焼結板１２Ｑの形状、さらに、ＬＴＣＣ基板２１を備えている点において異なる。電子部品用シールド板１０Ｑは、金属膜１１Ｑ、磁性体セラミック焼結板１２Ｑを備える。シールド板付き電子部品１Ｑの他の構成は、シールド板付き電子部品１と同様であり、同様の箇所の説明は省略する。金属膜１１Ｑは本発明の第１実施形態の金属膜１１に、磁性体セラミック焼結板１２Ｑは本発明の第１実施形態の磁性体セラミック焼結板１２に対応する。
本実施形態では、第１の実施形態におけるプリント配線基板２０をＬＴＣＣ基板２１に置き換えて説明する。ＬＴＣＣ基板２１の形状、回路パターンは、第１の実施形態におけるプリント配線基板２０と同様である。
また、本実施形態では、ＬＴＣＣ基板２１は、プリント配線基板９０に接続導体３６を介して実装されている。
図１７に示すように、電子部品用シールド板１０Ｑは封止樹脂４０におけるＬＴＣＣ基板２１に当接する面に装着されている。電子部品用シールド板１０Ｑは封止樹脂４０の天面側に配置されている。電子部品用シールド板１０Ｑは、第１主面１０１Ｑが封止樹脂４０に対向するように、封止樹脂４０に装着されている。言い換えれば、図２の電子部品用シールド板１０と磁性体セラミック焼結板１２Ｑの形状が異なる電子部品用シールド板１０Ｑを、接着層１５Ｑを介して装着している。
電子部品用シールド板１０Ｑは、金属膜１１Ｑ、磁性体セラミック焼結板１２Ｑを備える。金属膜１１Ｑは、本発明の「第１金属膜」に対応する。金属膜１１Ｑは磁性体セラミック焼結板１２Ｑの第１主面１０１Ｑに形成されている。また、磁性体セラミック焼結板１２Ｑの第２主面１０２Ｑには、複数の切れ目ＳＬ４が形成されている。
平面視において、シールド板付き電子部品１Ｑを天面側、すなわち、第１主面２０１側から見て、複数の切れ目ＳＬ４の一方端は、表面実装電子部品５１の端部と重ならない。また、平面視において、シールド板付き電子部品１Ｑを天面側、すなわち、第１主面２０１側から見て、複数の切れ目ＳＬ４の他方端は、表面実装電子部品５２の端部と重ならない。なお、表面実装電子部品５１は、本発明の第１表面実装部品であり、表面実装電子部品５２は、本発明の第２表面実装部品である。
言い換えれば、平面視において、複数の切れ目ＳＬ４の形成されている合計幅ｄ４は、表面実装電子部品５１と、表面実装電子部品５２との間隔よりも小さい。なお、切れ目ＳＬ４は、表面実装電子部品５１と表面実装電子部品５２の実装用電極との間にあることが好ましい。
このような構成の電子部品用シールド板１０Ｑであっても、磁性体セラミック焼結板１２Ｑが磁性シールド層として作用し、主に低周波ノイズを効率良く遮蔽することができる。また、金属膜１１Ｑが金属シールド層として作用し、主に高周波ノイズを効率よく遮蔽することができる。
さらに、複数の切れ目ＳＬ４が表面実装電子部品５１、５２との間のみに形成され、他の部分に切れ目が形成されていないことにより、シールド板付き電子部品１Ｑの強度の低下を抑制できる。
また、複数の切れ目ＳＬ４が薄厚となり、表面実装電子部品５１、５２、シールド板付き電子部品１Ｑの側面への応力は緩和される。
また、金属膜１１Ｑが、シールド板付き電子部品１Ｑに蓋をするように形成されることにより、シールド板付き電子部品１Ｑが平坦になるため、実装時の製品ピックアップの制約を軽減することができる。
（第１６の実施形態）
本発明の第１６の実施形態に係るシールド板付き電子部品について、図を参照して説明する。図１８（Ａ）、は本発明の第１６の実施形態に係るシールド板付き電子部品を第１主面側からの正面概要図である。図１８（Ｂ）は、コイルが配置されたＬＴＣＣ基板２１の一部分を拡大した斜視図である。図１９は、本発明の第１６の実施形態に係るシールド板付き電子部品の構成を示す側面の概要を示す図である。
図１８（Ａ）に示すように、第１６の実施形態に係るシールド板付き電子部品１Ｒは、第１の実施形態に係るシールド板付き電子部品１に対して、電子部品用シールド板１０Ｒにおける磁性体セラミック焼結板１２Ｒの形状、天面側（第１主面２０１側）にコイルを備え、さらに、ＬＴＣＣ基板２１を備えている点において異なる。電子部品用シールド板１０Ｒは、金属膜１１Ｒ、磁性体セラミック焼結板１２Ｒを備える。シールド板付き電子部品１Ｒの他の構成は、シールド板付き電子部品１と同様であり、同様の箇所の説明は省略する。金属膜１１Ｒは本発明の第１実施形態の金属膜１１に、磁性体セラミック焼結板１２Ｒは本発明の第１実施形態の磁性体セラミック焼結板１２に対応する。
本実施形態では、第１の実施形態におけるプリント配線基板２０をＬＴＣＣ基板２１に置き換えて説明する。ＬＴＣＣ基板２１の形状、回路パターンは、第１の実施形態におけるプリント配線基板２０と同様である。
また、本実施形態では、ＬＴＣＣ基板２１は、プリント配線基板９０に接続導体３６を介して実装されている。
図１８（Ａ）は、シールド板付き電子部品１Ｒを第１主面２０１側から正面視すると、複数の表面実装電子部品５３、５４が実装されている。また、表面実装電子部品５３、５４が実装されていない部分に複数の切れ目ＳＬ５が形成されている。なお、表面実装電子部品５４は、インダクタ導体５００を備えるインダクタである。例えば、インダクタ導体５００は、第１主面２０１を平面視して、厚み方向を巻回軸とし、巻回させた形状である。
図１８（Ｂ）に示すように、表面実装電子部品５４の天面側には、インダクタ導体６００を備えている。インダクタ導体６００は、第１主面２０１に平行な面内において、厚み方向を巻回軸とし、巻回する線状導体からなる螺旋状である。インダクタ導体６００はインダクタを構成する。インダクタ導体６００は、金属膜１１Ｒ、または、ＬＴＣＣ基板２１のグランド用端子導体３３、３４に、金属ピン等を介して接続されていてもよい。
より具体的には、図１９に示すように、表面実装電子部品５４は部品実装用ランド導体４２に実装されている。封止樹脂４０はＬＴＣＣ基板２１の第１主面２０１側に形成されている。封止樹脂４０は、ＬＴＣＣ基板２１の第１主面２０１及び、表面実装電子部品５４を覆っている。
電子部品用シールド板１０Ｒは封止樹脂４０におけるＬＴＣＣ基板２１に当接する面と反対側の面（天面）に装着されている。電子部品用シールド板１０Ｒは封止樹脂４０の天面側に配置されている。電子部品用シールド板１０Ｒは、第１主面１０１Ｒが封止樹脂４０に対向するように、封止樹脂４０に装着されている。言い換えれば、図２の電子部品用シールド板１０と磁性体セラミック焼結板１２Ｒの形状が異なる電子部品用シールド板１０Ｒを、接着層１５Ｒを介して封止樹脂４０の表面に装着している。なお、接着層１５Ｒは絶縁性である。
インダクタ導体５００に電流を流すことによって、第１磁束５５０が発生する。
インダクタ導体６００からは、第２磁束６５０が発生する。また、第１磁束５５０と、第２磁束６５０とが、厚み方向において弱め合うように、電子部品用シールド板１０Ｒを天面方向から平面視して、インダクタ導体５００とインダクタ導体６００の開口が重なる位置に、インダクタ導体５００（表面実装電子部品５４）と、インダクタ導体６００とを配置することによって、第１磁束５５０と、第２磁束６５０とは、弱め合う。
さらに、インダクタ導体５００の開口と、インダクタ導体６００の開口の重なり合う範囲を大きくした場合、漏れ磁束の抑制効果は向上する。
なお、本実施形態では、表面実装電子部品５４としてインダクタ導体５００を配置しているが、インダクタ導体でなくとも厚み方向の磁束を発生する電子部品であれば、同様の効果を発揮することができる。
また、電子部品用シールド板１０Ｒ、すなわち磁性体セラミック焼結板１２Ｒの第２主面１０２Ｒには、複数の切れ目ＳＬ５が形成されている。平面視において、シールド板付き電子部品１Ｒを天面側、すなわち、第１主面２０１側から見て、複数の切れ目ＳＬ５は、表面実装電子部品５４とは重ならない。また、平面視において、シールド板付き電子部品１Ｒを天面側、すなわち、第１主面２０１側から見て、複数の切れ目ＳＬ５の端部は、表面実装電子部品５４の端部と重ならない。なお、表面実装電子部品５４は、本発明の第１表面実装部品である。
このような構成の電子部品用シールド板１０Ｒであっても、磁性体セラミック焼結板１２Ｒが磁性シールド層として作用し、主に低周波ノイズを効率良く遮蔽することができる。また、金属膜１１Ｒが金属シールド層として作用し、主に高周波ノイズを効率よく遮蔽することができる。
さらに、平面視において、シールド板付き電子部品１Ｒを天面側、すなわち、第１主面２０１側から見て、複数の切れ目ＳＬ５が表面実装電子部品５４と重ならない位置のみに形成され、他の部分に切れ目が形成されていないことにより、シールド板付き電子部品１Ｒの強度の低下を抑制できる。
また、複数の切れ目ＳＬ５が薄厚となり、表面実装電子部品５４、シールド板付き電子部品１Ｒの側面への応力は緩和される。
なお、上述の各実施形態において、プリント配線基板を用いたが、磁性体基板であっても、上述の作用効果が得られる。
また、上述の各実施形態において、導電性がある接着層を用いたが、シールド板をグランドに導通させる必要がなければ、絶縁性であってもよい。また、両面テープのように両面が接着力を持つ接着層を用いてもよい。
また、上述の各実施形態において、導電性がある接着層を用いたが、シールド板をグランドに導通させる必要がなければ、絶縁性であってもよい。また、両面テープのように両面が接着力を持つ接着層を用いてもよい。
ＳＬ、ＳＬ１、ＳＬ２、ＳＬ３、ＳＬ４、ＳＬ５…切れ目
ｄ２０、ｄ４１、ｄ４２、ｄ４３…厚み
ｄ３、ｄ４…合計幅
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ、１Ｈ、１Ｊ、１Ｋ、１Ｍ、１Ｎ、１Ｐ、１Ｑ、１Ｒ…シールド板付き電子部品
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ、１０Ｇ、１０Ｈ、１０Ｊ、１０Ｋ、１０Ｍ、１０Ｎ、１０Ｐ、１０Ｑ、１０Ｒ…電子部品用シールド板
１１、１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ、１１Ｅ、１１Ｆ、１１Ｇ、１１Ｈ、１１Ｎ、１１Ｐ、１１Ｑ、１１Ｒ、１３Ｂ、１３Ｃ、１３Ｄ、１７Ｈ…金属膜
１２、１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ、１２Ｅ、１２Ｆ、１２Ｇ、１２Ｈ、１２Ｎ、１２Ｐ、１２Ｑ、１２Ｒ…磁性体セラミック焼結板
１４Ｄ、１４Ｈ…半田
１５、１５Ａ、１５Ｃ、１５Ｄ、１５Ｅ、１５Ｆ、１５Ｇ、１５Ｈ、１５Ｎ、１５Ｐ、１５Ｑ、１５Ｒ…接着層
１６Ｃ、１６Ｅ…ビア導体
２０、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、７０、９０…プリント配線基板
２１…ＬＴＣＣ基板
３１、３２、３６、６１Ａ、６１Ｃ…接続導体
３３、３４…グランド用端子導体
３５…外部接続用端子導体
４０、４０Ｊ、４０Ｋ…封止樹脂
４１、４２、４３、４４…部品実装用ランド導体
５１、５２、５３、５４…表面実装電子部品
６２Ａ、６２Ｃ、６２Ｄ、６４Ａ、６４Ｂ、６４Ｃ、６４Ｄ…ビアホール導体
６２Ｂ…金属ポスト
６３Ａ、６３Ｂ、６３Ｃ、６３Ｄ…端子導体
７０…プリント配線基板
７１…金属枠体
８１、８２…空隙
１０１、１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ、１０１Ｅ、１０１Ｆ、１０１Ｇ、１０１Ｎ、１０１Ｐ、１０１Ｑ、２０１、２０１Ａ、２０１Ｂ、２０１Ｃ、２０１Ｄ、７０１…第１主面
１０２、１０２Ａ、１０２Ｂ、１０２Ｃ、１０２Ｄ、１０２Ｅ、１０２Ｇ、１０２Ｈ、１０２Ｎ、１０２Ｐ、１０２Ｒ、２０２、２０２Ａ、２０２Ｂ、２０２Ｃ、２０２Ｄ、７０２…第２主面
１１０、１１１…部品位置
５００、６００…インダクタ導体
５５０…第１磁束
６５０…第２磁束
８１０、８２０…開口
また、この発明のシールド板付き電子部品では、配線基板の表面に封止樹脂が設けられていることが好ましい。シールド板は封止樹脂の天面側に取り付けられることが好ましい。
この構成では、配線基板と表面に取り付けられた表面実装部品が封止樹脂によって、保護されるため、信頼性が向上する。また、シールド板を所望の位置に容易に取り付けることができる。
この発明のシールド板付き電子部品における封止樹脂の空隙は、封止樹脂の天面または下面に開口していることが好ましい。
図３に示すように、第２の実施形態に係るシールド板付き電子部品１Ａは、第１の実施形態に係るシールド板付き電子部品１に対して、電子部品用シールド板１０Ａの形状、ビアホール導体６２Ａ、６４Ａ、端子導体６３Ａが設けられている点で異なる。電子部品用シールド板１０Ａは、金属膜１１Ａ、磁性体セラミック焼結板１２Ａを備える。シールド板付き電子部品１Ａの他の構成は、シールド板付き電子部品１と同様であり、同様の箇所の説明は省略する。金属膜１１Ａは本発明の第１実施形態の金属膜１１に、磁性体セラミック焼結板１２Ａは本発明の第１実施形態の磁性体セラミック焼結板１２に対応する。
図４に示すように、第３の実施形態に係るシールド板付き電子部品１Ｂは、第１の実施形態に係るシールド板付き電子部品１に対して、電子部品用シールド板１０Ｂ、磁性体セラミック焼結板１２Ｂの形状、金属ポスト６２Ｂ、端子導体６３Ｂ、ビアホール導体６４Ｂが設けられている点において異なる。シールド板付き電子部品１Ｂの他の構成は、シールド板付き電子部品１と同様であり、同様の箇所の説明は省略する。金属膜１１Ｂは本発明の第１実施形態の金属膜１１に、磁性体セラミック焼結板１２Ｂは本発明の第１実施形態の磁性体セラミック焼結板１２に対応する。
図４に示すように、電子部品用シールド板１０Ｂは封止樹脂４０におけるプリント配線基板２０Ｂに当接する面と反対側の面に装着されている。電子部品用シールド板１０Ｂは封止樹脂４０の天面側に配置されている。電子部品用シールド板１０Ｂは、第１主面１０１Ｂが封止樹脂４０に対向するように、封止樹脂４０に装着されている。言い換えれば、図２の電子部品用シールド板１０を反転した形状の電子部品用シールド板１０Ｂを、接着層１５Ｂを介して封止樹脂４０に装着している。
図５（Ａ）、図５（Ｂ）に示すように、第４の実施形態に係るシールド板付き電子部品１Ｃは、第１の実施形態に係るシールド板付き電子部品１に対して、電子部品用シールド板１０Ｃ、磁性体セラミック焼結板１２Ｃの形状、接続導体６１Ｃ、ビアホール導体６２Ｃ、６４Ｃ、端子導体６３Ｃが設けられている点において異なる。シールド板付き電子部品１Ｃの他の構成は、シールド板付き電子部品１と同様であり、同様の箇所の説明は省略する。金属膜１１Ｃは本発明の第１実施形態の金属膜１１に、磁性体セラミック焼結板１２Ｃは本発明の第１実施形態の磁性体セラミック焼結板１２に対応する。
電子部品用シールド板１０Ｃは、金属膜１１Ｃ、磁性体セラミック焼結板１２Ｃ、金属膜１３Ｃ、ビア導体１６Ｃを備える。金属膜１１Ｃは、本発明の「第１金属膜」に対応する。金属膜１１Ｃは磁性体セラミック焼結板１２Ｃの第１主面１０１Ｃに形成されている。金属膜１３Ｃは、本発明の「第２金属膜」に対応する。金属膜１３Ｃは磁性体セラミック焼結板１２Ｃの第２主面１０２Ｃに形成されている。金属膜１１Ｃは、電子部品用シールド板１０Ｃの第１主面１０１Ｃに、金属膜１３Ｃは、電子部品用シールド板１０Ｃの第２主面１０２Ｃに、スパッタリング等によって形成されている。また、磁性体セラミック焼結板１２Ｃの第２主面１０２Ｃには、複数の切れ目ＳＬが形成されている。
このような構成の電子部品用シールド板１０Ｃにおいても、磁性体セラミック焼結板１２Ｃが磁性シールド層として作用し、主に低周波ノイズを効率良く遮蔽することができる。また、金属膜１１Ｃ、１３Ｃが金属シールド層として作用する。磁性体セラミック焼結板１２Ｃの第１主面１０１Ｃ、第２主面１０２Ｃの両面が金属シールド層として作用するため、主に高周波ノイズをより効率よく遮蔽することができる。さらに、ビア導体１６Ｃを備えることによって、金属膜１１Ｃを金属膜１３Ｃ及び接続導体６１Ｃに電気的に接続でき、金属膜１１Ｃに伝搬した高周波ノイズもシールド板付き電子部品１Ｃのグランドに導くことができる。
図６（Ａ）、図６（Ｂ）に示すように、第５の実施形態に係るシールド板付き電子部品１Ｄは、第１の実施形態に係るシールド板付き電子部品１に対して、電子部品用シールド板１０Ｄの形状、半田１４Ｄ、ビアホール導体６２Ｄ、６４Ｄ、端子導体６３Ｄが形成されている点において異なる。シールド板付き電子部品１Ｄの他の構成は、シールド板付き電子部品１と同様であり、同様の箇所の説明は省略する。金属膜１１Ｄは本発明の第１実施形態の金属膜１１に、磁性体セラミック焼結板１２Ｄは本発明の第１実施形態の磁性体セラミック焼結板１２に対応する。
図７、図８（Ａ）、図８（Ｂ）に示すようにシールド板付き電子部品１Ｅは、電子部品用シールド板１０Ｅ、表面実装電子部品５１、５２、プリント配線基板７０、金属枠体７１、部品実装用ランド導体４３、４４、接着層１５Ｅ、及び、ビア導体１６Ｅで構成されている。電子部品用シールド板１０Ｅは、金属膜１１Ｅ、磁性体セラミック焼結板１２Ｅを備える。金属膜１１Ｅは、本発明の「第１金属膜」に対応する。金属膜１１Ｅは磁性体セラミック焼結板１２Ｅの第１主面１０１Ｅに形成されている。また、磁性体セラミック焼結板１２Ｅの第２主面１０２Ｅには、複数の切れ目ＳＬが形成されている。
このような構成の電子部品用シールド板１０Ｅでは、磁性体セラミック焼結板１２Ｅが磁性シールド層として作用し、金属膜１１Ｅが金属シールド層として作用する。磁性シールド層を形成する磁性体セラミック焼結板１２Ｅは、磁性体フィラーを樹脂層に分散したようなコンポジット材と比べ、高い透磁率を有している。これにより、磁性シールド層は主に低周波ノイズを効率良く遮蔽することができる。また、金属膜１１Ｅは、Ｎｉ、Ｓｉ、Ｃｕ、パーマロイ等で構成されていることが好ましい。これにより、主に高周波ノイズを効率よく遮蔽することができる。
このような構成の電子部品用シールド板１０Ｆにおいても、磁性体セラミック焼結板１２Ｆが磁性シールド層として作用し、金属膜１１Ｆが金属シールド層として作用する。また、磁性体セラミック焼結板１２Ｆの複数の切れ目ＳＬによって、屈曲性を高めることができる。すなわち、本発明の第６の実施形態と同様の効果を得ることができる。
電子部品用シールド板１０Ｈは、電子部品用シールド板１０Ｅのビア導体１６Ｅを省略し、金属膜１７Ｈを追加したものである。金属膜１７Ｈは第２主面１０２Ｈの端部のみに形成されている。金属枠体７１の第１主面７０１に当接する面と反対側の面に、電子部品用シールド板１０Ｈは装着されている。電子部品用シールド板１０Ｈは、第２主面１０２Ｈがプリント配線基板７０の第１主面７０１に対向するように、配置されている。この際、電子部品用シールド板１０Ｈは、接着層１５Ｈを介して、金属枠体７１に装着されており、金属膜１７Ｈが接着層１５Ｈを介して金属枠体７１に接続されている。金属膜１１Ｈと金属膜１７Ｈは、磁性体セラミック焼結板１２Ｈの側面に拡がる半田１４Ｈにより、電気的に接続されている。なお、接着層１５Ｈは導電性を有することが好ましく、金属枠体７１と同形状の枠状であることが好ましい。また、例えば接着層１５Ｈは半田などの導電性接合材であっても構わない。
このような構成の電子部品用シールド板１０においても、磁性体セラミック焼結板１２が磁性シールド層として作用し、金属膜１１が金属シールド層として作用する。また、磁性体セラミック焼結板１２の複数の切れ目ＳＬによって、屈曲性を高めることができる。すなわち、本発明の実施形態１と同様の効果を得ることができる。
具体的には、封止樹脂４０Ｋの厚みをｄ４２とし、ＬＴＣＣ基板２０の厚みをｄ２０とする。厚みｄ４２と厚みｄ２０を合わせた厚み（ｄ２０＋ｄ４２）が、本発明の全体の厚みである。
このような構成の電子部品用シールド板１０においても、磁性体セラミック焼結板１２が磁性シールド層として作用し、金属膜１１が金属シールド層として作用する。また、磁性体セラミック焼結板１２の複数の切れ目ＳＬによって、屈曲性を高めることができる。すなわち、本発明の実施形態１と同様の効果を得ることができる。
図１７に示すように、電子部品用シールド板１０Ｑは封止樹脂４０におけるＬＴＣＣ基板２１に当接する面とは反対側の面に装着されている。電子部品用シールド板１０Ｑは封止樹脂４０の天面側に配置されている。電子部品用シールド板１０Ｑは、第１主面１０１Ｑが封止樹脂４０に対向するように、封止樹脂４０に装着されている。言い換えれば、図２の電子部品用シールド板１０と磁性体セラミック焼結板１２Ｑの形状が異なる電子部品用シールド板１０Ｑを、接着層１５Ｑを介して装着している。
電子部品用シールド板１０Ｒは封止樹脂４０におけるＬＴＣＣ基板２１に当接する面と反対側の面（天面）に装着されている。電子部品用シールド板１０Ｒは封止樹脂４０の天面側に配置されている。電子部品用シールド板１０Ｒは、第１主面１０２Ｒが封止樹脂４０に対向するように、封止樹脂４０に装着されている。言い換えれば、図２の電子部品用シールド板１０と磁性体セラミック焼結板１２Ｒの形状が異なる電子部品用シールド板１０Ｒを、接着層１５Ｒを介して封止樹脂４０の表面に装着している。なお、接着層１５Ｒは絶縁性である。

Claims (16)

  1. 配線基板と、
    前記配線基板の表面に実装された表面実装部品と、
    前記表面実装部品の天面側に取り付けられたシールド板と、
    を備え、
    前記シールド板は、
    第１主面及び第２主面を有する磁性体セラミック焼結板と、
    前記磁性体セラミック焼結板の前記第１主面に設けられた第１金属膜と、
    を有する、シールド板付き電子部品。
  2. 前記磁性体セラミック焼結板の前記第２主面には、複数の切れ目が形成されている、
    請求項１に記載のシールド板付き電子部品。
  3. 前記第１金属膜は金属薄膜である、
    請求項１乃至請求項２に記載のシールド板付き電子部品。
  4. 前記第１主面に第１金属膜を有し、
    前記第２主面に第２金属膜を有する、
    請求項３に記載のシールド板付き電子部品。
  5. 前記第２金属膜は金属薄膜である、
    請求項４に記載のシールド板付き電子部品。
  6. 前記磁性体セラミック焼結板の前記第１主面が、
    前記表面実装部品に対向している、
    請求項１乃至請求項５に記載のシールド板付き電子部品。
  7. 前記配線基板の表面電極と前記第１金属膜とを接続する導体を有する、
    請求項６に記載のシールド板付き電子部品。
  8. 前記配線基板の表面に設けられた封止樹脂を有し、前記シールド板は前記封止樹脂の天面側に取り付けられる、
    請求項１乃至請求項７に記載のシールド板付き電子部品。
  9. 前記磁性体セラミック焼結板を貫通し、
    一方端が前記第１主面に露出し、他方端が前記第２主面に露出する、
    ビア電極を備える、
    請求項１乃至請求項８に記載のシールド板付き電子部品。
  10. 配線基板と、
    前記配線基板の表面に実装された表面実装部品と、
    前記表面実装部品の天面側に取り付けられたシールド板と、
    を備え、
    前記シールド板の一方主面に、複数の切れ目が形成されており、
    前記一方主面のみに、金属膜が設けられている、
    シールド板付き電子部品。
  11. 第１主面及び第２主面を有する磁性体セラミック焼結板と、
    前記磁性体セラミック焼結板の前記第１主面及び前記第２主面の少なくとも一方に設けられた金属膜と、を備える、
    電子部品用シールド板。
  12. 前記表面実装部品は、
    前記配線基板に、隣り合うように実装された、第１表面実装部品と、第２表面実装部品を含み、
    前記第１表面実装部品と、前記第２表面実装部品と、を覆う封止樹脂と、を備え、
    前記封止樹脂は、空隙を備え、
    前記空隙は、前記第１表面実装部品と、前記第２表面実装部品が配置された領域の厚みよりも薄い薄厚部を構成する、請求項１に記載のシールド板付き電子部品。
  13. 前記空隙は、前記封止樹脂の天面または下面に開口する、請求項１２に記載のシールド付き電子部品。
  14. 前記薄厚部は、
    前記第１金属膜の一方主面から前記配線基板の一方主面を平面視して、前記第１表面実装部品と、前記第２表面実装部品と、の間に形成されていることを特徴とする、請求項１２または請求項１３に記載のシールド板付き電子部品。
  15. 前記表面実装部品は、
    前記配線基板に、隣り合うように実装された、第１表面実装部品と、第２表面実装部品を含み、
    前記第１金属膜の一方主面から前記配線基板の一方主面を平面視して、前記第１表面実装部品と、前記第２表面実装部品と、の間に複数の切れ目が形成され、
    前記切れ目は、前記第１表面実装部品と前記第２表面実装部品が配置された領域の厚みよりも薄い薄厚部を構成する、請求項１に記載のシールド板付き電子部品。
  16. 前記第１表面実装部品の天面側にインダクタ導体を備え、
    前記表面実装部品は、第１磁束を発生し、
    前記天面側のインダクタ導体は第２磁束を発生し、
    前記天面側のインダクタ導体は、
    前記第１金属膜の一方主面から前記配線基板の一方主面を平面視して、少なくとも開口の一部が前記第１表面実装部品と重なる位置に、前記第１表面実装部品に対向するよう配置され、
    前記天面側のインダクタ導体の巻回方向は、前記天面側のインダクタ導体から発生する第２磁束と前記第１表面実装部品から発生する第１磁束とが互いに弱め合う方向に設定される、請求項１２乃至請求項１４のいずれかに記載のシールド板付き電子部品。
JP2019501193A 2017-02-23 2018-02-06 シールド板付き電子部品及び電子部品用シールド板 Active JP6699796B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017031951 2017-02-23
JP2017031951 2017-02-23
JP2017138899 2017-07-18
JP2017138899 2017-07-18
PCT/JP2018/003964 WO2018155162A1 (ja) 2017-02-23 2018-02-06 シールド板付き電子部品及び電子部品用シールド板

Publications (2)

Publication Number Publication Date
JPWO2018155162A1 true JPWO2018155162A1 (ja) 2019-12-12
JP6699796B2 JP6699796B2 (ja) 2020-05-27

Family

ID=63253196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019501193A Active JP6699796B2 (ja) 2017-02-23 2018-02-06 シールド板付き電子部品及び電子部品用シールド板

Country Status (4)

Country Link
US (1) US10861757B2 (ja)
JP (1) JP6699796B2 (ja)
CN (1) CN211457877U (ja)
WO (1) WO2018155162A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018105307A1 (ja) * 2016-12-05 2018-06-14 株式会社村田製作所 電子部品
US11328850B2 (en) * 2019-07-02 2022-05-10 3M Innovative Properties Company Magnetic film including regular pattern of through-cracks
WO2023026890A1 (ja) * 2021-08-26 2023-03-02 戸田工業株式会社 フェライトシート並びにそれを用いたアンテナ装置及び非接触給電装置
WO2023095488A1 (ja) * 2021-11-25 2023-06-01 株式会社村田製作所 モジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193386A (ja) * 1993-12-27 1995-07-28 Fuji Elelctrochem Co Ltd 電子回路のシールドケース
WO2006129704A1 (ja) * 2005-06-03 2006-12-07 Murata Manufacturing Co., Ltd. フェライトシート及びその製造方法
JP2007184492A (ja) * 2006-01-10 2007-07-19 Tdk Corp フェライト部品
JP2008296431A (ja) * 2007-05-30 2008-12-11 Kitagawa Ind Co Ltd セラミックシート
JP2010114246A (ja) * 2008-11-06 2010-05-20 Alps Electric Co Ltd 多層型磁性シート
KR20130058292A (ko) * 2011-11-25 2013-06-04 한국전자통신연구원 전자파 차폐장치
JP2015153803A (ja) * 2014-02-12 2015-08-24 株式会社村田製作所 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01146393A (ja) 1987-12-02 1989-06-08 Nissha Printing Co Ltd 積層回路基板
CN1810068A (zh) * 2003-06-19 2006-07-26 波零公司 印刷电路板的emi吸收屏蔽
JP2005026622A (ja) 2003-07-03 2005-01-27 Mitsubishi Rayon Co Ltd 電磁波シールド接着フィルム及び電磁波シールド板材
WO2006059556A1 (ja) * 2004-12-02 2006-06-08 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
JP5577839B2 (ja) 2009-06-05 2014-08-27 大日本印刷株式会社 半導体装置
JP5974428B2 (ja) 2011-07-14 2016-08-23 三菱電機株式会社 半導体装置
KR101577741B1 (ko) * 2012-07-12 2015-12-17 에스케이씨 주식회사 굴곡성을 갖는 세라믹 적층 시트 및 이의 제조방법
CN103547135B (zh) * 2012-07-12 2016-08-10 Skc株式会社 具有弯曲性的陶瓷层叠片及其制造方法
JP2015002245A (ja) 2013-06-14 2015-01-05 株式会社デンソー モールドパッケージを備えた電子装置
KR102430701B1 (ko) * 2014-10-31 2022-08-08 도다 고교 가부시끼가이샤 세라믹 복합시트의 분할장치 및 세라믹 복합시트의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193386A (ja) * 1993-12-27 1995-07-28 Fuji Elelctrochem Co Ltd 電子回路のシールドケース
WO2006129704A1 (ja) * 2005-06-03 2006-12-07 Murata Manufacturing Co., Ltd. フェライトシート及びその製造方法
JP2007184492A (ja) * 2006-01-10 2007-07-19 Tdk Corp フェライト部品
JP2008296431A (ja) * 2007-05-30 2008-12-11 Kitagawa Ind Co Ltd セラミックシート
JP2010114246A (ja) * 2008-11-06 2010-05-20 Alps Electric Co Ltd 多層型磁性シート
KR20130058292A (ko) * 2011-11-25 2013-06-04 한국전자통신연구원 전자파 차폐장치
JP2015153803A (ja) * 2014-02-12 2015-08-24 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
US20190363030A1 (en) 2019-11-28
CN211457877U (zh) 2020-09-08
JP6699796B2 (ja) 2020-05-27
US10861757B2 (en) 2020-12-08
WO2018155162A1 (ja) 2018-08-30

Similar Documents

Publication Publication Date Title
JP6699796B2 (ja) シールド板付き電子部品及び電子部品用シールド板
CN105472867B (zh) 高频信号线路
JP4653005B2 (ja) 電子部品パッケージ
JP6156610B2 (ja) 電子機器、およびアンテナ素子
WO2019098316A1 (ja) 高周波モジュール
US8873246B2 (en) Electronic device, wiring board, and method of shielding noise
JP5741781B1 (ja) 高周波信号伝送線路及び電子機器
JP6478001B2 (ja) 電子部品
JP5356520B2 (ja) 配線基板、フィルタデバイスおよび携帯機器
WO2018101381A1 (ja) 高周波モジュール
JP5472555B2 (ja) 高周波信号伝送線路及び電子機器
WO2019189622A1 (ja) 多層伝送線路
JP2010177380A (ja) コモンモードフィルタ及びその実装構造
JP6406474B2 (ja) 表面実装型シールド部材及び回路モジュール
JP2017034115A (ja) プリント基板
JP2015015513A (ja) Ｆｐｃ基板及びその接続方法、ならびに電子部品収納用パッケージ
WO2020217321A1 (ja) 電子機器
US20190357349A1 (en) 3d electromagnetic bandgap circuit
JP2017034501A (ja) プリント基板
JP6323622B2 (ja) 部品実装基板
JPWO2019215922A1 (ja) コネクタ
JPWO2018211915A1 (ja) 電子機器および通信機器
JP6282944B2 (ja) 配線基板およびこれを用いた高周波装置
JP7345278B2 (ja) 電子部品実装基板及びプリント回路基板
WO2021049399A1 (ja) 電子部品モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190718

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190718

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190718

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200413

R150 Certificate of patent or registration of utility model

Ref document number: 6699796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150