TW202042615A - 電磁波衰減體及電子裝置 - Google Patents

電磁波衰減體及電子裝置 Download PDF

Info

Publication number
TW202042615A
TW202042615A TW109100842A TW109100842A TW202042615A TW 202042615 A TW202042615 A TW 202042615A TW 109100842 A TW109100842 A TW 109100842A TW 109100842 A TW109100842 A TW 109100842A TW 202042615 A TW202042615 A TW 202042615A
Authority
TW
Taiwan
Prior art keywords
magnetic
electromagnetic wave
magnetic layers
aforementioned
wave attenuator
Prior art date
Application number
TW109100842A
Other languages
English (en)
Other versions
TWI749445B (zh
Inventor
喜喜津哲
黒崎義成
山田健一郎
松中繁樹
Original Assignee
日商芝浦機械電子裝置股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商芝浦機械電子裝置股份有限公司 filed Critical 日商芝浦機械電子裝置股份有限公司
Publication of TW202042615A publication Critical patent/TW202042615A/zh
Application granted granted Critical
Publication of TWI749445B publication Critical patent/TWI749445B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/14—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing iron or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/16—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing cobalt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/265—Magnetic multilayers non exchange-coupled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/30—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

根據本發明之實施形態，電磁波衰減體包含複數個磁性層及導電性之複數個非磁性層。自前述複數個磁性層之1個朝向前述複數個磁性層之另1個之方向係沿著第1方向。前述複數個非磁性層之1個位於前述複數個磁性層之前述1個與前述複數個磁性層之前述另1個之間。前述複數個磁性層之前述1個沿著前述第1方向之第1厚度為前述複數個非磁性層之前述1個沿著前述第1方向之第2厚度之1/2倍以上。前述複數個磁性層之數目為3以上。

Description

電磁波衰減體及電子裝置
本發明之實施形態一般而言係關於一種電磁波衰減體及電子裝置。
例如，業界提案電磁屏蔽板等之電磁波衰減體。存在包含電磁波衰減體及半導體元件之電子裝置。在電磁波衰減體中，較理想為提高電磁波之衰減特性。
無
根據本發明之實施形態，電磁波衰減體包含：複數個磁性層、及導電性之複數個非磁性層。自前述複數個磁性層之1個朝前述複數個磁性層之另1個之方向沿著第1方向。前述複數個非磁性層之1個位於前述複數個磁性層之前述1個與前述複數個磁性層之前述另1個之間。前述複數個磁性層之前述1個之沿前述第1方向之第1厚度為前述複數個非磁性層之前述1個之沿前述第1方向之第2厚度之1/2倍以上。前述複數個磁性層之數目為3以上。
以下，針對本發明之各實施形態，一面參照圖式一面進行說明。 圖式係示意性或概念性圖式，各部分之厚度與寬度之關係、部分間之大小之比率等並非一定限定於與實物相同。有即便在表示相同部分之情形下，亦根據圖式而彼此之尺寸或比率不同地表示之情形。 在本發明申請案之說明書與各圖中，對於與關於已出現之圖中所說明者同樣之要素賦予同一符號，且適宜地省略詳細之說明。
(第1實施形態) 圖1(a)～圖1(c)係例示第1實施形態之電磁波衰減體之示意圖。 在圖1(c)中，為易於觀察圖，而將複數個層之位置偏移而進行描繪。
如圖1(a)及圖1(c)所示，實施形態之電磁波衰減體10包含：複數個磁性層11、及導電性之複數個非磁性層12。複數個磁性層11及複數個非磁性層12沿第1方向交替地設置。自複數個磁性層11之1個朝複數個磁性層11之另1個之方向沿著第1方向。例如，複數個磁性層11沿第1方向排列。自複數個非磁性層12之1個朝複數個非磁性層12之另1個之方向沿著第1方向。例如，複數個非磁性層12沿第1方向排列。複數個非磁性層12之1個位於複數個磁性層11之1個與複數個磁性層11之另1個之間。複數個磁性層11之1個位於複數個非磁性層12之1個與複數個非磁性層12之另1個之間。
將第1方向設為Z軸方向。將相對於Z軸方向垂直之1個方向設為X軸方向。將相對於Z軸方向及X軸方向垂直之方向設為Y軸方向。
複數個磁性層11之至少一部分例如相對於X-Y平面平行。複數個非磁性層12之至少一部分例如相對於X-Y平面平行。
如圖1(a)所示，電磁波衰減體10可包含基體10s。例如，在基體10s上交替地形成複數個磁性層11及複數個非磁性層12。
如圖1(b)所示，可更設置導電層13及導電層14等。導電層13例如與基體10s相接。導電層13與磁性層11及非磁性層12之一者相接。導電層13例如可作為基底層而發揮功能。藉由導電層13，而基體10s與磁性層11及非磁性層12之一者之間之密接力可上升。例如，在導電層13與導電層14之間設置複數個磁性層11及複數個非磁性層12。導電層14例如可作為保護層而發揮功能。導電層13及導電層14各者之厚度可為例如100 nm以上。導電層13及導電層14可包含不銹鋼或Cu等。導電層13及導電層14既可具有磁性，亦可為非磁性。
在實施形態中，於一例中，基體10s為模製樹脂等。在另一例中，基體10s可為樹脂層等。樹脂層例如設置於塑膠片材上。在實施形態中，基體10s之表面可具有凹凸。該情形下，如後述般，複數個磁性層11及複數個非磁性層12可為如沿凹凸之凹凸狀。
如圖1(a)所示，將複數個磁性層11之1個之厚度設為第1厚度t1。將複數個非磁性層12之1個之厚度設為第2厚度t2。
在實施形態中，複數個磁性層11之至少1個之第1厚度t1為複數個非磁性層12之至少1個之第2厚度t2之1/2倍以上。例如，第2厚度t2可與第1厚度t1相同。第2厚度t2為第1厚度t1之2倍以下。第1厚度t1及第2厚度t2為沿第1方向(Z軸方向)之長度。
在實施形態中，複數個磁性層11之數目為3以上。在一例中，複數個非磁性層12之數目與複數個磁性層11之數目相同。複數個非磁性層12之數目與複數個磁性層11之數目之差可為1或-1。複數個磁性層11之數目例如可為5以上。
如圖1(c)所示，朝具有此構成之電磁波衰減體10入射電磁波81。在實施形態中，可知可使電磁波81在200 MHz以下之頻帶下有效地衰減。電磁波衰減體10例如可用作電磁波屏蔽體。例如，複數個磁性層11及複數個非磁性層12之至少1個接地(參照圖1(a))。
以下，針對電磁波衰減體之特性之測定結果之例進行說明。 在測定中，電磁波81沿Z軸方向朝電磁波衰減體10入射(參照圖1(c))。
圖2(a)、圖2(b)、圖3(a)、及圖3(b)係例示電磁波衰減體之特性之曲線圖。 該等圖例示電磁波81朝電磁波衰減體入射時之透過電磁波衰減體之電磁波之特性之測定結果。該等圖之橫軸為電磁波81之頻率f(MHz)。圖2(a)及圖3(a)顯示低頻率(1 MHz～100 MHz)之特性。圖2(b)及圖3(b)顯示高頻率(10 MHz～10000 MHz)之特性。由於在低頻率之測定與高頻率之測定之間所使用之裝置之構成(包含放大器之增益等)不同，故以下，針對透過電磁波衰減體之電磁波，針對相對特性進行說明。在圖2(a)及圖3(a)中，縱軸為電磁波81之透過特性T10(dB)。在圖2(b)及圖3(b)中，縱軸為電磁波81之透過特性T20(dB)。透過特性T10及透過特性T20較低(絕對值較大)對應於朝電磁波衰減體入射之電磁波81之衰減之程度較大。透過特性T10及透過特性T20較理想為較大(絕對值較大)。
在圖2(a)及圖2(b)中顯示試料Sa1、Sa2、Sz1及Sz2之結果。
在試料Sa1及試料Sa2中設置磁性層11及非磁性層12之組合。在1個組合中，磁性層11係厚度(第1厚度t1)為100 nm之NiFeCuMo層。在1個組合中，非磁性層12係厚度(第2厚度t2)為100 nm之Cu層。
在試料Sa1中，包含1個磁性層11及1個非磁性層12之組合之數Ns為10。在試料Sa2中，包含1個磁性層11及1個非磁性層12之組合之數Ns為20。
在試料Sz1中，利用厚度為2 μm之NiFeCuMo層，作為電磁波衰減體。在試料Sz2中，利用厚度為4 μm之NiFeCuMo層，作為電磁波衰減體。在試料Sz1及Sz2中，僅設置磁性層而不設置非磁性層，來作為電磁波衰減體。
在圖3(a)及圖3(b)中，除上述之試料Sz1及Sz2以外，還顯示試料Sb1及Sb2之結果。
在試料Sb1及試料Sb2中，設置磁性層11及非磁性層12之組合。在1個組合中，磁性層11係厚度(第1厚度t1)為50 nm之NiFeCuMo層。在1個組合中，非磁性層12係厚度(第2厚度t2)為5 nm之Ta層。
在試料Sb1中，包含1個磁性層11及1個非磁性層12之組合之數Ns為37。在試料Sb2中，包含1個磁性層11及1個非磁性層12之組合之數Ns為73。
在試料Sa1、Sa2、Sb1、Sb2、Sz1及Sz2中，複數個磁性層11及複數個非磁性層12之組合、或NiFeCuMo層形成於樹脂基板(基體10s)上。在該等試料中，樹脂基板之表面具有約0.5 μm之高度之凹凸。複數個磁性層11及複數個非磁性層12之組合、或NiFeCuMo層具有如沿該凹凸之凹凸形狀。
如圖2(a)及圖2(b)所示，在試料Sa1及Sa2中，與未設置非磁性層之試料Sz1及Sz2相比，獲得較低之透過特性T10及透過特性T20。例如，在1000 MHz以下之區域中，試料Sa1及Sa2之透過特性T10及透過特性T20較低。尤其是，在10 MHz～500 MHz之寬廣之頻率區域中，試料Sa1及Sa2之透過特性T10及透過特性T20較低。
如圖3(a)及圖3(b)所示，在試料Sb1及Sb2中亦然，與不設置非磁性層之試料Sz1及Sz2相比，獲得較低之透過特性T10及透過特性T20。例如，在1000 MHz以下之區域中，試料Sb1及Sb2之透過特性T10及透過特性T20較低。尤其是，在2 MHz～100 MHz之區域中，試料Sb1及Sb2之透過特性T10及透過特性T20較低。試料Sb1及Sb2與試料Sa1及Sa2相比，在2 MHz～5 MHz之頻率區域中顯示優異之透過特性。
如圖2(a)所示，在試料Sz1及Sz2中，透過特性T10與頻率f之上升同時地大幅度上升。根據其結果認為，在試料Sz1及Sz2中，因入射之電磁波81在NiFeCuMo層產生渦流，因渦流產生電磁波81衰減之效應。
另一方面，已知悉在電磁波81朝包含積層之複數個磁性層及複數個非磁性導電層之電磁波衰減體入射時，電磁波81之衰減特性提高。因磁性層與非磁性導電層之間之界面之阻抗差而電磁波81進行多重反射一般被認為與非磁性導電層之渦流損失重疊地產生。界面之反射率在磁性層11之磁導率較大時變大。在鐵磁共振產生之頻率附近，由於磁性層11之磁導率變大，故衰減特性提高。一般而言，在為通常之磁性體之情形下，鐵磁共振產生之頻率f為300 MHz以上。難以獲得低於300 MHz之鐵磁共振頻率。
以下，針對電磁波81之衰減特性之模擬之例進行說明。在該模擬之模式下，藉由因磁性層與非磁性層之間之界面之阻抗差而電磁波81進行反射係與非磁性導電層之渦流損失重疊，而電磁波81衰減。
圖4係例示電磁波衰減體之特性之模擬結果之曲線圖。 在圖4之模擬中利用夏克諾夫公式。利用該式可解析多層膜之電磁波衰減。該公式一般而言被廣泛用作記述受磁性層與非磁性層之間之界面之阻抗差之影響而衰減之電磁波81之舉動者。在圖4之模擬之模式中，對磁性層11應用以NiFe層為基準接近NiFeCuMo之特性之物理性質。磁性層11之厚度(第1厚度t1)為100 nm。非磁性層12應用Cu之物理性質，非磁性層12之厚度(第2厚度t2)在10 nm～400 nm之範圍內變更。包含1個磁性層11及1個非磁性層12之組合之數Ns為10。圖4之橫軸為頻率f(MHz)。縱軸為透過特性T(dB)。縱軸之值以與上述之實驗所使用之裝置構成及放大器等之設定對應之方式被調整。
如圖4所示，在考量起因於磁性層與非磁性層之間之界面之阻抗差之衰減之模擬中，透過特性T具有底端(極小值)。與底端對應之頻率f為約300 MHz。該頻率f對應於鐵磁共振產生之頻率f。
相對於此，如關於圖2(a)、圖2(b)、圖3(a)及圖3(b)所說明般，在試料Sa1、Sa2、Sb1及Sb2中，尤其在200 MHz以下之區域中，透過特性T10及透過特性T20較低。在圖4中，第2厚度t2為100 nm時之構成對應於試料Sa1之構成。圖4之第2厚度t2為100 nm時之特性與圖2(b)所示之試料Sa1相關之特性(透過特性T20)之差異較大。圖4之第2厚度t2為100 nm時之特性與圖2(a)所示之試料Sa1相關之特性(透過特性T10)之差異較大。
因而，認為在試料Sa1、Sa2、Sb1及Sb2中觀測到之特性並非由一般已知之現象(亦即，藉由磁性層與非磁性層之間之界面之阻抗差與非磁性導電層之渦流損失重疊而產生之現象)所產生之特性。
在200 MHz以下之較低頻率f下能夠獲得較低之透過特性，無法用鐵磁共振予以說明，吾人認為在較低頻率f下產生衰減，乃是由與鐵磁共振不同之效應所致。例如，在複數個磁性層11設置磁壁區域(及磁疇)，磁壁區域會在多數個層間引起相互作用，而有可能產生較低頻率f下之衰減。
根據圖4可知，若導電性非磁性層之厚度(第2厚度t2)較厚，則透過特性T變低(絕對值變大)。因磁性層與非磁性層之間之界面之阻抗差所致之多重反射會重疊於由因導電性非磁性層而產生之渦流所致之電磁波81之衰減特性，基於此種機制，必然導致若第2厚度t2較厚則透過特性T變低之情況。因而，在基於一般理解之思考下，可增厚非磁性層12之厚度(第2厚度t2)。基於上述思考之情形下，例如，通常認為第2厚度t2(例如400 nm)較佳為第1厚度t1(例如100 nm)之4倍以上。
相對於此，在實施形態中採用與先前已知之效應不同之效應。因而，在實施形態中，第1厚度t1可為第2厚度t2之1/2倍以上。例如，第2厚度t2可減薄為第1厚度t1之2倍以下。在如上述般使用較薄之非磁性層12之情形下亦然，在較低頻率f下可獲得較低之透過特性。根據實施形態，能夠提供一種可提高電磁波之衰減特性之電磁波衰減體。例如，藉由使用較薄之非磁性層12，不僅在超過200 MHz之頻率區域中，即使在先前技術中難以獲得較低之透過特性之較低頻率f(例如1 MHz～100 MHz)下，亦可獲得較低之透過特性。
圖5(a)～圖5(d)、及圖6(a)～圖6(d)係例示電磁波衰減體之特性之曲線圖。 在圖5(a)～圖5(d)中，除試料Sz1、Sz2、Sa1及Sa2以外，還記載有試料Sa3及試料Sa4之特性。在試料Sa3中，數Ns為3。在試料Sa4中，數Ns為5。試料Sa3及Sa4之其他構成與試料Sa1或Sa2同樣。
圖6(a)～圖6(d)除試料Sz1、Sz2、Sb1及Sb2以外，還記載有試料Sb3及試料Sb4之特性。在試料Sb3中，數Ns為9。在試料Sb4中，數Ns為18。試料Sb3及Sb4之其他構成與試料Sb1或Sb2同樣。
該等圖之橫軸為包含1個磁性層11及1個非磁性層12之組合之數Ns。在該等圖中，試料Sz1及Sz2之特性記載於數Ns為1之位置。
在圖5(a)及圖6(a)中，縱軸為透過特性T10。在圖5(b)及圖6(b)中，縱軸為透過特性T20。在圖5(c)及圖6(c)中，縱軸為標準化透過特性T11。在圖5(d)及圖6(d)中，縱軸為標準化透過特性T21。一般而言，透過特性在電磁波衰減體較厚時變大(絕對值變大)。標準化透過特性T11係將透過特性T10之值換算至總厚度為1 μm之情形下之值。標準化透過特性T21係將透過特性T20之值換算至總厚度為1 μm之情形下之值。
根據圖5(a)～圖5(d)可知，在頻率f為2 GHz、200 MHz及20 MHz時，若數Ns變大，則透過特性T10及T20變低。在數Ns為3以上時，透過特性T10及T20急劇變低。在實施形態中，數Ns較佳為3以上。數Ns更較佳為5以上。
根據圖6(a)～圖6(d)可知，在頻率f為2 GHz、200 MHz及20 MHz時，若數Ns變大，則透過特性T10及T20變低。例如，在數Ns為9以上時，透過特性T10及T20急劇變低。在實施形態中，數Ns較佳為9以上。數Ns更較佳為18以上。
在實施形態中，設置於複數個磁性層11之間之非磁性層12較薄。因而，認為在複數個磁性層11之間產生靜磁相互作用。藉由增大數Ns，而靜磁相互作用可有效地增大。
在實施形態中，複數個磁性層11之表面可具有凹凸。以下，針對凹凸之例進行說明。
圖7係例示電磁波衰減體之示意剖視圖。 圖7示意性顯示以包含Z軸方向之平面切斷電磁波衰減體10時之剖面。如圖7所示，複數個磁性層11及複數個非磁性層12沿Z軸方向交替地設置。例如，沿磁性層11之凹凸設置非磁性層12。例如，沿非磁性層12之凹凸設置磁性層11。
例如，複數個磁性層11之1個包含第1面11af。第1面11af與複數個非磁性層12之1個對向。第1面11af包含第1頂部11pp及第1底部11dp。第1頂部11pp與第1底部11dp之間之沿第1方向(Z軸方向)之距離dz對應於第1面11af之凹凸之高度(或深度)。在實施形態中，距離dz例如為10 nm以上。
藉由第1面11af包含凹凸，而例如在1個磁性層11設置複數個凸部分或複數個凹部分。複數個凸部分在與Z軸方向交叉之平面(例如X-Y平面內)排列。複數個凸部分之磁化11pm產生相互作用。例如，由於在與Z軸方向交叉之平面內存在非磁性部分，故在複數個凸部分中，於距離比較長之複數個磁化11pm彼此間產生靜磁耦合相互作用。複數個凹部分在與Z軸方向交叉之平面(例如X-Y平面內)排列。複數個凹部分之磁化11pm產生相互作用。例如，由於在與Z軸方向交叉之平面內中存在非磁性部分，故在複數個凹部分中，於距離比較長之複數個磁化11pm彼此間產生靜磁耦合相互作用。
在實施形態中，設置於複數個磁性層11之間之非磁性層12較薄。因而，認為於在Z軸方向排列之複數個凸部分彼此中，靜磁相互作用增強。認為於在Z軸方向排列之複數個凹部分彼此中，靜磁相互作用增強。
如此，藉由第1面11af具有凹凸，而除在複數個磁性層11之間產生之靜磁相互作用以外，還獲得在1個磁性層11中所包含之凸部分之間產生之靜磁相互作用、及在1個磁性層11中所包含之凹部分之間產生之靜磁相互作用。例如，在沿Z軸方向之方向、及與Z軸方向交叉之方向上有效地產生靜磁相互作用。藉此，可使入射之電磁波81有效率地衰減。
如圖7所示，複數個磁性層11之1個包含與複數個非磁性層12之1個對向之第1面11af。第1面11af包含第1頂部11pp、第2頂部11pq及第1底部11dp。將與第1方向(Z軸方向)交叉之1個方向設為第2方向De2。第2方向De2之第1底部11dp之位置位於第2方向De2之第1頂部11pp之位置與第2方向De2之第2頂部11pq之位置之間。複數個非磁性層12之1個之至少一部分在第2方向De2上位於第1頂部11pp與第2頂部11pq之間。
例如，在包含第1頂部11pp之部分與包含第2頂部11pq之部分中產生靜磁相互作用。可使入射之電磁波81有效率地衰減。
在實施形態中，距離dz為第2厚度t2之0.2倍以上。藉此，在複數個磁性層11及複數個非磁性層12中維持凹凸。距離dz為第1厚度t1之0.2倍以上。藉此，在複數個磁性層11及複數個非磁性層12中維持凹凸。例如，若設置過厚之非磁性層12、或過厚之磁性層11，則容易將凹凸平坦化。
在實施形態中，距離dz例如可為10 μm以下。
圖8(a)～圖8(d)係例示電磁波衰減體之示意圖。 該等圖例示在磁性層11產生之磁壁區域11W。如圖8(a)所示，磁性層11內之磁化在X-Y面內變化之區域成為磁壁區域11W。如圖8(b)所示，也可能有磁壁區域不採用細長之區域之情形。如圖8(c)所示，也可能有磁壁區域11W表現為在複數個磁疇11D之間產生之細線狀之情形。如圖8(d)所示，也可能有磁性層11內之大部分成為磁壁區域11W之情形。圖8(a)～圖8(d)所示之磁壁區域11W及磁疇11D之形狀例如取決於磁性層之磁性特性、積層構造、缺陷、及凹凸等。關於磁壁區域11W及磁疇11D之資訊例如利用偏光顯微鏡等獲得。
藉由磁壁區域11W，有可能產生如圖2(a)、圖2(b)、圖3(a)及圖3(b)所例示之較低之頻率f下之衰減。
在實施形態中，複數個磁性層11之至少1個可包含晶粒。藉由在複數個磁性層11之間設置非磁性層12，而可減小磁性層11之晶粒之尺寸。
圖9係例示電磁波衰減體之示意剖視圖。 圖9示意性顯示複數個磁性層11之1個之沿X-Y平面之剖面。如圖7所示，磁性層11包含複數個晶粒11G。複數個晶粒11G之尺寸(徑d11)之平均值例如為40 nm以下。徑d11為沿著沿X-Y平面之1個方向之長度。徑d11之平均值例如可為複數個晶粒11G各者近似橢圓之情形下之長邊及短邊之平均值。例如，在算出平均值時之一例中，於在複數個磁性層11之1個之沿X-Y平面之剖面中包含10個以上之晶粒11G之視野內，可使用利用一般粒徑分析方法獲得之平均粒徑。或，例如，可利用X射線繞射之一般分析法即使用謝樂(Scherrer)公式之方法，求得磁性層11之複數個晶粒11G之徑d11之平均值。
一般而言，交換耦合相互作用使鐵磁體中之自旋之方向一致。在磁性體為多晶體之情形下，該交換耦合相互作用在晶粒界處變小或變為零。因而，當交流磁場施加至多晶體之磁性體時，實質上自旋以晶粒11G為1一個單位統一進行進動運動。藉由徑d11之平均值小至40 nm以下，而進行該動態舉動之單位變小，例如，層間之靜磁相互作用、因凹凸產生之靜磁相互作用、或因形成磁壁而產生之靜磁相互作用進一步變強。藉此，例如，認為電磁波之衰減特性容易提高。在實施形態中，徑d11之平均值例如可為20 nm。藉此，例如，電磁波之衰減特性容易進一步提高。
例如，在非磁性層12為5 nm之厚度之Ta層，磁性層11為100 nm之NiFeCuMo層之情形下，徑d11之平均值為約30 nm。例如，在非磁性層12為5 nm之厚度之Ta層，磁性層11為50 nm之NiFeCuMo層之情形下，徑d11之平均值為約20 nm。另一方面，在不設置非磁性層12，磁性層11為400 nm之NiFeCuMo層之情形下，徑d11之平均值為47 nm。
在實施形態中，於磁性層11中可觀測到磁滯。 圖10係例示電磁波衰減體之磁性特性之曲線圖。 圖10例示在電磁波衰減體中觀測到之磁性特性。圖10之橫軸係就電磁波衰減體整體沿著沿X-Y平面之1個方向施加至電磁波衰減體10之磁場Ha(Oe)。縱軸為磁化M1(任意單位)。
在圖10中顯示入射之電磁波81之磁場之振動方向為不同之2個方向之情形下之特性。如圖1(c)所示，將相對於Z軸方向(入射方向)垂直之1個方向(例如X軸方向)與電磁波81之磁場成分之振動方向81a之間之角度設為角度θ。在圖10中顯示入射之電磁波81之磁場之振動方向81a之角度θ為0度時、及為90度時之特性。
如圖10所示，在90度之特性中觀察到肩部分10HS。肩部分10HS例如意味著藉由來自具有50 Oe前後之保磁力之部分(複數個磁性層11之1個之一部分)之交換耦合相互作用及靜磁相互作用，而複數個磁性層11之另1個之一部分發生磁化反轉。或，肩部分10HS意味著複數個磁性層11之1個之1個部分(磁疇11D)發生磁化反轉。
例如，在磁場Ha之絕對值為5 Oe以下之情形下，90度之特性與0度之特性十分一致，在該區域中未觀察到各向異性。另一方面，若磁場Ha之絕對值超過5 Oe，則90度之特性與0度之特性不同。在該區域中產生各向異性。在肩部分10HS之顯現方式上存在各向異性可考量為由在複數個磁性層11之至少2個形成不同之磁疇11D所致。
圖10例示之磁性特性例如藉由將第1厚度t1設為第2厚度t2之1/2倍以上而獲得。
在實施形態中，第1厚度t1(參照圖1(a))例如為20 nm以上。第2厚度t2(參照圖1(a))例如為10 nm以上。藉由此厚度，而例如可減小反磁場之大小，容易引起上述之自旋之進動運動。藉此，例如，上述之層間之靜磁相互作用、因凹凸產生之靜磁相互作用、及因形成磁壁而產生之靜磁相互作用之任一者進一步變強。藉此，可增大電磁波81之衰減特性。其等之厚度可為50 nm以上。其等之厚度例如可為500 nm以下。藉由其等之厚度較薄，而製造變得容易。藉由其等之厚度較厚，而例如可增強靜磁相互作用。
圖11(a)及圖11(b)係例示電磁波衰減體之特性之曲線圖。 在該等圖中，除已經說明之試料Sa1及Sb1以外，還顯示試料Sc1之特性之測定結果。在試料Sc1中，積層有試料Sa1(將100 nm之NiFeCuMo層與100 nm之Cu層設為一對、10對)、及試料Sb1(將50 nm之NiFeCuMo層與5 nm之Ta層設為一對、37對)。在圖11(a)及圖11(b)中也顯示特性Sx1。特性Sx1係根據試料Sa1之透過特性、及試料Sb1之透過特性針對積層有試料Sa1及試料Sb1之構成利用計算而求得之透過特性。
根據圖11(a)及圖11(b)可知，在試料Sc1中，與試料Sa1及試料Sb1各者相比，獲得良好之衰減特性(透過特性T10及T20較低)。進而，與利用計算導出之特性Sx1之透過特性相比，實際之試料Sc1之透過特性較低。認為其係緣於在試料Sc1中於對應於試料Sa1之部分與對應於試料Sb1之部分之間靜磁相互作用發生作用之故。
例如，約50 MHz下之透過特性T10在試料Sa1中為-17.6 dB，在試料Sb1中為-7.4 dB，在試料Sc1中為-25.0 dB，在特性Sx1中為-20.6 dB。
例如，約20 MHz下之透過特性T10在試料Sa1中為-19.0 dB，在試料Sb1中為-14.0 dB，在試料Sc1中為-27.0 dB，在特性Sx1中為-23.8 dB。
圖12係例示第1實施形態之電磁波衰減體之示意平面圖。 在圖12中，為易於觀察圖，而將複數個層之位置偏移而進行描繪。如圖12所示，複數個磁性層11各者之至少一部分具有磁化11pm(易磁化軸)。複數個磁性層11之1個之至少一部分之磁化之方向可與複數個磁性層11之另1個之至少一部分之磁化之方向交叉。藉此，可使具有各種振動面之電磁波有效地衰減。
例如，可一面施加磁場一面形成複數個磁性層11。藉由將在複數個磁性層11之1個之形成中施加之磁場之方向變更為在複數個磁性層11之另1個之形成中施加之磁場之方向，而可獲得複數個方向之易磁化軸。
在實施形態中，如圖12所例示之磁化之構造例如可利用偏光顯微鏡等觀測。例如，根據此磁化之構造，而獲得例如圖10所示之磁滯曲線。
圖13係例示第1實施形態之電磁波衰減體之示意剖視圖。 圖13例示複數個磁性層11之1個。如圖13所示，複數個磁性層11之至少1個可包含複數個磁性膜11f及複數個非磁性膜12f。複數個磁性膜11f及複數個非磁性膜12f沿第1方向(Z軸方向)交替地設置。複數個非磁性膜12f例如可為絕緣性，也可為導電性。例如，自複數個磁性膜11f之1個朝複數個磁性膜11f之另1個之方向係沿著第1方向。複數個非磁性膜12f之1個位於複數個磁性膜11f之1個與複數個磁性膜11f之另1個之間。例如，複數個磁性膜11f沿著第1方向排列。例如，複數個非磁性膜12f沿著第1方向排列。
複數個磁性膜11f之1個之沿第1方向之第3厚度t3厚於複數個非磁性膜12f之1個之沿第1方向之第4厚度t4。第4厚度t4例如為0.5 nm以上7 nm以下。
複數個非磁性膜12f例如作為基底層而發揮功能。藉由在複數個非磁性膜12f之1個之上形成複數個磁性膜11f之1個，而可在例如複數個磁性膜11f之其中1個中獲得良好之軟磁性特性。例如，在複數個磁性膜11f中容易形成適切之磁疇11D或適切之磁壁區域11W。例如，在較低頻率f下容易獲得較高之衰減效應。
複數個磁性膜11f之至少1個之至少一部分包含選自由Co、Ni及Fe所組成之群中之至少一個。例如，複數個磁性膜11f之1個為軟磁性膜。
複數個非磁性膜12f之至少1個之至少一部分包含選自由Cu、Ta、Ti、W、Mo、Nb及Hf所組成之群中之至少一個。複數個非磁性膜12f之至少1個例如為Cu膜。
複數個磁性層11之至少1個之至少一部分包含選自由Co、Ni及Fe所組成之群中之至少一個。複數個磁性層11之1個例如為軟磁性層。複數個磁性層11之至少1個之至少一部分可更包含選自由Cu、Mo及Cu所組成之群中之至少一個。
複數個磁性層11之至少1個之至少一部分可包含Fe100-x1-x2 αx1 Nx2 。α例如包含選自由Zr、Hf、Ta、Nb、Ti、Si及Al所組成之群中之至少一個。組成比x1例如為0.5原子比以上10原子比以下。組成比x2例如為0.5原子比以上8原子比以下。
複數個磁性層11之至少1個之至少一部分例如可包含NiFe、CoFe、FeSi、FeZrN、或FeCo等。複數個磁性層11之至少1個之至少一部分例如可包含非晶質合金。
複數個非磁性層12之至少1個之至少一部分可包含選自由Cu、Al、Ni、Cr、Mn、Mo、Zr及Si所組成之群中之至少一個。
(第2實施形態) 圖14(a)～圖14(d)係例示第2實施形態之電子裝置之示意圖。 圖14(a)係立體圖。圖14(b)係圖14(a)之A1-A2線剖視圖。圖14(c)係圖14(a)之B1-B2線剖視圖。圖14(d)係自圖14(a)之箭頭AA觀察之平面圖。圖1(a)或圖1(b)對應於圖14(b)之C1-C2線剖面。
如圖14(a)所示，第2實施形態之電子裝置110包含電子元件50及電磁波衰減體10。在該例中，更設置基板60。電磁波衰減體10覆蓋電子元件50之至少一部分。電子元件50為例如半導體元件。
如圖14(b)所示，在該例中，電子元件50包含半導體晶片50c、絕緣部50i及配線50w。在該例中，於基板60中設置電極50e、基板連接部50f及連接部58。配線50w將半導體晶片50c之一部分與電極50e電性連接。藉由基板連接部50f而將電極50e與連接部58電性連接。基板連接部50f貫通基板60。連接部58作為半導體晶片50c之輸入輸出部而發揮功能。連接部58例如可為端子。繞半導體晶片50c設置絕緣部50i。絕緣部50i例如包含樹脂及陶瓷等之至少任一者。由絕緣部50i保護半導體晶片50c。
電子元件50例如包含運算電路、控制電路、記憶電路、開關電路、信號處理電路、及高頻電路之至少任一者。
電磁波衰減體10之基體10s(參照圖1(a))例如可為電子元件50。電磁波衰減體10之基體10s例如可為絕緣部50i。
如圖14(b)所例示般，在該例中，電磁波衰減體10與設置於基板60之端子50t電性連接。電磁波衰減體10經由端子50t設定為一定之電位(例如接地電位)。電磁波衰減體10例如使自電子元件50放射之電磁波衰減。電磁波衰減體10例如作為屏蔽體而發揮功能。
如圖14(a)～圖14(c)所示，電磁波衰減體10包含面狀部分10p、及第1～第4側面部分10a～10d。自電子元件50朝電磁波衰減體10之面狀部分10p之方向沿著第1方向D1(例如Z軸方向)。
如圖14(b)及圖14(c)所示，在第1方向D1上，電子元件50位於面狀部分10p與基板60之間。
如圖14(c)及圖14(d)所示，在X軸方向上，電子元件50位於第1側面部分10a與第3側面部分10c之間。
如圖14(b)及圖14(d)所示，在Y軸方向上，電子元件50位於第2側面部分10b與第4側面部分10d之間。
藉由利用關於第1實施形態所說明之電磁波衰減體10，而例如可有效地衰減200 MHz以下之較低之頻率區域之電磁波。能夠提供可提高電磁波之衰減特性之電子裝置。
例如，可抑制在電子元件50產生之電磁波朝外部出射。可抑制來自外部之電磁波到達電子元件50。在電子元件50中，容易獲得穩定之動作。
面狀部分10p例如實質上可為四角形(包含平行四邊形、長方形或正方形)。
圖15(a)～圖15(d)係例示第2實施形態之電子裝置之一部分之示意剖視圖。 如圖15(a)所示，電磁波衰減體10之第1側面部分10a包含複數個磁性層11及複數個非磁性層12。第1側面部分10a中之複數個磁性層11及複數個非磁性層12之積層方向為第3方向D3。
如圖15(b)所示，電磁波衰減體10之第2側面部分10b包含複數個磁性層11及複數個非磁性層12。第2側面部分10b中之複數個磁性層11及複數個非磁性層12之積層方向為第2方向D2。
如圖15(c)所示，電磁波衰減體10之第3側面部分10c包含複數個磁性層11及複數個非磁性層12。第3側面部分10c中之複數個磁性層11及複數個非磁性層12之積層方向為第3方向D3。
如圖15(d)所示，電磁波衰減體10之第4側面部分10d包含複數個磁性層11及複數個非磁性層12。第4側面部分10d中之複數個磁性層11及複數個非磁性層12之積層方向為第2方向D2。
第1～第4側面部分10a～10d各者中所包含之磁性層11可與面狀部分10p中所包含之磁性層11連接。第1～第4側面部分10a～10d各者中所包含之非磁性層12可與面狀部分10p中所包含之非磁性層12連接。
如此，實施形態之電子裝置110包含：第1實施形態之電磁波衰減體10、及電子元件50。例如，自電子元件50朝電磁波衰減體10之方向為第1方向(Z軸方向)。
例如，電磁波衰減體10包含複數個區域(或複數個部分)。電子元件50之至少一部分設置於複數個區域之間。可設置複數個電磁波衰減體10。複數個電磁波衰減體10例如對應於面狀部分10p及第1～第4側面部分10a～10d。例如，電子元件50之至少一部分可設置於複數個電磁波衰減體10之間。
圖16～圖21係例示第2實施形態之電子裝置之示意剖視圖。 如圖16所示，實施形態之電子裝置111包含：電磁波衰減體10、複數個電子元件(電子元件51、51B、52、53、53B及53C等)。
在電磁波衰減體10之複數個區域之間設置電子元件。可在電子元件與電磁波衰減體10之複數個區域之1個之間設置絕緣區域(絕緣部41及42等)。可在電子元件與絕緣區域(絕緣部41及42等)之間設置樹脂部(樹脂部51I、52I及53I等)。可在複數個電子元件各者設置連接構件(連接構件51N、52N及53N等)。例如，可藉由連接構件而將電子元件與連接部58電性連接。
如圖17所示之電子裝置112般，連接構件51N可埋入基板55。
如圖18所示之電子裝置113般，可設置安裝構件220。安裝構件220包含基板55及電磁波衰減體10。在安裝構件220與另一電磁波衰減體10之間設置電子元件(電子元件51及51B)。
如圖19所示之電子裝置114般，可在電子元件51之側面設置電磁波衰減體10。側面與X-Y平面交叉。
如圖20所示之電子裝置115般，可以連續地包圍複數個電子元件(電子元件51及52)之方式設置電磁波衰減體10。
如圖21所示之電子裝置116般，複數個電子元件之1個(電子元件51)可設置於電磁波衰減體10之複數個區域之間。複數個電子元件之另1個(電子元件52)可不設置於電磁波衰減體10之複數個區域之間。
利用電子裝置111～116也能夠提供可提高電磁波之衰減特性之電子裝置。
實施形態例如可應用於用於EMC(ElectroMagnetic Compatibility，電磁相容性)之電磁波衰減體及電子裝置。
實施形態可包含以下之構成(例如技術方案)。 (構成1) 一種電磁波衰減體，其具備： 複數個磁性層；及 導電性之複數個非磁性層；且 自前述複數個磁性層之1個朝向前述複數個磁性層之另1個之方向係沿著第1方向； 前述複數個非磁性層之1個位於前述複數個磁性層之前述1個與前述複數個磁性層之前述另1個之間； 前述複數個磁性層之前述1個沿著前述第1方向之第1厚度為前述複數個非磁性層之前述1個沿著前述第1方向之第2厚度之1/2倍以上； 前述複數個磁性層之數目為3以上。
(構成2) 如構成1之電磁波衰減體，其中前述複數個磁性層之前述1個包含晶粒；且 前述晶粒之徑之平均值為40 nm以下。
(構成3) 如構成1或2之電磁波衰減體，其中前述複數個磁性層之前述1個包含與前述複數個非磁性層之前述1個對向之第1面；且 前述第1面包含第1頂部及第1底部； 前述第1頂部與前述第1底部之間之沿著前述第1方向之距離為10 nm以上。
(構成4) 如構成3之電磁波衰減體，其中前述距離為10 μm以下。
(構成5) 如構成1或2之電磁波衰減體，其中前述複數個磁性層之前述1個包含與前述複數個非磁性層之前述1個對向之第1面；且 前述第1面包含第1頂部、第2頂部及第1底部； 與前述第1方向交叉之第2方向上之前述第1底部之位置，位於前述第2方向上之前述第1頂部之位置與前述第2方向上之前述第2頂部之位置之間； 前述複數個非磁性層之前述1個之至少一部分在前述第2方向上位於前述第1頂部與前述第2頂部之間。
(構成6) 如構成1至5中任一項之電磁波衰減體，其中前述複數個磁性層之前述至少1個包含磁壁。
(構成7) 如構成1至6中任一項之電磁波衰減體，其中前述第1厚度為20 nm以上；且 前述第2厚度為10 nm以上。
(構成8) 如構成1至7中任一項之電磁波衰減體，其中前述複數個磁性層之前述至少1個包含複數個磁性膜、及複數個非磁性膜；且 自前述複數個磁性膜之1個朝向前述複數個磁性膜之另1個之方向係沿著前述第1方向； 前述複數個非磁性膜之1個位於前述複數個磁性膜之前述1個與前述複數個磁性膜之前述另1個之間； 前述複數個磁性膜之前述1個沿著前述第1方向之第3厚度，厚於前述複數個非磁性膜之前述1個沿著前述第1方向之第4厚度； 前述第4厚度為0.5 nm以上7 nm以下。
(構成9) 如構成8之電磁波衰減體，其中前述複數個非磁性膜之前述至少1個之至少一部分包含選自由Cu、Ta、Ti、W、Mo、Nb及Hf所組成之群中之至少1個。
(構成10) 如構成8或9之電磁波衰減體，其中前述複數個磁性膜之前述至少1個之至少一部分包含選自由Co、Ni及Fe所組成之群中之至少1個。
(構成11) 如構成1至10中任一項之電磁波衰減體，其中前述複數個磁性層之前述至少1個之至少一部分包含選自由Co、Ni及Fe所組成之群中之至少1個。
(構成12) 如構成11之電磁波衰減體，其中前述複數個磁性層之前述至少1個之前述至少一部分更包含選自由Cu、Mo及Cu所組成之群中之至少1個。 (構成13) 如構成1至11中任一項之電磁波衰減體，其中前述複數個磁性層之前述至少1個之至少一部分包含Fe100-x1-x2 αx1 Nx2 ；且 前述α包含選自由Zr、Hf、Ta、Nb、Ti、Si及Al所組成之群中之至少1個。
(構成14) 如構成1至13中任一項之電磁波衰減體，其中前述複數個非磁性層之前述至少1個之前述至少一部分更包含選自由Cu、Al、Ni、Cr、Mn、Mo、Zr及Si所組成之群中之至少1個。 (構成15) 如構成1至14中任一項之電磁波衰減體，其中前述複數個磁性層之1個之至少一部分之磁化之方向，與前述複數個磁性層之另1個之至少一部分之磁化之方向交叉。
(構成16) 一種電子裝置，其具備： 構成1至15中任一項之電磁波衰減體；及 電子元件。
(構成17) 如構成16之電子裝置，其中前述複數個磁性層及前述複數個非磁性層之至少1個接地。
(構成18) 如構成16或17之電子裝置，其中前述電磁波衰減體包含複數個區域；且 前述電子元件之至少一部分設置於前述複數個區域之間。
(構成19) 如構成16或17之電子裝置，其中前述電磁波衰減體設置有複數個；且 前述電子元件之至少一部分設置於前述複數個電磁波衰減體之間。
根據實施形態能夠提供一種可提高電磁波之衰減特性之電磁波衰減體及電子裝置。
以上，一面參照具體例，一面針對本發明之實施形態進行了說明。然而，本發明並不限定於該等具體例。例如，關於電磁波衰減體中所包含之磁性層及非磁性層、電子裝置中所包含之電子元件及半導體晶片等之各要素之具體的構成，只要係本領域技術人員藉由從周知之範圍內進行適宜選擇而可同樣地實施本發明，並獲得同樣之效果者，均包含於本發明之範圍內。
又，將各具體例之任意2個以上之要素在技術上可能之範圍內組合者，只要包含本發明之要旨，均包含於本發明之範圍內。
此外，基於作為本發明之實施形態而於上文敘述之電磁波衰減體及電子裝置，本領域技術人員可進行適宜設計變更而實施之所有的電磁波衰減體及電子裝置，只要包含本發明之要旨亦屬本發明之範圍內。
此外，在本發明之思想之範疇內，只要係本領域技術人員即可想到各種變更例及修正例，應理解為該等變更例及修正例亦屬本發明之範圍內。
雖然說明了本發明之若干個實施形態，但該等實施形態係作為例子而提出者，並非意欲限定發明之範圍。該等新穎之實施形態可以其他各種形態實施，在不脫離發明之要旨之範圍內可進行各種省略、置換、變更。該等實施形態及其變化，包含於發明之範圍及要旨內，且包含於申請專利範圍所記載之發明及其均等之範圍內。相關申請案之交叉參考 本發明申請案基於並主張2019年1月11日申請之日本專利申請案第2019-003740號之優先權之權益，其全部內容以引用的方式併入本文中。
10:電磁波衰減體 10a:第1側面部分 10b:第2側面部分 10c:第3側面部分 10d:第4側面部分 10HS:肩部分 10p:面狀部分 10s:基體 11:磁性層 11af:第1面 11D:磁疇 11dp:第1底部 11f:磁性膜 11G:晶粒 11pm:磁化 11pp:第1頂部 11pq:第2頂部 11W:磁壁區域 12:非磁性層 12f:非磁性膜 13:導電層 14:導電層 41:絕緣部 42:絕緣部 50:電子元件 50c:半導體晶片 50e:電極 50f:基板連接部 50i:絕緣部 50t:端子 50w:配線 51:電子元件 51B:電子元件 51I:樹脂部 51N:連接構件 52:電子元件 52I:樹脂部 52N:連接構件 53:電子元件 53B:電子元件 53C:電子元件 53I:樹脂部 53N:連接構件 55:基板 58:連接部 60:基板 81:電磁波 81a:振動方向 110:電子裝置 111:電子裝置 112:電子裝置 113:電子裝置 114:電子裝置 115:電子裝置 116:電子裝置 220:安裝構件 A1-A2:線 AA:箭頭 B1-B2:線 C1-C2:線 D1:第1方向 D2:第2方向 D3:第3方向 De2:第2方向 d11:徑 dz:距離 f:頻率 Ha:磁場 M1:磁化 Ns:數 Sa1:試料 Sa2:試料 Sa3:試料 Sa4:試料 Sb1:試料 Sb2:試料 Sb3:試料 Sb4:試料 Sc1:試料 Sx1:特性 Sz1:試料 Sz2:試料 T:透過特性 t1:第1厚度 t2:第2厚度 t3:第3厚度 t4:第4厚度 T10:透過特性 T11:標準化透過特性 T20:透過特性 T21:標準化透過特性 X:軸 Y:軸 Z:軸 θ:角度
圖1(a)～圖1(c)係例示第1實施形態之電磁波衰減體之示意圖。 圖2(a)及圖2(b)係例示電磁波衰減體之特性之曲線圖。 圖3(a)及圖3(b)係例示電磁波衰減體之特性之曲線圖。 圖4係例示電磁波衰減體之特性之模擬結果之曲線圖。 圖5(a)～圖5(d)係例示電磁波衰減體之特性之曲線圖。 圖6(a)～圖6(d)係例示電磁波衰減體之特性之曲線圖。 圖7係例示磁波衰減體之示意剖視圖。 圖8(a)～圖8(d)係例示電磁波衰減體之示意圖。 圖9係例示電磁波衰減體之示意剖視圖。 圖10係例示電磁波衰減體之磁性特性之曲線圖。 圖11(a)及圖11(b)係例示電磁波衰減體之特性之曲線圖。 圖12係例示第1實施形態之電磁波衰減體之示意平面圖。 圖13係例示第1實施形態之電磁波衰減體之示意剖視圖。 圖14(a)～圖14(d)係例示第2實施形態之電子裝置之示意圖。 圖15(a)～圖15(d)係例示第2實施形態之電子裝置之一部分之示意剖視圖。 圖16係例示第2實施形態之電子裝置之示意剖視圖。 圖17係例示第2實施形態之電子裝置之示意剖視圖。 圖18係例示第2實施形態之電子裝置之示意剖視圖。 圖19係例示第2實施形態之電子裝置之示意剖視圖。 圖20係例示第2實施形態之電子裝置之示意剖視圖。 圖21係例示第2實施形態之電子裝置之示意剖視圖。
10:電磁波衰減體
10s:基體
11:磁性層
12:非磁性層
13:導電層
14:導電層
81:電磁波
81a:振動方向
t1:第1厚度
t2:第2厚度
X:軸
Y:軸
Z:軸
θ:角度

Claims (19)

  1. 一種電磁波衰減體，其具備： 複數個磁性層；及 導電性之複數個非磁性層；且 自前述複數個磁性層之1個朝向前述複數個磁性層之另1個之方向係沿著第1方向； 前述複數個非磁性層之1個位於前述複數個磁性層之前述1個與前述複數個磁性層之前述另1個之間； 前述複數個磁性層之前述1個沿著前述第1方向之第1厚度為前述複數個非磁性層之前述1個沿著前述第1方向之第2厚度之1/2倍以上； 前述複數個磁性層之數目為3以上。
  2. 如請求項1之電磁波衰減體，其中前述複數個磁性層之前述1個包含晶粒；且 前述晶粒之徑之平均值為40 nm以下。
  3. 如請求項1之電磁波衰減體，其中前述複數個磁性層之前述1個包含與前述複數個非磁性層之前述1個對向之第1面；且 前述第1面包含第1頂部及第1底部； 前述第1頂部與前述第1底部之間之沿著前述第1方向之距離為10 nm以上。
  4. 如請求項3之電磁波衰減體，其中前述距離為10 μm以下。
  5. 如請求項1之電磁波衰減體，其中前述複數個磁性層之前述1個包含與前述複數個非磁性層之前述1個對向之第1面；且 前述第1面包含第1頂部、第2頂部及第1底部； 與前述第1方向交叉之第2方向上之前述第1底部之位置，位於前述第2方向上之前述第1頂部之位置與前述第2方向上之前述第2頂部之位置之間； 前述複數個非磁性層之前述1個之至少一部分在前述第2方向上位於前述第1頂部與前述第2頂部之間。
  6. 如請求項1之電磁波衰減體，其中前述複數個磁性層之前述至少1個包含磁壁。
  7. 如請求項1之電磁波衰減體，其中前述第1厚度為20 nm以上；且 前述第2厚度為10 nm以上。
  8. 如請求項1之電磁波衰減體，其中前述複數個磁性層之前述至少1個包含複數個磁性膜及複數個非磁性膜；且 自前述複數個磁性膜之1個朝向前述複數個磁性膜之另1個之方向係沿著前述第1方向； 前述複數個非磁性膜之1個位於前述複數個磁性膜之前述1個與前述複數個磁性膜之前述另1個之間； 前述複數個磁性膜之前述1個沿著前述第1方向之第3厚度，厚於前述複數個非磁性膜之前述1個沿著前述第1方向之第4厚度； 前述第4厚度為0.5 nm以上7 nm以下。
  9. 如請求項8之電磁波衰減體，其中前述複數個非磁性膜之前述至少1個之至少一部分包含選自由Cu、Ta、Ti、W、Mo、Nb及Hf所組成之群中之至少1個。
  10. 如請求項8之電磁波衰減體，其中前述複數個磁性膜之前述至少1個之至少一部分包含選自由Co、Ni及Fe所組成之群中之至少1個。
  11. 如請求項1之電磁波衰減體，其中前述複數個磁性膜之前述至少1個之至少一部分包含選自由Co、Ni及Fe所組成之群中之至少1個。
  12. 如請求項11之電磁波衰減體，其中前述複數個磁性層之前述至少1個之前述至少一部分更包含選自由Cu、Mo及Cu所組成之群中之至少1個。
  13. 如請求項1之電磁波衰減體，其中前述複數個磁性層之前述至少1個之至少一部分包含Fe100-x1-x2 αx1 Nx2 ；且 前述α包含選自由Zr、Hf、Ta、Nb、Ti、Si及Al所組成之群中之至少1個。
  14. 如請求項1之電磁波衰減體，其中前述複數個非磁性層之前述至少1個之前述至少一部分更包含選自由Cu、Al、Ni、Cr、Mn、Mo、Zr及Si所組成之群中之至少1個。
  15. 如請求項1之電磁波衰減體，其中前述複數個磁性層之1個之至少一部分之磁化之方向，與前述複數個磁性層之另1個之至少一部分之磁化之方向交叉。
  16. 一種電子裝置，其具備： 請求項1之電磁波衰減體；及 電子元件。
  17. 如請求項16之電子裝置，其中前述複數個磁性層及前述複數個非磁性層之至少1個接地。
  18. 如請求項16之電子裝置，其中前述電磁波衰減體包含複數個區域；且 前述電子元件之至少一部分設置於前述複數個區域之間。
  19. 如請求項16之電子裝置，其中前述電磁波衰減體設置有複數個；且 前述電子元件之至少一部分設置於前述複數個電磁波衰減體之間。
TW109100842A 2019-01-11 2020-01-10 電磁波衰減體及電子裝置 TWI749445B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019003740A JP7325964B2 (ja) 2019-01-11 2019-01-11 電磁波減衰体及び電子装置
JP2019-003740 2019-01-11

Publications (2)

Publication Number Publication Date
TW202042615A true TW202042615A (zh) 2020-11-16
TWI749445B TWI749445B (zh) 2021-12-11

Family

ID=71516414

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109100842A TWI749445B (zh) 2019-01-11 2020-01-10 電磁波衰減體及電子裝置

Country Status (5)

Country Link
US (1) US11011474B2 (zh)
JP (1) JP7325964B2 (zh)
KR (1) KR102288244B1 (zh)
CN (1) CN111436186B (zh)
TW (1) TWI749445B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978790B2 (en) * 2017-09-12 2021-04-13 Mark P Kramer Electromagnetic radiation attenuating device for laptop computers
JP7160705B2 (ja) * 2019-01-28 2022-10-25 株式会社東芝 電磁波減衰体及び電子装置
US11710707B2 (en) 2020-03-26 2023-07-25 Shibaura Mechatronics Corporation Electromagnetic wave attenuator, electronic device, film formation apparatus, and film formation method
JP2022028114A (ja) * 2020-07-31 2022-02-16 株式会社三洋物産 遊技機
US20220165466A1 (en) * 2020-11-21 2022-05-26 Winchester Technologies, LLC Millimeter thick magnetic pcb with high relative permeability and devices thereof

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61237500A (ja) 1985-04-13 1986-10-22 日立金属株式会社 電磁シ−ルド材料
JPS62256498A (ja) 1986-04-30 1987-11-09 川崎製鉄株式会社 電磁波シ−ルド効果に優れた複合金属薄帯
JPH02172299A (ja) 1988-12-23 1990-07-03 Mitsubishi Rayon Co Ltd シールド装置の製造方法
CA2092371C (en) * 1993-03-24 1999-06-29 Boris L. Livshits Integrated circuit packaging
JPH07249888A (ja) * 1994-03-11 1995-09-26 Nippon Telegr & Teleph Corp <Ntt> 電磁波吸収シート
JPH08288684A (ja) * 1995-04-20 1996-11-01 K Lab:Kk 電磁波吸収体
JPH11340037A (ja) * 1998-05-27 1999-12-10 Matsushita Electric Ind Co Ltd 軟磁性膜、軟磁性多層膜、およびそれらの製造方法並びにそれらを用いた磁性体素子
JP2000063999A (ja) 1998-08-19 2000-02-29 Mitsubishi Materials Corp 磁気シールド用偏平状Ｆｅ基合金粉末
JP2001291989A (ja) * 2000-04-04 2001-10-19 Tokin Corp 金属筐体を備えた電子部品
US6790541B2 (en) * 2000-04-12 2004-09-14 Alps Electric Co., Ltd. Exchange coupling film and electroresistive sensor using the same
JP2003023286A (ja) 2001-07-05 2003-01-24 Showa Electric Wire & Cable Co Ltd 電波吸収材料
FI20020025A0 (fi) 2002-01-08 2002-01-08 4 D Neuroimaging Oy Komposiittiseinõrakenne parannetun magneettisuojauksen aikaansaamiseksi
WO2004084603A1 (ja) * 2003-03-17 2004-09-30 Kajima Corporation 開放型磁気シールド構造及びその磁性体フレーム
JP2004303825A (ja) 2003-03-28 2004-10-28 Tdk Corp 積層軟磁性部材、電子機器
WO2007032252A1 (ja) 2005-09-12 2007-03-22 Kabushiki Kaisha Toshiba 軟磁性フィルムとそれを用いた電磁波対策部品および電子機器
JP2007317304A (ja) * 2006-05-25 2007-12-06 Fujitsu Ltd 磁気記録媒体および磁気記憶装置
JP2009239021A (ja) 2008-03-27 2009-10-15 Toshiba Corp 高周波磁性材料、アンテナ装置および高周波磁性材料の製造方法。
US7799602B2 (en) * 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
JP5546895B2 (ja) * 2009-04-30 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
JP2012033764A (ja) 2010-07-30 2012-02-16 Toshiba Corp 電磁シールドシートとその製造方法
JP2012038807A (ja) 2010-08-04 2012-02-23 Toshiba Corp 電磁シールドシート
EP2745298B1 (en) * 2011-08-17 2019-12-11 Regents of the University of Minnesota Technique and system for forming iron nitride permanent magnet
WO2013081043A1 (ja) * 2011-11-30 2013-06-06 Kagawa Seiji 複合電磁波吸収シート
JP2013153041A (ja) 2012-01-25 2013-08-08 Nec Tokin Corp ノイズ抑制構造体
JP5829562B2 (ja) 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
JP6122353B2 (ja) * 2013-06-25 2017-04-26 ルネサスエレクトロニクス株式会社 半導体パッケージ
JP6948706B2 (ja) * 2015-07-16 2021-10-13 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
US9871005B2 (en) * 2016-01-07 2018-01-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP2017143210A (ja) 2016-02-12 2017-08-17 住友ベークライト株式会社 電子部品封止体の製造方法、電子装置の製造方法
US10354950B2 (en) * 2016-02-25 2019-07-16 Ferric Inc. Systems and methods for microelectronics fabrication and packaging using a magnetic polymer
US10242954B2 (en) * 2016-12-01 2019-03-26 Tdk Corporation Electronic circuit package having high composite shielding effect
US9972579B1 (en) * 2016-11-16 2018-05-15 Tdk Corporation Composite magnetic sealing material and electronic circuit package using the same
WO2017210155A1 (en) * 2016-05-31 2017-12-07 The Board Of Trustees Of The University Of Alabama Iron-based magnetic thin films
KR101772871B1 (ko) * 2016-07-11 2017-08-30 주식회사 두산 안테나 모듈 형성용 복합기판 및 이의 제조방법
JP6478001B2 (ja) 2016-12-05 2019-03-06 株式会社村田製作所 電子部品
JP6767922B2 (ja) * 2017-05-16 2020-10-14 株式会社東芝 半導体装置
JP6921691B2 (ja) 2017-09-13 2021-08-18 株式会社東芝 半導体装置
US20200058429A1 (en) * 2018-08-20 2020-02-20 The Board Of Trustees Of The University Of Alabama Fe-Co-Si ALLOY MAGNETIC THIN FILM
JP7160705B2 (ja) * 2019-01-28 2022-10-25 株式会社東芝 電磁波減衰体及び電子装置

Also Published As

Publication number Publication date
CN111436186B (zh) 2022-03-11
JP7325964B2 (ja) 2023-08-15
US20200227358A1 (en) 2020-07-16
KR102288244B1 (ko) 2021-08-11
US11011474B2 (en) 2021-05-18
CN111436186A (zh) 2020-07-21
KR20200087710A (ko) 2020-07-21
JP2020113650A (ja) 2020-07-27
TWI749445B (zh) 2021-12-11

Similar Documents

Publication Publication Date Title
TWI749445B (zh) 電磁波衰減體及電子裝置
CN111491500B (zh) 电磁波衰减体及电子装置
JP2015061310A (ja) 音響センサ及び音響センサシステム
JP6767922B2 (ja) 半導体装置
KR100908356B1 (ko) 전자기 노이즈 억제체 및 그것을 이용한 전자기 노이즈 억제방법
US10510680B2 (en) Semiconductor device having electromagnetic wave attenuation layer
JP6080020B2 (ja) 伝送線路及び配線基板、並びに、これらを用いた高周波装置
US4782312A (en) Mode selective magnetostatic wave resonators
JP2022150153A (ja) 磁気センサ
US20090128445A1 (en) Apparatus For Attenuating Reflections Of Electromagnetic Waves, Method For Its Manufacture And Its Use
KR101809242B1 (ko) 자기 스커미온을 이용한 스핀파 필터링 소자
JP3990386B2 (ja) マイクロ波伝送線路およびマイクロ波フィルタ
JP2023070230A (ja) 電磁波減衰体及び電子装置
JP3990394B2 (ja) 高周波フィルタ
JP2022007092A (ja) コモンモードノイズ抑制部材
JP2003197410A (ja) 電磁雑音抑制体およびその製造方法
US20200066608A1 (en) Electronic device
JP2023070227A (ja) 電磁波減衰体及び電子装置
JP2015142103A (ja) 半導体装置