TWI575700B - 封裝結構及封裝方法 - Google Patents

封裝結構及封裝方法 Download PDF

Info

Publication number
TWI575700B
TWI575700B TW104103214A TW104103214A TWI575700B TW I575700 B TWI575700 B TW I575700B TW 104103214 A TW104103214 A TW 104103214A TW 104103214 A TW104103214 A TW 104103214A TW I575700 B TWI575700 B TW I575700B
Authority
TW
Taiwan
Prior art keywords
conductive layer
substrate
layer
electromagnetic
encapsulation
Prior art date
Application number
TW104103214A
Other languages
English (en)
Other versions
TW201628158A (zh
Inventor
潘吉良
周建瑋
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW104103214A priority Critical patent/TWI575700B/zh
Publication of TW201628158A publication Critical patent/TW201628158A/zh
Application granted granted Critical
Publication of TWI575700B publication Critical patent/TWI575700B/zh

Links

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

封裝結構及封裝方法
本發明是有關於一種封裝結構及封裝方法,且特別是有關於一種具有電磁屏蔽(Electro-Magnetic Interference Shielding,EMI Shielding)功效的封裝結構及封裝方法。
由於電子產品不斷朝向小尺寸、多功能、高效能的趨勢發展,使得架構電子產品電路功能之積體電路晶粒亦須符合微小化、高密度、高功率、高速的需求,因此積體電路之電子訊號受到電磁干擾(Electro-Magnetic Interference,EMI)的情況越來越嚴重。電磁干擾現象時常發生的地方之一是積體電路晶粒中主晶粒對於鄰近晶粒或系統之干擾,亦或是鄰近晶粒或系統對主晶粒之干擾,進而出現操作錯誤或功能損毀。為了避免電磁干擾問題影響積體電路晶粒使用時的穩定性,傳統會使用一金屬蓋體(EMI shielding case)覆蓋於積體電路或是由積體電路及被動元件共同組成之電子產品之外,用來防止電磁波的外洩或是避免外部電磁波滲入而造成干擾。金屬導體為防制電磁干擾的良好材料,但由 金屬導體加工製作之金屬蓋體卻存在著不易塑形、價格高,並需要保留相對尺寸之實作空間故無法符合電子產品所需之微小尺寸及低成本量產之需求。
現有技術中為了解決上述電磁干擾問題,提出了具有特殊電磁屏蔽功效的佈線結構於基板或印刷式電路板上,該些特殊電磁屏蔽功效的佈線結構係具有濾除或接收特定頻率波段電磁波之效果,進而減少或避免電磁輻射干擾存在於晶粒之間或電子產品之間。然而,上述特殊的佈線結構也相對需要佔用額外的基板面積甚至需要增加基板的導電層層數,進而無法達到縮小尺寸,並增加製作成本。
本發明的實施例提供一種封裝結構,其具有良好的電磁屏蔽功效。
本發明的實施例提供一種封裝方法,其可以使封裝後的電子裝置具有良好的電磁屏蔽功效。
本發明的實施例之封裝結構包括一基板、一基板導電層、一晶粒以及一第一防護單元。晶粒及基板導電層配置於基板上且晶粒位於第一防護單元及基板之間。第一防護單元包括一第一封裝層以及一第一防護導電層。第一封裝層至少覆蓋晶粒並暴露至少部分基板導電層。第一防護導電層配置於第一封裝層的外表面並電性連接基板導電層,且第一防護導電層包括至少一第一 電磁防護結構。
本發明的實施例之封裝方法包括提供一基板、一基板導電層及一晶粒;形成一封裝層於晶粒上;形成一防護導電層於封裝層的外表面並電性連接至基板導電層。基板導電層及晶粒配置於基板上,且封裝層至少覆蓋晶粒並暴露至少部分基板導電層。防護導電層包括至少一電磁防護結構,電磁防護結構具有一電磁防護圖形。
在本發明的一實施例中,上述的第一電磁防護結構為一電磁帶拒濾波器(Electromagnetic Bandgap filter,EBG filter)結構,用以濾除某一特定或複數頻率波段之電氣訊號。
在本發明的一實施例中,上述的第一電磁防護結構為一平板天線結構(patch antenna),用以接收某一特定或複數頻率波段之電氣訊號。
在本發明的一實施例中,上述的封裝結構更包括一第二防護單元。第二防護單元包括一第二封裝層以及一第二防護導電層。第二封裝層覆蓋第一防護單元並暴露至少部分基板導電層。第二防護導電層配置於第二封裝層的外表面並電性連接基板導電層,且第二防護導電層包括至少一第二電磁防護結構。
在本發明的一實施例中,形成上述一防護導電層的步驟更包括形成一圖案化絕緣層(Mask)於封裝層之外表面、形成一電性連接至基板導電層的防護導電層於圖案化絕緣層所暴露的部分封裝層、移除圖案化絕緣層。圖案化絕緣層係用以在封裝層的外 表面上至少暴露出電磁防護圖形,進而使防護導電層可以以增層法製作流程完成。
在本發明的一實施例中,形成上述一防護導電層的步驟更包括形成一電性連接至基板導電層的防護導電層於封裝層之外表面;形成一圖案化絕緣層(Mask)於防護導電層的外表面;蝕刻圖案化絕緣層所暴露的部分防護導電層;移除圖案化絕緣層。圖案化絕緣層覆蓋防護導電層的區域至少形成一電磁防護圖形,進而使防護導電層可以以減層法製作流程完成。
基於上述,本發明實施例的封裝結構因為具有第一防護單元覆蓋晶粒,藉由所述第一防護單元上具有第一電磁防護結構的第一防護導電層和基板導電層,使該封裝結構具有良好的電磁屏蔽功效,進而確保晶粒運作時的穩定性。本發明的實施例的封裝方法因為形成了電性連接至基板導電層的防護導電層在覆蓋晶粒的封裝層上,因此使該封裝結構具有良好的電磁屏蔽功效,進而確保晶粒使用時的穩定性。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
d1、d2、d3‧‧‧方向
100、100A‧‧‧封裝結構
110‧‧‧基板
120、120A‧‧‧基板導電層
130‧‧‧晶粒
140、150A‧‧‧防護單元
142、152A‧‧‧封裝層
144、144A、144B、154A‧‧‧防護導電層
146、146C、156A‧‧‧電磁防護結構
146A‧‧‧平板天線結構
146B‧‧‧電磁帶拒濾波器結構
200、200A‧‧‧圖案化絕緣層
246A、246B、246C‧‧‧電磁防護圖形
圖1是依照本發明的第一實施例的一種封裝結構示意圖。
圖2A及圖2B是依照本發明的一實施例中一種電磁防護結構 示意圖。
圖3是依照本發明的第二實施例的一種封裝結構剖面圖。
圖4A至4G是依照本發明的第三實施例的一種封裝方法示意圖。
圖5A至圖5C是依照本發明的第四實施例的一種形成防護導電層的步驟示意圖。
圖1是依照本發明的第一實施例的一種封裝結構剖面圖。請參照圖1,在本發明的第一實施例中,封裝結構100包括一基板110、一基板導電層120、一晶粒130以及一第一防護單元140,且第一防護單元140包括一第一封裝層142以及一第一防護導電層144。晶粒130及基板導電層120配置於基板110上且晶粒130位於第一防護單元140及基板110之間。亦即晶粒130由第一防護單元140和基板110所包覆。晶粒130係由積體電路組成並具有可實現電子產品之具體功能,並藉由基板110傳遞電氣訊號於晶粒130與鄰近之晶粒或電子產品(未顯示於圖中),按習知技藝可知,晶粒130與基板110之電性連結方式可為銲線(Bondwire)或金屬錫球(Solder ball)或其他等效方式實現(未顯示於圖中)。第一封裝層142覆蓋晶粒130並暴露部分基板導電層120。第一防護導電層144配置於第一封裝層142的外表面並電性連接基板導電層120,且第一防護導電層144包括至少一第一電磁防護結構 146。亦即第一防護導電層144例如以適於導電的金屬材料形成在例如是封裝膠體所形成的第一封裝層142的表面上,讓自外界傳遞往晶粒130或晶粒130往外傳遞的電磁波輻射能量無法穿透具有第一電磁防護結構146的第一防護導電層144,亦或是被第一電磁防護結構146大幅度衰減,因此可以提供一個良好的電磁屏蔽效果。
圖2A及圖2B是依照本發明的一實施例中一種電磁防護結構示意圖。請參照圖1、圖2A及圖2B,在本發明的第一實施例中,上述的第一電磁防護結構146例如是圖2A所繪示的一種平板天線結構146A,其用以接收一頻率波段的電氣訊號。平板天線結構146A例如可以設計為用以接受特定頻率點之天線或用以接收特定頻率範圍之天線,但本發明不限於此。第一電磁防護結構146更可以例如是圖2B所繪示的一種電磁帶拒濾波器結構146B,其用以濾除一頻率波段的電氣訊號。電磁帶拒濾波器結構146B例如可以設計為用以濾除特定頻率點之濾波器或用以濾除特定頻率範圍之濾波器。
詳細來說,請參照圖1,在本實施例中,當晶粒130在實際運作時發出一電磁波(此處以沿著方向d1傳遞的電磁波為例,但本發明不以此方向為限),當電磁波傳遞至第一防護導電層144時,所述電磁波會被第一防護導電層144所吸收而成為一電氣訊號沿著方向d3往基板導電層120傳遞。當第一防護導電層144的第一電磁防護結構146為平板天線結構146A時,平板天線結構 146A可以輔助接收所述電磁波。也就是平板天線結構146A可以針對晶粒130運作時會發出的主要電磁波頻率波段來作接收,進而使晶粒130發出的電磁波訊號不會影響到鄰近其他晶粒或系統。換句話說,藉由平板天線結構146A來使第一防護導電層144的電磁防護功效更加優化。
另一方面,當晶粒130在實際運作時有自外界傳來的電磁波(此處以沿著方向d2傳遞的電磁波為例,但本發明不以此方向為限),當電磁波傳遞至第一防護導電層144時,所述電磁波會被第一防護導電層144所吸收而成為一電氣訊號沿著方向d3往基板導電層120傳遞。當第一防護導電層144的第一電磁防護結構146為電磁帶拒濾波器結構146B時,電磁帶拒濾波器結構146B可以輔助濾除所述電磁波。也就是電磁帶拒濾波器結構146B可以針對晶粒130運作時會受到影響的主要電磁波頻率波段來作濾除,進而使晶粒130不會被來自外界的電磁波影響。換句話說,藉由電磁帶拒濾波器結構146B來使第一防護導電層144的電磁防護功效更加優化。
在本實施例中,上述的基板導電層120例如是基板110上的電源線(Power)或接地線(Ground),本發明不限於此。因此,上述本發明的第一實施例中的封裝結構100藉由包括有第一電磁防護結構146的第一防護導電層144可以讓電磁防護功效更加優化,同時電磁防護導電層144所包括的第一電磁防護結構146數量更不限於參照圖式所繪示的一個,更可以視需求有多個設計, 圖式僅用以清楚說明其各元件的相對關係,並非用以限定本發明。
圖3是依照本發明的第二實施例的一種封裝結構的剖面圖。請參照圖3,在本發明的第二實施例中,封裝結構100A更包括一第二防護單元150A。第二防護單元150A包括一第二封裝層152A以及一第二防護導電層154A。第二封裝層152A覆蓋第一防護單元140A並暴露至少部分基板導電層120A。第二防護導電層154A配置於第二封裝層152A的外表面並電性連接基板導電層120A,且第二防護導電層154A包括至少一第二電磁防護結構156A。亦即,在本實施例中,除了有第一防護單元140A提供和上述第一防護單元140類似的電磁防護功效外,第二防護單元150A使封裝結構100A具有多層防護導電層144A、154A帶來防護功效。
詳細來說,在本實施例中,上述的第二電磁防護結構156A例如是圖2A所繪示的一種平板天線結構146A或圖2B所繪示的一種電磁帶拒濾波器結構146B,因此通過的電磁波會經過上述的優化處理後傳遞至基板110A上的基板導電層120A,其中平板天線結構146A及電磁帶拒濾波器結構146B的各自功效已於上述說明,在此不再贅述。
舉例來說,當本實施例的第二電磁防護結構156A例如為電磁帶拒濾波器結構146B而第一電磁防護結構146C例如為平板天線結構146A,因此來自晶粒130的電磁波可以由靠近晶粒130的第一電磁防護結構146C接收,而來自外界的電磁波可以由靠近 外層的第二電磁防護結構156A濾除,因此提供了一種更完善的電磁防護功效。在本實施例中,第一封裝層142A和第二封裝層152A例如是由相同絕緣封裝材料形成,但本發明不限於此。在其他實施例中,第一封裝層及第二封裝層更可以視需求搭配適當地材料來進行封裝。
圖4A至4G是依照本發明的第三實施例的一種封裝方法的示意圖。下列將舉例說明上述封裝結構100的封裝方法,因此類似元件將以相同標號表示。請參照圖4A,在本發明的第三實施例的封裝方法先提供一基板110、一基板導電層120及一晶粒130,基板導電層120例如是搭配晶粒130所設計的電源線或接地線,且基板導電層120及晶粒130配置於基板110上。
請參照圖4B,本實施例的封裝方法接著形成一封裝層142於晶粒上,其中封裝層142至少覆蓋晶粒130並暴露至少部分基板導電層120。亦即,在利用例如是封裝膠體形成封裝層142時,部分基板導電層120沒有被封裝層142所覆蓋而直接暴露在外。
請參照圖4C、4D及4E,本實施例的封裝方法接著形成一圖案化絕緣層200於封裝層142的外表面,其中圖案化絕緣層200用以在外表面上暴露出電磁防護圖形。詳細來說,圖案化絕緣層200例如在封裝層142的外表面上暴露出搭配平板天線結構的電磁防護圖形246A,但本發明不限於此。圖案化絕緣層200更可以例如在封裝層142的外表面上暴露出搭配電磁帶拒濾波器結構 的電磁防護圖形246B。
請參照4F,本實施例的封裝方法接著形成一電性連接至基板導電層120的防護導電層144於圖案化絕緣層200所暴露的部分封裝層142。詳細來說,防護導電層144例如是以化學加工方式形成。需要說明的是,圖4E及圖4F所繪示的剖面圖例如是沿著圖案化絕緣層200所暴露之區域所繪示之剖面圖,因此其中繪示的圖案化絕緣層200並非用以限定本發明元件之間的位置。由於圖案化絕緣層200暴露出上述的電磁防護圖形246A或246B,因此所形成的防護導電層144自然會具有圖2A及圖2B所繪示的平板天線結構146A或電磁帶拒濾波器結構146B等結構。
請參照4G,本實施例的封裝方法接著移除圖案化絕緣層200而形成一封裝結構100,而所形成的封裝結構100藉由上述具有電磁防護結構的防護導電層144,可以提供良好的電磁防護功效,也就是本實施例的封裝方法可以形成一種具有良好電磁防護功效的封裝結構。
詳細來說,請參照圖4C至圖4G,上述本發明的第三實施例的封裝方法例如是利用增層法製作流程來形成防護導電層144於封裝層142的外表面並電性連接基板導電層120,但本發明不限於此。
圖5A至圖5C是依照本發明的第四實施例的一種形成防護導電層的步驟示意圖。請參照圖5A及圖5B,在本發明的第四實施例中,在經由上述步驟形成完封裝層142B後,更可以形成一 電性連接至基板導電層120B的防護導電層144B於封裝層142B的外表面,再形成一圖案化絕緣層200A於防護導電層144B的外表面。圖案化絕緣層200A和上述圖案化絕緣層200的不同之處在於,圖案化絕緣層200A覆蓋防護導電層144B的區域包括至少一電磁防護圖形246C。也就是有部分圖案化絕緣層200A形成為電磁防護圖形246C的形狀,此處以上述的平板天線結構為例,但本發明不限於此。
請參照圖5C,本實施例的封裝方法接著蝕刻圖案化絕緣層200A所暴露的部分防護導電層144B,藉以形成防護導電層144,也就是具有電磁防護結構146的防護導電層144。接著移除圖案化絕緣層200A就可以形成如圖4G所繪示的封裝結構100。也就是說,本實施例的封裝方法例如是利用減層法製作流程來形成防護導電層144,其中藉由圖案化絕緣層200A作為遮罩來形成電磁防護結構146,藉以提供一種具有良好電磁防護功效的封裝結構。
綜上所述,本發明的實施例的封裝結構因為具有防護單元覆蓋晶粒,防護單元的防護導電層可以吸收、阻隔穿透的電磁波訊號,同時再藉由防護導電層的電磁防護結構,還可以對接收到的電磁波訊號作優化處理再傳遞至基板導電層,使該封裝結構具有良好的電磁屏蔽功效,進而確保晶粒運作時的穩定性。本發明的實施例的封裝方法因為形成了電性連接至基板導電層的防護導電層在覆蓋晶粒的封裝層上,且所形成的防護導電層具有可以 優化電磁防護功效的電磁防護結構,因此使該封裝結構具有良好的電磁屏蔽功效,進而確保晶粒運作時的穩定性。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
d1、d2、d3‧‧‧方向
100‧‧‧封裝結構
110‧‧‧基板
120‧‧‧基板導電層
130‧‧‧晶粒
140‧‧‧防護單元
142‧‧‧封裝層
144‧‧‧防護導電層
146‧‧‧電磁防護結構

Claims (7)

  1. 一種封裝結構,包括:一基板;一基板導電層;一晶粒,該晶粒及該基板導電層配置於該基板上;以及一第一防護單元,該晶粒位於該第一防護單元及該基板之間,該第一防護單元包括:一第一封裝層,至少覆蓋該晶粒並暴露至少部分該基板導電層;一第一防護導電層,配置於該第一封裝層的外表面並電性連接該基板導電層,該第一防護導電層包括至少一第一電磁防護結構,其中該第一電磁防護結構為一平板天線結構,用以接收一頻率波段的電氣訊號;一第二防護單元,包括:一第二封裝層,覆蓋該第一防護單元並暴露至少部分該基板導電層;以及一第二防護導電層,配置於該第二封裝層的外表面並電性連接該基板導電層,該第二防護導電層包括至少一第二電磁防護結構,其中該第二電磁防護結構為一電磁帶拒濾波器結構,用以濾除一頻率波段的電氣訊號。
  2. 一種封裝結構,包括:一基板; 一基板導電層;一晶粒,該晶粒及該基板導電層配置於該基板上;以及一第一防護單元,該晶粒位於該第一防護單元及該基板之間,該第一防護單元包括:一第一封裝層,至少覆蓋該晶粒並暴露至少部分該基板導電層;一第一防護導電層,配置於該第一封裝層的外表面並電性連接該基板導電層,該第一防護導電層包括至少一第一電磁防護結構,其中該第一電磁防護結構為一電磁帶拒濾波器結構,用以濾除一頻率波段的電氣訊號;一第二防護單元,包括:一第二封裝層,覆蓋該第一防護單元並暴露至少部分該基板導電層;以及一第二防護導電層,配置於該第二封裝層的外表面並電性連接該基板導電層,該第二防護導電層包括至少一第二電磁防護結構,其中該第二電磁防護結構為一平板天線結構,用以接收一頻率波段的電氣訊號。
  3. 一種封裝方法,包括:提供一基板、一基板導電層及一晶粒,其中該基板導電層及該晶粒配置於該基板上;形成一封裝層於該晶粒上,且該封裝層至少覆蓋該晶粒並暴露至少部分該基板導電層;以及 形成一防護導電層於該封裝層的外表面並電性連接至該基板導電層,其中該防護導電層包括至少一電磁防護結構,該電磁防護結構具有一電磁防護圖形。
  4. 如申請專利範圍第3項所述的封裝方法,其中該形成一防護導電層的步驟更包括:形成一圖案化絕緣層於該封裝層的外表面,該圖案化絕緣層用以在該外表面上暴露出該至少一電磁防護圖形;形成一電性連接至該基板導電層的防護導電層於該圖案化絕緣層所暴露的部分該封裝層;以及移除該圖案化絕緣層。
  5. 如申請專利範圍第3項所述的封裝方法,其中該形成一防護導電層的步驟更包括:形成一電性連接至該基板導電層的防護導電層於該封裝層的外表面;形成一圖案化絕緣層於該防護導電層的外表面,該圖案化絕緣層覆蓋該防護導電層的區域包括該至少一電磁防護圖形;蝕刻該圖案化絕緣層所暴露的部分該防護導電層;以及移除該圖案化絕緣層。
  6. 如申請專利範圍第3項所述的封裝方法,其中該電磁防護結構為一電磁帶拒濾波器結構,用以濾除一頻率波段的電氣訊號。
  7. 如申請專利範圍第3項所述的封裝方法,其中該電磁防護結構為一平板天線結構,用以接收一頻率波段的電氣訊號。
TW104103214A 2015-01-30 2015-01-30 封裝結構及封裝方法 TWI575700B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104103214A TWI575700B (zh) 2015-01-30 2015-01-30 封裝結構及封裝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104103214A TWI575700B (zh) 2015-01-30 2015-01-30 封裝結構及封裝方法

Publications (2)

Publication Number Publication Date
TW201628158A TW201628158A (zh) 2016-08-01
TWI575700B true TWI575700B (zh) 2017-03-21

Family

ID=57181864

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104103214A TWI575700B (zh) 2015-01-30 2015-01-30 封裝結構及封裝方法

Country Status (1)

Country Link
TW (1) TWI575700B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112825317B (zh) * 2019-11-21 2024-02-23 环旭电子股份有限公司 具有电磁防护功能的SiP模块及其制造方法
CN112002677A (zh) * 2020-08-25 2020-11-27 济南南知信息科技有限公司 一种rf通信组件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201145667A (en) * 2010-06-07 2011-12-16 Universal Global Scient Ind Co Ltd Package structure with antenna and the fabrication method thereof
TW201201345A (en) * 2010-06-02 2012-01-01 Stats Chippac Ltd Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201201345A (en) * 2010-06-02 2012-01-01 Stats Chippac Ltd Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die
TW201145667A (en) * 2010-06-07 2011-12-16 Universal Global Scient Ind Co Ltd Package structure with antenna and the fabrication method thereof

Also Published As

Publication number Publication date
TW201628158A (zh) 2016-08-01

Similar Documents

Publication Publication Date Title
KR101897520B1 (ko) 신뢰성을 가지는 반도체 패키지 및 이의 제조방법
TWI471985B (zh) 晶片封裝體及其製作方法
TWI483375B (zh) 半導體裝置
US8212340B2 (en) Chip package and manufacturing method thereof
US20100110656A1 (en) Chip package and manufacturing method thereof
US7687283B2 (en) Method of producing a semiconductor device having a magnetic layer formed thereon
US20170330839A1 (en) Semiconductor package and method of manufacturing the same
EP3951855A1 (en) Embedded packaging structure and preparation method therefor, and terminal
TWI553825B (zh) 堆疊式封裝模組與其製造方法
TWI605564B (zh) 封裝結構及其製法
US10217711B2 (en) Semiconductor package and manufacturing method thereof
TWI731025B (zh) 半導體封裝的製造方法
US10396040B2 (en) Method for fabricating electronic package having a protruding barrier frame
EP2849227A1 (en) Chip package and packaging method
TWI575700B (zh) 封裝結構及封裝方法
CN107887698B (zh) 电子封装结构及其制法
US20140210059A1 (en) Organic module emi shielding structures and methods
TWI532424B (zh) 蓋板結構及其製作方法
US20120248585A1 (en) Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same
TWI491009B (zh) 晶片級電磁干擾屏蔽結構及製造方法
WO2023098517A1 (zh) Sip封装组件及其封装方法、制作方法
US20230075555A1 (en) Electromagnetic shields with bonding wires for sub-modules
JP7188643B2 (ja) 半導体装置、半導体装置の製造方法
US20120211876A1 (en) Module ic package structure
US11825595B2 (en) Manufacturing method of circuit board assembly