CN114078823A - 扇出型封装结构及其制造方法 - Google Patents

扇出型封装结构及其制造方法 Download PDF

Info

Publication number
CN114078823A
CN114078823A CN202010827261.6A CN202010827261A CN114078823A CN 114078823 A CN114078823 A CN 114078823A CN 202010827261 A CN202010827261 A CN 202010827261A CN 114078823 A CN114078823 A CN 114078823A
Authority
CN
China
Prior art keywords
layer
metal
fan
shielding layer
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010827261.6A
Other languages
English (en)
Inventor
林耀剑
杨丹凤
刘硕
周莎莎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN202010827261.6A priority Critical patent/CN114078823A/zh
Priority to PCT/CN2021/094564 priority patent/WO2022037147A1/zh
Priority to US18/018,266 priority patent/US20230282599A1/en
Publication of CN114078823A publication Critical patent/CN114078823A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供一种扇出型封装结构及其制造方法，扇出型封装结构包括重布线层、至少一塑封层、至少一第一屏蔽层、至少一个芯片和至少一个电连接件，重布线层包括接地线路层，芯片和电连接件设于重布线层第一面上，电连接件位于芯片外侧，并电性连接至接地线路层；塑封层设于所述重布线层第一面之上，包封电连接件和芯片；第一屏蔽层至少有部分覆盖于塑封层的侧表面；电连接件至少有部分暴露于塑封层侧面，并电性连接至第一屏蔽层，第一屏蔽层和接地线路层之间通过电连接件电性导通。通过电连接件将第一屏蔽层连接至接地线路层，从而可利用电连接件分别与第一屏蔽层和接地线路层实现相对大面积的面接触，降低三者间的电阻，来提高屏蔽效果。

Description

扇出型封装结构及其制造方法
技术领域
本发明涉及封装技术领域，具体地涉及一种扇出型封装结构及其制造方法。
背景技术
随着集成电路进一步向着高密度、高集成度发展，芯片及电子器件的封装结构也向更高密度的方向发展。扇出晶圆级封装及板级封装技术由于具有小型化、低成本和高集成度等优点，以及具有更好的性能和更高的能源效率已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。
同时，重数字化和高频化的电子元器件在工作时向空间辐射了大量不同频率和波长的电磁波，严重的电磁辐射会干扰电子元器件性能的实现，在通讯及消费类电子方面对电磁屏蔽器件的需求持续增长，同时也对电磁屏蔽要求越来越高。
然而，相较于传统的基板，在晶圆级或者板级的扇出型封装中，特别是高密度的重布线层较薄，在封装体侧面和背面沉积电磁屏蔽薄膜层时，导电层与线路层的接触面积小，电阻会较高，从而影响屏蔽效果。
发明内容
本发明的目的在于提供一种扇出型封装结构及其制造方法。
本发明提供一种扇出型封装结构，包括重布线层和设于其第一面上的至少一个芯片或带芯片封装体，所述重布线层包括接地线路层；
所述扇出型封装结构还包括至少一塑封层、至少一第一屏蔽层和至少一个电连接件，所述电连接件设于所述重布线层第一面上，位于所述芯片或带芯片封装体外侧，并电性连接至所述接地线路层；
所述塑封层至少设于所述重布线层第一面之上，包封所述电连接件和所述芯片或带芯片封装体；
所述第一屏蔽层至少有部分覆盖于所述塑封层的侧表面；
所述电连接件至少有部分暴露于所述塑封层侧面，并电性连接至所述第一屏蔽层，所述第一屏蔽层和所述接地线路层之间通过所述电连接件电性导通。
作为本发明的进一步改进，所述重布线层包括图形化的金属线路层和图形化的介电层，所述金属线路层至少有部分形成接地线路层。
作为本发明的进一步改进，所述金属线路层厚度小于10μm，最小线距小于15μm。
作为本发明的进一步改进，相对于所述重布线层第一面的第二面上设有第一电接触块，所述第一电接触块电连接至所述金属线路层。
作为本发明的进一步改进，所述介电层的材料包括有机高分子树脂、带无机填料的有机高分子树脂、带玻纤布与填料片的有机高分子树脂、聚酰亚胺中的一种或多种的组合，所述金属线路层的材料包括铜、钛、钛钨中的一种或多种的组合。
作为本发明的进一步改进，所述电连接件包括主体件，所述主体件的材料为带无机填料的有机高分子树脂、或带玻纤布与填料片的有机高分子树脂。
作为本发明的进一步改进，所述主体件朝向与其相邻的所述第一屏蔽层侧壁的一侧设有贯通其上下表面的第一通孔。
作为本发明的进一步改进，所述第一通孔内填充有导电填料，所述主体件底部被所述导电填料包覆，电性连接于所述接地线路层，所述导电填料侧面露出所述塑封层与所述第一屏蔽层电性连接。
作为本发明的进一步改进，所述导电填料为包括银和/或铜的导电胶、或金属焊料。
作为本发明的进一步改进，所述主体件的上表面、下表面和所述第一通孔的侧壁面中的一处或多处设有第一金属层。
作为本发明的进一步改进，所述主体件上下表面设有第二金属层，所述第二金属层暴露于所述塑封层侧面，与所述第一屏蔽层电性连接。
作为本发明的进一步改进，所述主体件内设有第二通孔，所述第二通孔连通所述主体件上下表面，所述第二通孔内填充有金属或内壁面覆有金属，电性连通所述主体件上下表面的所述第二金属层。
作为本发明的进一步改进，所述主体件于位于其下表面的第二金属层上设有第二电接触块，所述第二电接触块与所述接地线路层电性连接。
作为本发明的进一步改进，所述电连接件的材料为导电材料。
作为本发明的进一步改进，所述电连接件为所述电连接件为电镀在所述接地线路层上的铜凸块，或为键合在所述接地线路层上的金属凸块、部分锡球、部分铜核球中的一种或多种的组合结构，或为烧结固化的金属或合金膏。
作为本发明的进一步改进，所述电连接件为部分金属焊线，其一端通过焊球与所述接地线路层电性连接，另一端暴露于所述塑封层侧面，与所述第一屏蔽层相连。
作为本发明的进一步改进，所述第一屏蔽层与所述塑封层之间还设有第二屏蔽层，所述第二屏蔽层为单层屏蔽层或多层复合屏蔽层，所述第二屏蔽层至少在一部分频率范围内与所述第一屏蔽层具有相异的屏蔽系数。
作为本发明的进一步改进，所述第二屏蔽层内设有多个屏蔽层凹槽或屏蔽层通孔，所述第一屏蔽层填充于所述屏蔽层凹槽或所述屏蔽层通孔内，或所述第一屏蔽层镀覆于所述屏蔽层凹槽或所述屏蔽层通孔的内壁面上。
作为本发明的进一步改进，所述电连接件位于所述重布线层的四个角上和/或四条边上，且以所述重布线层的中心呈基本对称式分布。
本发明还提供一种扇出型封装结构的制造方法，包括步骤：
提供一载板，在所述载板上制作图形化的金属线路层和介电层，堆叠形成重布线层，将至少部分靠近或覆盖或跨越至少部分切割道的所述金属线路层形成接地线路层；
将芯片、和/或带芯片封装体、和/或被动器件设于所述重布线层第一面，并电性连接至所述金属线路层；
将电连接件设于所述重布线层第一面上，并覆盖或跨越至少部分所述切割道，电连接至所述接地线路层；
将所述芯片和所述电连接件塑封形成塑封层；
去除所述载板，在相对于所述重布线层第一面的第二面上形成第一电接触块；
将完整封装体沿切割道切割形成单个封装结构；
在单个封装结构的所述塑封层外侧形成第一屏蔽层，所述第一屏蔽层至少覆盖所述塑封层侧面。
作为本发明的进一步改进，所述金属线路层厚度小于10μm，最小线距小于15μm。
作为本发明的进一步改进，所述介电层的材料包括有机高分子树脂、带无机填料的有机高分子树脂，带玻纤布与填料片的有机高分子树脂、聚酰亚胺的一种或多种的组合，所述金属线路层的材料包括铜、钛、钛钨中的一种或多种的组合。
作为本发明的进一步改进，“将电连接件设于所述重布线层第一面上”具体包括：
在主体件上制作贯穿其上下表面的第一通孔，在所述第一通孔内填充导电填料，并在所述主体件底面涂覆所述导电填料，将其通过导电填料电连接至所述接地线路层，所述第一通孔覆盖或跨越至少部分切割道。
作为本发明的进一步改进，所述主体件的材料为带无机填料的有机高分子树脂，或带玻纤布与填料有机高分子树脂，所述导电填料为包括银和/或铜的导电胶、或金属焊料。
作为本发明的进一步改进，所述主体件的上表面、下表面和所述第一通孔的侧壁面中的一处或多处形成有金属层。
作为本发明的进一步改进，“将电连接件设于所述重布线层第一面上”具体包括：
在主体件上制作贯穿其上下表面的第二通孔，在所述第二通孔内镀覆金属，并在所述主体件上下表面设置第二金属层，所述第二金属层覆盖或跨越至少部分切割道；
在所述主体件下表面的所述第二金属层上制作第二电接触块，将所述电接触件通过第二电接触块键合于所述接地线路层上。
作为本发明的进一步改进，“将电连接件设于所述重布线层第一面上”具体包括：
将金属凸块、锡球、铜核球中的一种或多种的组合结构键合电连接至所述接地线路层，并覆盖或跨越至少部分切割道；或在所述接地线路层上电镀铜凸块，所述铜凸块覆盖或跨越至少部分切割道；或在所述接地线路层上设置烧结固化的金属或合金膏，并覆盖或跨越至少部分切割道。
作为本发明的进一步改进，“将电连接件设于所述重布线层第一面上”具体包括：将在切割道两侧的所述接地线路层通过金属焊线键合连接。
作为本发明的进一步改进，在制作所述第一屏蔽层之前还包括步骤：
在所述塑封层上制作一层或多层屏蔽层形成第二屏蔽层；
在所述第二屏蔽层上制作多个的屏蔽层凹槽或屏蔽层通孔；
将所述第一屏蔽层材料填充或镀覆于所述屏蔽层凹槽或所述屏蔽层通孔上。
作为本发明的进一步改进，所述第二屏蔽层至少在一部分频率范围内与所述第一屏蔽层具有相异的屏蔽系数。
本发明的有益效果是：通过所述电连接件将所述第一屏蔽层连接至所述接地线路层，从而可利用所述电连接件分别与所述第一屏蔽层和所述接地线路层实现相对大面积的面接触，从而降低三者间的电阻，来提高所述第一屏蔽层的屏蔽效果，以避免将所述第一屏蔽层直接与薄的所述金属线路层在侧面连接而出现较高的电阻。同时，本发明中的电连接件采用常规低成本材料，制程简单，易于实现，适用于大规模工业化制造流程。另外，通过第一屏蔽层和第二屏蔽层相配合可以对不同的频率范围的电磁波进行有效屏蔽。
附图说明
图1是本发明实施例一中的扇出型封装结构的示意图。
图2至图4是本发明中电连接件不同分布位置的示意图
图5是图1中的电连接件的放大示意图。
图6是本发明实施例一中的主体件的俯视图。
图7、图9、图11分别是本发明实施例一中的扇出型封装结构另一实施方式的示意图。
图8、图10、图12分别是图7、图9、图11中的电连接件的放大示意图。
图13是本发明实施例二中的扇出型封装结构的示意图。
图14是图13中的电连接件的放大示意图。
图15、图16、图17、图18分别是本发明实施例三、实施例四、实施例五、施例六中的扇出型封装结构的示意图。
图19是本发明提供的一种扇出型封装结构制造方法的流程示意图。
图20至图27是本发明提供的一种扇出型封装结构制造方法的各步骤示意图。
图28-图35是本发明提供的一种扇出型封装结构制造方法中多种设置电连接件的步骤示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施方式及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
下面详细描述本发明的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
如图1所示，本发明提供一种扇出型封装结构，所述扇出型封装结构包括重布线层1、至少一个芯片2、塑封层4、第一屏蔽层51和至少一个电连接件3。
所述芯片2可以为带芯片封装体。
所述重布线层1包括图形化的金属线路层11和图形化的介电层12，所述金属线路层11和所述介电层12交替堆叠形成所述重布线层1，所述金属线路层11至少有部分形成接地线路层111。
所述金属线路层11和所述介电层12可以为单层或多层。
具体的，所述金属线路层11厚度小于10μm，最小线距小于15μm，该尺寸条件下的重布线层1能满足高密度与高集成度的布线要求。
进一步的，相对于所述重布线层1第一面的第二面上设有多个第一电接触块13，所述第一电接触块13电连接至所述金属线路层11。
所述第一电接触块13可以为带球下金属层33的焊球或带锡帽的复合结构，如铜-镍-锡银结构等，只要是能够和外界形成电性连接的互连结构即可。
所述介电层12的材料包括有机高分子树脂、带无机填料的有机高分子树脂、带玻纤布与有机填料片的高分子树脂、聚酰亚胺中的一种或多种的组合，所述金属线路层11的材料包括铜、钛、钛钨中的一种或多种的组合。
所述芯片2设于所述重布线层1第一面上，与所述金属线路层11电性连接，当芯片2至少为两个时，所述金属线路层11提供多芯片2之间的电性互连。
于本发明的另一些实施方式中，所述重布线层1上还可设置其他诸如电容、电阻等其他被动元器件，或者其他诸如散热片、加强筋等功能器件。
在本发明的一些实施方中，所述芯片2、带芯片封装体、被动元器件、功能器件和所述重布线层之间还设有底填料21。
所述金属线路层11包括部分接地线路层111，所述接地线路层111设于与所述芯片2或被动元器件相接的金属线路层11的外侧。
所述电连接件3设于所述重布线层1第一面上，位于所述芯片2外侧，并电性连接至所述接地线路层111。
所述塑封层4设于所述重布线层1第一面之上，包封所述电连接件3和所述芯片2。所述塑封层4由塑封料填充而成，塑封料可以为环氧树脂、聚酰亚胺、干膜等带填料的高分子聚合物复合材料，所述塑封层4为封装结构提供物理支撑，并对所述芯片2、所述电连接件3、所述被动元器件等起到保护作用。
进一步的，于本实施方式中，所述塑封层4覆盖于所述芯片2的侧表面和上表面，并填充于所述芯片2和所述重布线层1之间的区域。
更进一步的，所述塑封层4包覆所述电连接件3大部分表面，所述电连接件3至少有部分暴露于所述塑封层4侧面，其暴露的部分具有导电性，且从所述电连接件3与所述接地线路层111相接的一端至其暴露于所述塑封层4的一端在所述电连接件3内形成导电通路。
所述第一屏蔽层51至少有部分覆盖于所述塑封层4的侧表面。
进一步的，于本实施方式中，所述第一屏蔽层51覆盖于所述塑封层4的测表面和上表面，通过对封装结构件形成多面的包覆，基本上覆盖了所述塑封层4的所有表面，为其内部所封装的芯片2或其他被动元器件提供针对电磁干扰的保护，且全覆盖的结构能进一步加强所述第一屏蔽层51的屏蔽效果。
所述第一屏蔽层51可以是诸如铜，不锈钢，钛等溅射夹层金属薄膜材料，如不锈钢/铜/不锈钢，钛/铜/钛等，也可以是诸如含银/铜之类高密度金属填料的导电树脂等导电复合材料，也可以是上述材料中至少两种的组合，能够起到屏蔽或吸收电磁波的作用即可。
在本发明的另一些实施方式中，所述第一屏蔽层51与所述塑封层4之间还设有第二屏蔽层52，所述第二屏蔽层52为单层屏蔽层或多层复合屏蔽层，所述第二屏蔽层52至少在一部分频率范围内与所述第一屏蔽51层具有相异的屏蔽系数，从而能够配合以对更广频率范围内的电磁波起到屏蔽作用。
进一步的，所述第二屏蔽层52内设有多个屏蔽层凹槽或屏蔽层通孔53，所述第一屏蔽层51填充于所述屏蔽层凹槽或所述屏蔽层通孔53内，或所述第一屏蔽层51镀覆于所述屏蔽层凹槽或所述屏蔽层通孔53的内壁面上。从而，可增大所述第一屏蔽层51和所述第二屏蔽层52之间的电接触面积，提高两者间的导电能力，同时，凹槽或孔洞的结构也不会对所述第二屏蔽层的屏蔽性能造成明显破坏。
所述电连接件3于所述塑封层4露出的一端电性连接至所述第一屏蔽层51，所述第一屏蔽层51和所述接地线路层111之间通过所述电连接件3电性导通，从而使所述第一屏蔽层51通过所述电连接件3和所述接地线路层111电连接至外部低阻抗接地点。
进一步的，所述电连接件3的上端面低于所述芯片2的上端面。
优选的，所述电连接件3的上端面和所述芯片2的上端面之间的距离大于或等于15μm。
这里，由于所述重布线层1的厚度较薄，且所述金属线路层11厚度小于10μm，通过所述电连接件3将所述第一屏蔽层51连接至所述接地线路层111，从而可利用所述电连接件3分别与所述第一屏蔽层51和所述接地线路层111实现相对大面积的面接触，从而降低三者间的电阻，来提高所述第一屏蔽层51的屏蔽效果，以避免将所述第一屏蔽层51直接与薄的所述金属线路层11在侧面连接而出现较高的电阻。
如图2至图4所示，在本发明的一些实施方式中，所述电连接件3的位于所述重布线层1的四个角上和/或四条边上中的多处，且以所述重布线层1的中心呈基本对称式分布，由于所述电连接件3的材质具有较大热膨胀系数，从而在一定程度上可以起到抑制翘曲的作用。另外，根据所述重部线层1上部件尺寸结构以及分布情况可对应调整所述电连接件3的分布位置及尺寸大小。
在本发明中，所述电连接件3有多种实施方式，下面将结合多个具体实施例进行具体说明。
如图5至图6所示，在实施例一中，所述电连接件3包括主体件31，所述主体件31朝向与其相邻的所述第一屏蔽层51侧壁的一侧设有贯通其上下表面的通孔311。
所述主体件31的材料为带无机填料的有机高分子树脂，或带玻纤布与填料有机高分子树脂，合成树脂等聚合物材料，或其他诸如硅、陶瓷等低成本、具有一定结构强度的基础材料，以用于对所述电连接件3的结构支撑。
所述第一通孔311内填充有导电填料32，所述导电填料32侧面露出与所述第一屏蔽层51电性连接。
所述主体件31底部被所述导电填料32包覆，通过所述导电填料32电性连接于所述接地线路层111，从而通过所述导电填料32将所述第一屏蔽层51与所述接地线路层111电性连接。
所述导电填料32为银和/或铜的导电胶、或金属焊料等具有导电性的填充料。
所述主体件31的上表面、下表面和所述第一通孔311的侧壁面中的一处或多处可选地设有第一金属层33，所述第一金属层33可以为铜、银、锡、镍等其他合适的导电材料形成的一层或多种材料形成的复合层。
进一步的，在实施例一中，所述主体件31的上表面、下表面和通孔311的侧壁面均设有金属层33。所述导电填料32填充满所述第一通孔311，并部分覆盖于所述主体件31上表面所覆盖的所述第一金属层33，通过设置金属层33，能够加强所述电连接件3的电传导性能。
如图7和图8所示，在实施例一的另一些实施方式中，所述导电填料32也可部分填充于所述第一通孔311，只要实现侧面与所述第一屏蔽层51相连，底面与所述接地线路层111相连即可。
如图9和图10所示，在实施例一的另一些实施方式中，所述第一通孔311的侧壁镀覆第一金属层33，所述导电填料32全部填充于所述第一通孔311内。
如图11和图12所示，在实施例一的另一些实施方式中，所述第一通孔311内壁面及所述电连接件3与其相邻的部分上下表面全部镀覆金属层33，所述主体件31未覆盖所述第一金属层33的表面和部分第一金属层33的表面设有绿油材料层34，以起到对所述电连接件3保护的作用。所述电连接件3通过金属层33与所述第一屏蔽层51相连，在所述主体件31底面通过导电胶与所述接地线路层111相连。
如图13和图14所示，在实施例二式中，所述主体件31上下表面设有第二金属层35，所述第二金属层35暴露于所述塑封层4侧面，并与所述第一屏蔽层51电性连接。
所述主体件内设有第二通孔312，所述第二通孔312连通所述主体件31上下表面，所述第二通孔内312填充有金属或内壁面覆有金属，电性连通所述主体件31上下表面的所述第二金属层35。
所述主体件31于位于其下表面的第二金属层35上设有第二电接触块36，所述第二电接触块36与所述接地线路层111电性连接。
所述主体件31上下表面未覆有所述第二金属层35的表面和部分第二金属层35的表面设有绿油材料层34，以起到对所述电连接件3保护的作用。
如图15所示，在实施例三中，所述电连接件3的主体材料即为导电材料。
具体的，所述电连接件3为键合在所述接地线路层上的金属凸块、部分锡球、部分铜核球61中的一种或多种的组合结构。
可以理解的是，由于在制造过程中，完整的所述锡球或所述铜核球61等焊接在所述接地线路层111上，并覆盖于所述切割道，经过切割工序后，设于单个封装结构内的电连接件3形状大体为半个所述锡球或半个所述铜核球61。
所述金属凸块、部分锡球、部分铜核球61中的一种或多种的组合结构的切割面与所述第一屏蔽层51相连，底面与所述接地线路层111焊接相连。
如图16所示，在实施例四中，所述电连接件3的主体材料即为导电材料。
具体的，所述电连接件3为电镀在所述接地线路层上的铜凸块62，所述铜凸块62可以为圆柱形，方形，长方形，椭圆或跑道型等结构。
如图17所示，在实施例五中，所述电连接件3的主体材料即为导电材料。
具体的，所述电连接件3为部分金属焊线7，其焊线一端与所述接地线路层111电性连接，另一端暴露于所述塑封层4侧面，与所述第一屏蔽层51相连。
可以理解的是，由于在制造过程中，金属焊线7两端分别键合在切割道两侧的所述接地线路层111上，经过切割工序后，设于单个封装结构内的电连接件3形状大体为从中间切开的半个所述金属焊线7结构，金属焊线7的切割面连接于所述第一屏蔽层51。
如图18所示，在实施例六中，所述电连接件3为固化的金属膏8。
所述固化的金属膏8可以为如烧结的银或烧结的铜或银铜合金等。
如图19所示，本发明还提供一种扇出型封装结构的制造方法，包括步骤：
S1：如图20所示，提供一载板9，在所述载板9上制作图形化的金属线路层11和介电层12，堆叠形成重布线层1，至少有部分靠近切割道的所述金属线路层11形成接地线路层111。
所述载板9为诸如玻璃，硅，复合聚合物等低成本，具有一定刚性的牺牲基材，以用于结构支撑。
具体的，所述金属线路层11厚度小于10μm，最小线距小于15μm。
所述介电层12的材料包括光敏或非光敏的有机高分子树脂、带无机填料的有机高分子树脂，带玻纤布与填料片的有机高分子树脂、聚酰亚胺的一种或多种的组合，所述金属线路层11的材料包括铜、钛、钛钨中的一种或多种的组合。
S2：如图21所示，将芯片2设于所述重布线层1第一面，并电性连接至所述金属线路层11。
于本发明的另一些实施方式中，还可在所述重布线层1上设置其他诸如电容、电阻等其他被动元器件，或者其他诸如散热片、加强筋等功能器件。
于本发明的另一些实施方式中，还可在所述芯片2或其他部件与所述重布线层1之间填充底填材料，以起到保护与加强连接的作用。
S3：如图22所示，将电连接件3设于所述重布线层1第一面上，并覆盖于或覆盖或跨越至少部分切割道处，电连接至所述接地线路层111。
在本发明的一些实施方式中，所述电连接件3的位于所述重布线层1的四个角上和/或四条边上中的多处，且以所述重布线层1的中心呈基本对称式分布。另外，根据所述重部线层1上部件尺寸结构以及分布情况可对应调整所述电连接件3的分布位置及尺寸大小。
S4：如图23所示，将所述芯片2和所述电连接件3塑封形成塑封层4。
采用诸如带无机填料的有机高分子树脂，或带玻纤布与填料的有机高分子树脂，或环氧树脂、聚酰亚胺(PI)、干膜等带填料的聚合物复合材料作为塑封料沉积在所述重布线层1第一面之上，包封所述电连接件3和所述芯片2。
于本发明的一些实施方式中，如图24所示，在形成所述塑封层4之后，还包括步骤S41：
在所述塑封层4上制作一层或多层屏蔽层形成第二屏蔽层52，在所述第二屏蔽层上制作多个的屏蔽层凹槽或屏蔽层通孔53。
步骤S41也可在步骤S5之后进行，只要在制作所述第一屏蔽层51之前进行即可。
S5：如图25所示，去除所述载板9，在相对于所述重布线层1第一面的第二面上形成第一电接触块13。
通过激光解键分离，机械剥离、化学蚀刻、机械研磨等方法将所述载板9剥离，暴露所述金属线路层11位于所述重布线层1第二面上的有源界面，以及所需的清洗，并植入诸如带球下金属层33的焊球或光刻电镀形成带锡帽的复合金属结构如铜凸块等作为第一电接触块13。可选的，在分离和清洗之后，第2重布线堆叠层形成于形成第一电接触块13与之前的重布线层1之间，
S6：如图26所示，将完整封装体沿切割道切割形成单个封装结构。
通过锯片或激光切割装置沿切割道将完整的封装结构分成单独的封装结构。
S7：如图27所示，在单个封装结构的所述塑封层4外侧形成第一屏蔽层51，所述第一屏蔽层51至少覆盖所述塑封层4侧面。
在所述塑封层4上通过电镀，溅射，PVD，CVD等金属沉积工艺，超声喷涂，真空贴膜压合等沉积导电复合层工艺形成所述第一屏蔽层51。
所述第一屏蔽层51可以是铜，不锈钢，钛等溅射夹层金属薄膜材料，如不锈钢/铜/不锈钢，钛/铜/钛等，也可以是诸如含银/铜之类高密度金属填料的导电树脂等导电复合材料，也可以是上述材料中至少两种的组合，能够起到屏蔽或吸收电磁波的作用即可。
当存在所述第二屏蔽层52时，所述第一屏蔽层51材料填充或镀覆于所述屏蔽层凹槽或所述屏蔽层通孔53上
于本发明的另一些实施方式中，步骤S7也可在步骤S6之前进行。
在本发明中，“将电连接件3设于所述重布线层1第一面上”具有多种实现方式，下面将就多个制作流程进行具体说明。
流程一：
S2a1：如图28和图29所示，在主体件31上制作贯穿其上下表面的通孔311，在所述第一通孔311内填充导电填料32，并在所述主体件31底面涂覆所述导电填料32，将其通过导电填料32电连接至所述接地线路层111，所述导电填料32覆盖或跨越至少部分切割道。
所述主体件31的材料为合成树脂等聚合物材料，或其他诸如硅、陶瓷等低成本、具有一定结构强度的基础材料，以用于对所述电连接件3的结构支撑。
通过激光打孔，机械打孔或深反应离子蚀刻等方式在所述主体件31上形成所述第一通孔311。
在本发明的一些实施方式中，所述主体件31的上表面、下表面和所述第一通孔311的侧壁面中的一处或多处通过电镀，溅射，PVD，CVD,填压等金属沉积工艺形成有金属层33，所述第一金属层33可以为铜、银、锡、镍等其他合适的导电材料形成的一层或多种材料形成的复合层。
在本发明的一些实施方式中，所述主体件31未覆盖所述第一金属层33的表面设有绿油材料层34。
所述第一通孔311内填充导电填料32，所述导电填料32为导电胶或金属焊料等具有导电性的填充料。所述导电填料32可以填充满所述第一通孔311，并部分覆盖于所述主体件31上表面所覆盖的所述第一金属层33。
于本发明的另一些实施方式中，所述导电填料32也可部分填充于所述第一通孔311。
所述主体件31底部被所述导电填料32包覆，通过所述导电填料32电性连接于所述接地线路层111。
流程二：
S2b1：如图30和图31所示，在主体件31上制作贯穿其上下表面的第二通孔312，所述第二通孔内312填充金属或内壁面覆有金属，在所述主体件31上下表面镀覆第二金属层35；
在所述主体件31下表面的第二金属层35上设置第二电接触块36；
将所述电连接件3通过所述第二电接触块36键合在所述接地线路层111上，所述第二金属层35覆盖或跨越切割道。
流程三：
S2c1：如图32所示，将金属凸块、锡球、铜核球61中的一种或多种的组合结构电连接至所述接地线路层111，并覆盖切割道。
流程四：
S2d1：如图33所示，在所述接地线路层111上电镀铜凸块62，所述铜凸块62的位置覆盖或跨越至少部分切割道。
流程五：
S2e1：如图34所示，将在切割道两侧的所述接地线路层111通过常规金属焊线7键合连接。
流程六：
S2f1：如图35所示，在所述接地线路层111上涂覆金属膏8，并覆盖或跨越至少部分切割道。
综上所述，本发明通过所述电连接件将所述第一屏蔽层连接至所述接地线路层，从而可利用所述电连接件分别与所述第一屏蔽层和所述接地线路层实现相对大面积的面接触，从而降低三者间的电阻，来提高所述第一屏蔽层的屏蔽效果，以避免将所述第一屏蔽层直接与薄的所述金属线路层在侧面连接而出现较高的电阻。同时，本发明中的电连接件采用常规低成本材料，制程简单，易于实现，适用于大规模工业化制造流程。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (30)

1.一种扇出型封装结构，包括重布线层和设于其第一面上的至少一个芯片或带芯片封装体，其特征在于，
所述重布线层包括接地线路层；
所述扇出型封装结构还包括至少一塑封层、至少一第一屏蔽层和至少一个电连接件，所述电连接件设于所述重布线层第一面上，位于所述芯片或带芯片封装体外侧，并电性连接至所述接地线路层；
所述塑封层至少设于所述重布线层第一面之上，包封所述电连接件和所述芯片或带芯片封装体；
所述第一屏蔽层至少有部分覆盖于所述塑封层的侧表面；
所述电连接件至少有部分暴露于所述塑封层侧面，并电性连接至所述第一屏蔽层，所述第一屏蔽层和所述接地线路层之间通过所述电连接件电性导通。
2.根据权利要求1所述的扇出型封装结构，其特征在于，所述重布线层包括图形化的金属线路层和图形化的介电层，所述金属线路层至少有部分形成接地线路层。
3.根据权利要求2所述的扇出型封装结构，其特征在于，所述金属线路层厚度小于10μm，最小线距小于15μm。
4.根据权利要求2所述的扇出型封装结构，其特征在于，相对于所述重布线层第一面的第二面上设有第一电接触块，所述第一电接触块电连接至所述金属线路层。
5.根据权利要求2所述的扇出型封装结构，其特征在于，所述介电层的材料包括有机高分子树脂、带无机填料的有机高分子树脂、带玻纤布与填料片的有机高分子树脂、聚酰亚胺中的一种或多种的组合，所述金属线路层的材料包括铜、钛、钛钨中的一种或多种的组合。
6.根据权利要求1所述的扇出型封装结构，其特征在于，所述电连接件包括主体件，所述主体件的材料为带无机填料的有机高分子树脂、或带玻纤布与填料片的有机高分子树脂。
7.根据权利要求6所述的扇出型封装结构，其特征在于，所述主体件朝向与其相邻的所述第一屏蔽层侧壁的一侧设有贯通其上下表面的第一通孔。
8.根据权利要求7所述的扇出型封装结构，其特征在于，所述第一通孔内填充有导电填料，所述主体件底部被所述导电填料包覆，电性连接于所述接地线路层，所述导电填料侧面露出所述塑封层与所述第一屏蔽层电性连接。
9.根据权利要求8所述的扇出型封装结构，其特征在于，所述导电填料为包括银和/或铜的导电胶、或金属焊料。
10.根据权利要求7所述的扇出型封装结构，其特征在于，所述主体件的上表面、下表面和所述第一通孔的侧壁面中的一处或多处设有第一金属层。
11.根据权利要求6所述的扇出型封装结构，其特征在于，所述主体件上下表面设有第二金属层，所述第二金属层暴露于所述塑封层侧面，与所述第一屏蔽层电性连接。
12.根据权利要求11所述的扇出型封装结构，其特征在于，所述主体件内设有第二通孔，所述第二通孔连通所述主体件上下表面，所述第二通孔内填充有金属或内壁面覆有金属，电性连通所述主体件上下表面的所述第二金属层。
13.根据权利要求11所述的扇出型封装结构，其特征在于，所述主体件于位于其下表面的第二金属层上设有第二电接触块，所述第二电接触块与所述接地线路层电性连接。
14.根据权利要求1所述的扇出型封装结构，其特征在于，所述电连接件的材料为导电材料。
15.根据权利要求14所述的扇出型封装结构，其特征在于，所述电连接件为所述电连接件为电镀在所述接地线路层上的铜凸块，或为键合在所述接地线路层上的金属凸块、部分锡球、部分铜核球中的一种或多种的组合结构，或为烧结固化的金属或合金膏。
16.根据权利要求14所述的扇出型封装结构，其特征在于，所述电连接件为部分金属焊线，其一端通过焊球与所述接地线路层电性连接，另一端暴露于所述塑封层侧面，与所述第一屏蔽层相连。
17.根据权利要求1所述的扇出型封装结构，其特征在于，所述第一屏蔽层与所述塑封层之间还设有第二屏蔽层，所述第二屏蔽层为单层屏蔽层或多层复合屏蔽层，所述第二屏蔽层至少在一部分频率范围内与所述第一屏蔽层具有相异的屏蔽系数。
18.根据权利要求17所述的扇出型封装结构，其特征在于，所述第二屏蔽层内设有多个屏蔽层凹槽或屏蔽层通孔，所述第一屏蔽层填充于所述屏蔽层凹槽或所述屏蔽层通孔内，或所述第一屏蔽层镀覆于所述屏蔽层凹槽或所述屏蔽层通孔的内壁面上。
19.根据权利要求1所述的扇出型封装结构，其特征在于，所述电连接件位于所述重布线层的四个角上和/或四条边上，且以所述重布线层的中心呈基本对称式分布。
20.一种扇出型封装结构的制造方法，其特征在于，包括步骤：
提供一载板，在所述载板上制作图形化的金属线路层和介电层，堆叠形成重布线层，将至少部分靠近或覆盖或跨越至少部分切割道的所述金属线路层形成接地线路层；
将芯片、和/或带芯片封装体、和/或被动器件设于所述重布线层第一面，并电性连接至所述金属线路层；
将电连接件设于所述重布线层第一面上，并覆盖或跨越至少部分所述切割道，电连接至所述接地线路层；
将所述芯片和所述电连接件塑封形成塑封层；
去除所述载板，在相对于所述重布线层第一面的第二面上形成第一电接触块；
将完整封装体沿切割道切割形成单个封装结构；
在单个封装结构的所述塑封层外侧形成第一屏蔽层，所述第一屏蔽层至少覆盖所述塑封层侧面。
21.根据权利要求20所述的扇出型封装结构的制造方法，其特征在于，所述金属线路层厚度小于10μm，最小线距小于15μm。
22.根据权利要求20所述的扇出型封装结构的制造方法，其特征在于，所述介电层的材料包括有机高分子树脂、带无机填料的有机高分子树脂，带玻纤布与填料片的有机高分子树脂、聚酰亚胺的一种或多种的组合，所述金属线路层的材料包括铜、钛、钛钨中的一种或多种的组合。
23.根据权利要求20所述的扇出型封装结构的制造方法，其特征在于，“将电连接件设于所述重布线层第一面上”具体包括：
在主体件上制作贯穿其上下表面的第一通孔，在所述第一通孔内填充导电填料，并在所述主体件底面涂覆所述导电填料，将其通过导电填料电连接至所述接地线路层，所述第一通孔覆盖或跨越至少部分切割道。
24.根据权利要求23所述的扇出型封装结构的制造方法，其特征在于，所述主体件的材料为带无机填料的有机高分子树脂，或带玻纤布与填料有机高分子树脂，所述导电填料为包括银和/或铜的导电胶、或金属焊料。
25.根据权利要求23所述的扇出型封装结构的制造方法，其特征在于，所述主体件的上表面、下表面和所述第一通孔的侧壁面中的一处或多处形成有金属层。
26.根据权利要求20所述的扇出型封装结构的制造方法，其特征在于，“将电连接件设于所述重布线层第一面上”具体包括：
在主体件上制作贯穿其上下表面的第二通孔，在所述第二通孔内镀覆金属，并在所述主体件上下表面设置第二金属层，所述第二金属层覆盖或跨越至少部分切割道；
在所述主体件下表面的所述第二金属层上制作第二电接触块，将所述电接触件通过第二电接触块键合于所述接地线路层上。
27.根据权利要求20所述的扇出型封装结构的制造方法，其特征在于，“将电连接件设于所述重布线层第一面上”具体包括：
将金属凸块、锡球、铜核球中的一种或多种的组合结构键合电连接至所述接地线路层，并覆盖或跨越至少部分切割道；或在所述接地线路层上电镀铜凸块，所述铜凸块覆盖或跨越至少部分切割道；或在所述接地线路层上设置烧结固化的金属或合金膏，并覆盖或跨越至少部分切割道。
28.根据权利要求20所述的扇出型封装结构的制造方法，其特征在于，“将电连接件设于所述重布线层第一面上”具体包括：将在切割道两侧的所述接地线路层通过金属焊线键合连接。
29.根据权利要求20所述的扇出型封装结构的制造方法，其特征在于，在制作所述第一屏蔽层之前还包括步骤：
在所述塑封层上制作一层或多层屏蔽层形成第二屏蔽层；
在所述第二屏蔽层上制作多个的屏蔽层凹槽或屏蔽层通孔；
将所述第一屏蔽层材料填充或镀覆于所述屏蔽层凹槽或所述屏蔽层通孔上。
30.根据权利要求29所述的扇出型封装结构的制造方法，其特征在于，所述第二屏蔽层至少在一部分频率范围内与所述第一屏蔽层具有相异的屏蔽系数。
CN202010827261.6A 2020-08-17 2020-08-17 扇出型封装结构及其制造方法 Pending CN114078823A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010827261.6A CN114078823A (zh) 2020-08-17 2020-08-17 扇出型封装结构及其制造方法
PCT/CN2021/094564 WO2022037147A1 (zh) 2020-08-17 2021-05-19 扇出型封装结构及其制造方法
US18/018,266 US20230282599A1 (en) 2020-08-17 2021-05-19 Fan-out packaging structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010827261.6A CN114078823A (zh) 2020-08-17 2020-08-17 扇出型封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN114078823A true CN114078823A (zh) 2022-02-22

Family

ID=80280968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010827261.6A Pending CN114078823A (zh) 2020-08-17 2020-08-17 扇出型封装结构及其制造方法

Country Status (3)

Country Link
US (1) US20230282599A1 (zh)
CN (1) CN114078823A (zh)
WO (1) WO2022037147A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115763435A (zh) * 2022-11-08 2023-03-07 北京唯捷创芯精测科技有限责任公司 电磁屏蔽的封装单元及方法、基板、电路和电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078823A (zh) * 2020-08-17 2022-02-22 江苏长电科技股份有限公司 扇出型封装结构及其制造方法
US20230387039A1 (en) * 2022-05-26 2023-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor packages and methods of forming thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130075879A1 (en) * 2011-09-23 2013-03-28 Hon Hai Precision Industry Co., Ltd. Semiconductor chip package and method of making same
CN103400825A (zh) * 2013-07-31 2013-11-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US20140293550A1 (en) * 2013-04-02 2014-10-02 Taiyo Yuden Co., Ltd. Circuit module and production method therefor
CN105552061A (zh) * 2014-10-22 2016-05-04 日月光半导体制造股份有限公司 半导体封装元件
CN106340498A (zh) * 2016-10-20 2017-01-18 江苏长电科技股份有限公司 一种具有电磁屏蔽接地功能的封装结构及其制造方法
CN206364008U (zh) * 2016-12-23 2017-07-28 江苏长电科技股份有限公司 一种具有电磁屏蔽功能的半导体封装件
WO2019045088A1 (ja) * 2017-09-04 2019-03-07 株式会社村田製作所 高周波モジュールおよびその製造方法
WO2022037147A1 (zh) * 2020-08-17 2022-02-24 江苏长电科技股份有限公司 扇出型封装结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655096A (zh) * 2011-03-03 2012-09-05 力成科技股份有限公司 芯片封装方法
US10043761B2 (en) * 2015-10-19 2018-08-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10068854B2 (en) * 2016-10-24 2018-09-04 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130075879A1 (en) * 2011-09-23 2013-03-28 Hon Hai Precision Industry Co., Ltd. Semiconductor chip package and method of making same
US20140293550A1 (en) * 2013-04-02 2014-10-02 Taiyo Yuden Co., Ltd. Circuit module and production method therefor
CN103400825A (zh) * 2013-07-31 2013-11-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN105552061A (zh) * 2014-10-22 2016-05-04 日月光半导体制造股份有限公司 半导体封装元件
CN106340498A (zh) * 2016-10-20 2017-01-18 江苏长电科技股份有限公司 一种具有电磁屏蔽接地功能的封装结构及其制造方法
CN206364008U (zh) * 2016-12-23 2017-07-28 江苏长电科技股份有限公司 一种具有电磁屏蔽功能的半导体封装件
WO2019045088A1 (ja) * 2017-09-04 2019-03-07 株式会社村田製作所 高周波モジュールおよびその製造方法
WO2022037147A1 (zh) * 2020-08-17 2022-02-24 江苏长电科技股份有限公司 扇出型封装结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115763435A (zh) * 2022-11-08 2023-03-07 北京唯捷创芯精测科技有限责任公司 电磁屏蔽的封装单元及方法、基板、电路和电子设备

Also Published As

Publication number Publication date
WO2022037147A1 (zh) 2022-02-24
US20230282599A1 (en) 2023-09-07

Similar Documents

Publication Publication Date Title
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
CN211578748U (zh) 半导体装置
TWI499030B (zh) 在矽穿孔插入物中形成開放孔穴以包含在晶圓級晶片尺寸模組封裝的半導體晶粒之半導體裝置和方法
CN114078823A (zh) 扇出型封装结构及其制造方法
KR100565961B1 (ko) 3차원 적층 칩 패키지 제조 방법
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
US10312194B2 (en) Stacked electronics package and method of manufacturing thereof
KR102582827B1 (ko) 차폐층에 향상된 접촉을 갖기 위한 도전성 비아를 형성하는 반도체 디바이스 및 방법
US10790161B2 (en) Electronic device with adaptive vertical interconnect and fabricating method thereof
US6137162A (en) Chip stack package
US20180130732A1 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
CN114823651B (zh) 一种带有滤波器的射频系统模块封装结构及方法
CN114512790A (zh) 天线封装结构及天线封装结构制造方法
CN114512789A (zh) 天线封装结构及天线封装结构制造方法
CN112713098A (zh) 天线封装结构及封装方法
CN112713097A (zh) 天线封装结构及封装方法
US10553556B2 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
CN112054005B (zh) 电子封装件及其制法
CN218385219U (zh) 半导体器件
TWI836254B (zh) 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽
KR20220068134A (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐
CN210692484U (zh) 天线封装结构
CN110060983B (zh) 天线封装结构及封装方法
CN112713096A (zh) 天线封装结构及封装方法
US20180130731A1 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination