CN105472866B - 电路组件及其制造方法 - Google Patents

电路组件及其制造方法 Download PDF

Info

Publication number
CN105472866B
CN105472866B CN201510640139.7A CN201510640139A CN105472866B CN 105472866 B CN105472866 B CN 105472866B CN 201510640139 A CN201510640139 A CN 201510640139A CN 105472866 B CN105472866 B CN 105472866B
Authority
CN
China
Prior art keywords
conductive shield
shield portion
sealant
circuit unit
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510640139.7A
Other languages
English (en)
Other versions
CN105472866A (zh
Inventor
北崎健三
麦谷英儿
岛村雅哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiahe Fuyiai Co ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN105472866A publication Critical patent/CN105472866A/zh
Application granted granted Critical
Publication of CN105472866B publication Critical patent/CN105472866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种电路组件及其制造方法，为了抑制屏蔽体内部的部件彼此的电磁干扰，具有可靠地隔离屏蔽体内部的小空间的内部屏蔽壁。电路组件(100)包括：配线基板(2)、多个电子部件(3)、密封层(4)和导电性屏蔽体(5)。配线基板(2)具有依照安装面(2a)的第一区域与第二区域的边界形成的导体图案(10)。密封层(4)覆盖多个电子部件(3)，由绝缘性材料构成，具有依照上述边界形成的槽部(41)。导电性屏蔽体(5)具有：覆盖密封层(4)的上表面的第一屏蔽部(51)、覆盖侧面的第二屏蔽部(52)和设置于槽部(41)的与导体图案(10)电连接的第三屏蔽部(53)。第三屏蔽部在起始端或者终端具有辅助屏蔽部(54)。

Description

电路组件及其制造方法
技术领域
本发明涉及具有电磁屏蔽功能的电路组件及其制造方法。
背景技术
公知有在电路板上安装多个电子部件，搭载在各种电子设备中的电路组件。在这种电路组件中，一般采用具有防止电磁波向组件外部泄漏和电磁波从外部侵入的电磁屏蔽功能的结构。
另外，随着安装在电路组件内的电子部件的多样化、高功能化，也提出多种用来防止这些多个电子部件间的电磁干扰的方法。例如，在专利文献1中记载了一种电路组件，贯通模塑树脂层而到达电路基板的隙缝形成于电路基板上的两个电子部件之间，在隙缝内填充有导电性树脂。另外，在专利文献2中记载了一种组件，电路块1之间的屏蔽导体壁是通过安装在电路基板上的多个导体部件，或者，填充在形成于模塑树脂上的槽中的导体膏或导体涂料而形成的。
现有技术文献
专利文献1：日本特开2010-225620号公报
专利文献2：日本特开2012-019091号公报
专利文献3：日本专利5466785号专利公报
专利文献4：日本专利5576542号专利公报
发明内容
发明所要解决的课题
但是，在专利文献1所述的结构中，在贯通模塑树脂层的隙缝的形成中采用切割法(dicing)，因此，隙缝的形状限于直线，无法形成曲折或者有分支的隙缝。内部屏蔽体的形状受到制约，部件的安装布局存在限制。另外，在切割法中，不能高精度地控制隙缝的深度，因此，隙缝底部与隙缝正下方的配线层的电接触变得困难。
另一方面，在专利文献2所述的结构中，由安装在电路基板上的多个导体部件构成屏蔽导体壁，因此，不能控制因部件数量和安装工数的增加所引起的生产成本上升。
另外，在专利文献2中记载有，通过模塑树脂的激光加工来形成填充有导体膏或导体涂料的槽。在该方法中，通过调整激光的强度形成上述槽，但是，如果激光强度过高，则不能避免对基板上的配线所造成的破坏，如果激光强度过低，则模塑树脂的加工效率下降不能确保生产性，因此，存在难以设定最佳的激光强度这样的问题。
因此，在专利文献3中公开了一种方法：在槽部(该文献的符号41)的形成中使用激光，依照导体图案形成槽部，从而不会烧断金属层(该文献的符号11)而形成屏蔽部(该文献的符号2)。
在专利文献4中公开了一种电路组件，具有从密封体的主面朝着安装面凹陷的槽状的沟槽，上述沟槽在两端部以比在上述两端部之间延伸的沟槽的部分浅的方式形成(该文献的权利要求5等)。根据专利文献4的结构，具有能够防止翘曲和变形的优点。
但是，在专利文献4的结构中，在沟槽变浅的部分，存在对电磁波的屏蔽性比沟槽没有变浅的部分差这样的问题。
另外，作为现有技术文献中未公开的课题有，在将复合基板进行单片化(拆解成各个组件)之前的阶段形成屏蔽体内部分隔壁的情况下，为了使用于形成屏蔽体内部分隔壁而加工的槽在单片化时不从预定切割线突出，必须解决上述课题。
鉴于以上的情况，本发明的目的在于，提供一种电路组件及其制造方法，该电路组件的屏蔽体形状的设计自由度高，能够保护基板上的配线不受激光照射的影响，确保配线层与屏蔽体之间的电连接，并且能够抑制翘曲和变形，与专利文献4的结构相比，能够提高对电磁波等的屏蔽性。对于其他的课题和效果，根据后述发明的详细说明将会更加明确。
用于解决课题的方法
为了达到上述目的，本发明的一个方式的电路组件包括：配线基板、多个电子部件、密封层和导电性屏蔽体。
上述配线基板具有：包括第一区域和第二区域的安装面；依照上述安装面的第一区域与第二区域的边界形成的导体图案。
上述多个电子部件被安装在上述第一区域和上述第二区域。
上述密封层采用绝缘性材料构成，覆盖上述多个电子部件。上述密封层具有依照上述边界形成的、且至少一部分达到上述导体图案的最表层的深度的槽部。
上述导电性屏蔽体具有：覆盖上述密封层的上表面的第一屏蔽部；覆盖上述密封层的侧面的第二屏蔽部；和设置于上述槽部中且与上述导体图案电连接的第三屏蔽部(屏蔽体内壁)。
上述第三屏蔽部具有：依照上述导体图案形成的，其起始端或者终端与所述第二屏蔽部连接，且向所述配线基板的水平方向弯曲的辅助屏蔽部。
另外，本发明的一个实施方式的电路组件的制造方法包括：准备配线基板的工序，该配线基板形成有依照安装面上的第一区域与第二区域的边界形成的、且与安装面的相反侧的端子面电连接的导体图案。
在上述导体图案的表面形成Au或者Ag层。
在上述第一区域与上述第二区域中安装多个电子部件。
在上述安装面形成用覆盖上述电子部件的绝缘性材料构成的密封层。
对上述密封层的表面照射激光，由此在上述密封层依照上述边界形成上述导体图案的最表层的至少一部分露出的深度的槽部。
在上述槽部内填充导电性树脂，用导电性树脂覆盖上述密封层的外表面来形成导电性屏蔽体。
附图说明
图1是本发明的实施方式的电路组件的平面图。
图2是图1的“A”-“A”线方向截面图。
图3是上述电路组件的主要部分的放大截面图。
图4是说明上述电路组件的制造方法的图。
图5是说明上述电路组件的制造方法的图，(A)是表示电子部件的配置工序的平面图，(B)是其主要部分截面图。
图6是说明上述电路组件的制造方法的图，(A)是表示密封层的形成工序的平面图，(B)是其主要部分截面图。
图7是说明上述电路组件的制造方法的图，(A)是表示半切工序的平面图，(B)是其主要部分截面图。
图8是说明上述电路组件的制造方法的图，(A)是表示槽部的形成工序的平面图，(B)是其主要部分截面图。
图9是说明上述电路组件的制造方法的图，(A)是表示导电性屏蔽体的形成工序的平面图，(B)是其主要部分截面图。
图10是说明上述电路组件的制造方法的图，(A)是表示单片化工序的平面图，(B)是其主要部分截面图。
图11是本发明的实施方式的辅助屏蔽部的详细图。
图12是现有技术的电路组件的平面图。
图13是现有技术的电路组件的截面图，(a)是图12的B-B断面，(b)是C-C断面。
图14是现有技术的电路组件的截面图，是D-D截面图。
具体实施方式
本发明的一个实施方式的电路组件包括配线基板、多个电子部件、密封层和导电性屏蔽体。
上述配线基板具有：包括第一区域与第二区域的安装面；依照上述安装面的第一区域与第二区域的边界形成的、且最表层用Au或Ag构成的导体图案。
上述多个电子部件安装在上述第一区域与上述第二区域中。
上述密封层覆盖上述多个电子部件，由绝缘性材料构成。上述密封层具有依照上述边界形成的、且至少一部分达到上述导体图案的最表层的深度的槽部。
上述导电性屏蔽体具有：覆盖上述密封层的上表面的第一屏蔽部；覆盖上述密封层的侧面的第二屏蔽部；和设置于上述槽部中的与上述导体图案电连接的第三屏蔽部。
上述第三屏蔽部具有其起始端或终端与所述第二屏蔽部连接，且向所述配线基板的水平方向弯曲的辅助屏蔽部。
上述导体图案的最表层用Au(金)或Ag(银)构成，因此，与Cu等其他金属相比，相对于例如Nd:YAG激光(波长1064nm)等的激光具有高的反射率。因此，在使用上述激光形成树脂层的槽部的情况下，能够有效地保护导体图案，使其不因激光的照射而导致导体图案烧坏或者断裂。由此，能够确保导体图案与设置于槽部中的第三屏蔽部的电连接，并且能够将槽部形成任意的形状，因此，屏蔽部形状的设计自由度提高。
上述配线基板还可以具有设置于上述安装面的相反侧的、与上述导体图案电连接的端子面。
由此，能够隔着电子设备的控制基板将导体图案与接地电位连接，因此，能够提高第三屏蔽部的屏蔽特性。
上述配线基板也可以包括覆盖安装面且具有使导体图案的最表层的至少一部分露出的开口部的绝缘性的保护层。
由此，能够容易地在导体图案的表面形成Au或Ag层。另外，利用上述保护层能够提高密封层在安装面上的密接性(紧贴性)。
上述导体图案既可以由用Au或Ag形成的单层构造构成，也可以用两种以上的金属的层叠体构成。典型的是，导体图案包括由Cu(铜)构成的第一金属层和形成于上述第一金属层表面的由Au或Ag构成的第二金属层。由此，能够以比较低廉的成本构成配线基板，并且能够有选择地在所需区域形成Au或Ag层。
上述导体图案也可以在上述第一金属层与上述第二金属层之间配置由熔点比Cu高的金属材料构成的第三金属层。
由此，导体图案的耐热性增强，即使在因激光的照射而上述第二金属层烧毁的情况下，上述第三金属层也能保护上述第一金属层。
第三屏蔽部即可以是填充在上述槽部内的导电性树脂的固化物，也可以是堆积在上述槽部内壁的镀膜或溅射膜。
上述辅助屏蔽部作为第三屏蔽部的起始端或终端的一部分一体地形成。上述辅助屏蔽部如图11所示，以设置在预定形成第二屏蔽部的位置的方式，例如成L字状或T字状弯曲而形成。
由此，能够可靠地使第三屏蔽部的起始端部或终端部到达上述导体图案，所以，对电磁波等的屏蔽可靠性提高。
另外，通过设置这种辅助屏蔽部，能够抑制基板的翘曲和变形。
此处，加入现有技术的说明，对设置有上述辅助屏蔽部的构思的原委进行补充。
图12至图14是现有技术所涉及的电路组件的图。将组件内部分割的第三屏蔽壁如图13(b)的符号104b所示，有未到达导体图案105的情况。
因此，本发明的一个目的在于，在第三屏蔽体的起始端或终端，也可靠地使屏蔽壁到达导体图案。
图11是表示辅助屏蔽部的形状的示意图。符号41c是用等高线表示与密封层的上表面接触的槽部的轮廓。符号41d是用等高线表示与导体图案接触的槽部的轮廓。符号14是划线区域(scribe area)，是预定为在利用切割机形成槽后，填充导电性树脂，最终成为第二屏蔽部的部位。
通常，用于槽加工的激光束具有一定的光束直径，在单纯以一定能量扫描(也可以是连续照射、脉冲照射)的情况下，利用该激光加工的槽具有一定的宽度，加工后的槽的起始端或终端与槽的中间部相比变浅。
如果在特定的方向进行断面观察此时的槽，则可知对于槽的倾斜，在激光的扫描方向进行断面观察时的起始端或终端部的倾斜比与扫描方向正交的断面中的倾斜缓。
因此，为了可靠地使第三屏蔽部的起始端或终端到达导体图案，例如，考虑在起始端或终端部增加脉冲激光的照射次数。
发明人通过实验对该构想进行确认后可知，如果在同一场所增加激光照射次数，则存在该部分的槽宽度增大这样的问题。
另外，根据实验得出以下结果：即使在第三屏蔽部的起始端或者终端反复照射激光，该起始端或者终端的槽加工也不能完全到达导体图案。
其理由是，在激光加工的有效直径的极限处激光能量照射量比在激光中心点小，所以，加工难以进展。
因此，为了充分地加工端部，考虑将激光的中心点移动至作为加工目标的端部，但是，在此情况下，存在槽加工进行到并不想加工的部位这样的问题(参照11(d))。
如本申请实施例所示，在复合基板的阶段进行了槽加工后进行单片化这样的制造方法中，该问题尤其严重。其原因在于，如果为了充分进行槽加工而将槽加工交叠直至相邻组件，这样就会破坏该相邻组件的配线和安装部件。
本发明的一个实施方式的电路组件的制造方法包括准备配线基板的工序，该配线基板在包含第一区域与第二区域的安装面上形成有导体图案，该导体图案依照上述安装面上的第一区域与第二区域的边界形成，且与安装面的相反侧的端子面电连接。
在上述导体图案的表面形成Au或Ag层。
在上述第一区域与上述第二区域安装多个电子部件。
在上述安装面上形成覆盖上述多个电子部件的由绝缘性材料构成的密封层。
对上述密封层的表面照射激光，从而在上述密封层依照上述边界形成上述导体图案的最表层的至少一部分露出的深度的槽部。
在上述槽部内填充导电性树脂，用导电性树脂覆盖上述密封层的外表面来形成导电性屏蔽体。
作为形成上述Au或Ag层的工序，例如，也可以在上述安装面上形成具有使上述导体图案的最表层的至少一部分露出的开口部的绝缘性保护层，以上述保护层作为掩模，形成Au或Ag层。
由此，能够容易地在导体图案的表面形成Au或Ag层。另外，利用上述保护层能够提高密封层在安装面上的密接性(紧贴性)。
形成上述槽部的工序，例如通过在上述密封层的表面照射Nd-YAG激光从而能够形成槽部。由此，能够适当保护导体图案，并且能够将槽部形成任意的形状，另外，使用波长较长的激光，能够减少激光被上述各个金属层吸收，减少激光照射对上述各个金属层的破坏。
根据上述电路组件的制造方法，在槽部的形成中采用激光加工法，所以，与采用例如切割法形成槽部的情况相比，能够将槽部形成任意的形状。由此，能够提高屏蔽体形状的设计自由度。另外，由于在槽部的形成区域的最表层设置Au或Ag层，因此，能够保护配线基板和配置于其表面的导体图案不受激光照射的影响。
下面，参照附图，说明本发明的实施方式。图1～3是表示本发明的一个实施方式的电路组件的图，图1是俯视图，图2是图1的[A]-[A]线方向截面图，图3是图2的放大截面图。
此外，在各图中，X、Y和Z的各轴表示相互正交的三轴向，其中，Z轴向与电路组件的厚度方向对应。此外，为了便于理解，放大表示各部分的结构，在各图中，部件的大小和部件之间的大小的比率未必对应。
(电路组件的结构)
本实施方式的电路组件100具有：配线基板2、多个电子部件3(31～33)、密封层4和导电性屏蔽体5。
电路组件100整体以大致长方体的形状构成。其大小并无特别限制，例如，沿着X轴方向和Y轴方向的长度分别构成为10mm～50mm，在本实施方式中，构成为一边约35mm的大致正方形。另外，厚度也没有特别的限制，例如，构成为1mm～3mm，在本实施方式中，大约构成为2mm。
电路组件100在配线基板2上配置多个电子部件3，以覆盖它们的方式形成密封层4和导电性屏蔽体5。下面，对电路组件100的各个部分的结构进行说明。
(配线基板)
配线基板2例如具有：构成与电路组件100整体尺寸相同的大致正方形的安装面2a；和其相反侧的端子面2b，用厚度例如大约为0.4mm的玻璃环氧类多层配线基板构成。构成配线基板2的绝缘层的材料并不限于上述玻璃环氧类材料，例如，也能采用绝缘性陶瓷材料等。
配线基板2的配线层典型地采用Cu等导电性材料构成，分别配置于配线基板2的正面、背面和内层部。上述配线层分别图案化为规定形状，从而分别构成配置于安装面2a的上层配线图案23a；配置于端子面2b的下层配线图案23b；和配置于它们之间的内层配线图案23c。上层配线图案23a包括：用于安装电子部件3的衬垫(land)部；和与第三屏蔽部53(导电性屏蔽体5)连接的导体图案10。下层配线图案23b包括与安装电路组件100的电子设备的控制基板(图示省略)连接的外部连接端子。上述配线层的各层分别通过通孔导体23v相互电连接。
另外，上述配线层包括与接地(GND)电位连接的第一GND端子24a和第二GND端子24b。第一GND端子24a与形成于配线基板2的上表面周缘部的高低差部2c相邻配置，与配置于高低差部2c的第二屏蔽部52(导电性屏蔽体5)的内表面连接。第一GND端子24a既可以作为上层配线图案23a的一部分形成，也可以作为内层配线图案23c的一部分形成。
第二GND端子24b经由内层配线图案23c与第一GND端子24a连接。第二GND端子24b作为下层配线图案23b的一部分形成，与上述控制基板的接地配线连接。
安装面2a由第三屏蔽部53(导电性屏蔽体5)划分成多个区域，在本实施方式中有第一区域2A、第二区域2B和第三区域2C。在图示的例子中，第一～第三区域2A～2C分别形成大小、形状各异的矩形形状，也可以形成三角形和五角形以上的其他多角(多边)形状，也可以形成圆形、椭圆形那样任意的几何形状。另外，在安装面2a上所划分的区域数量并不限于上述三个，也可以是两个或者四个以上。
导体图案10具有：下层的第一金属层11、最表层的第二金属层12和配置于其之间的第三金属层，依照上述安装面2a上的各个区域的边界形成，与第二屏蔽部52电连接。
第一金属层11构成上层配线图案23a的一部分，典型的是采用Cu构成。第一金属层11的厚度并没有特别的限制，例如，具有10μm～15μm的厚度。第一金属层11通过通孔导体23v和内层配线部23c与端子面2b上的第二GND端子24b连接。
第二金属层12由Au或Ag构成，在本实施方式中，采用Au构成。第二金属层12的厚度并没有特别的限制，以能够保护第一金属层11不受后述的槽部41的加工用激光影响的厚度形成，例如是1μm～10μm。
第三金属层13采用熔点比第一金属层11高的金属材料构成，例如，在第一金属层11为Cu的情况下，可以举例Ni(镍)、Ti(钛)、Cr(铬)等。第三金属层13的厚度并没有特别的限制，例如是1μm～10μm。第三金属层13具有提高导体图案10的耐热性，并且在因照射上述加工用激光烧毁了第二金属层12的情况下，保护第一金属层11不受激光照射影响的功能。此外，根据需要也可以省略第三金属层13。
第二金属层12和第三金属层13也可以采用将具有使第一金属层11的至少一部分露出的开口部的绝缘性的保护层6(参照图3)作为掩模而形成的、镀膜或者溅射膜构成。
(电子部件)
多个电子部件3分别安装在安装面2a上的第一、第二和第三区域2A～2C上。典型的是，多个电子部件3包括：集成电路(IC)、电容器、电感器、电阻、水晶振子、双工器、滤波器、功率放大器等各种部件。
这些部件中包括操作时在周围产生电磁波的部件或容易受到该电磁波影响的部件。典型的是，这些部件安装在被第三屏蔽部53(导电性屏蔽体5)分隔的互不相同的区域上。以下，将安装在第一区域2A上的单个或多个电子部件3也称作电子部件31，将安装在第二区域2B上的单个或多个电子部件3也称作电子部件32。将安装在第三区域2C上的单个或多个电子部件3也称作电子部件33。
典型的是，多个电子部件3通过锡焊、粘接剂、各向异性粘接板、接合线(bondingwire)等分别安装在安装面2a上。
(密封层)
密封层4由以覆盖多个电子部件31、32的方式形成于安装面2a上的绝缘性材料构成。密封层4由第三屏蔽部53分割成第一区域2A侧与第二区域2B侧和第三区域2C侧。在实施方式中，密封层4例如由添加了二氧化硅和氧化铝的环氧树脂等绝缘性树脂构成。密封层4的形成方法并没有特别的限制，例如采用模塑成形法形成。
密封层4具有依照第一区域2A、第二区域2B和第三区域2C的边界形成的槽部41。槽部41以从密封层4的上表面沿着Z轴方向的规定深度形成。在本实施方式中，典型的是，槽部41以其底面到达配置于安装面2a的导体图案10的第二金属层12的深度形成，但也可以以上述底面的至少一部分到达第二金属层12的深度形成。
槽部41的形成方法并没有特别的限制，在本实施方式中，采用激光加工技术形成槽部41。加工用激光并没有特别的限制，在本实施方式中，使用Nd：YAG激光(波长1064nm)。
(导电性屏蔽体)
导电性屏蔽体5具有第一屏蔽部51、第二屏蔽部52、第三屏蔽部53。上述第三屏蔽部具有其起始端或终端与上述第二屏蔽部连接，并且向上述配线基板的水平方向弯曲的辅助屏蔽部。此处，上述第三屏蔽部的起始端或终端与上述第二屏蔽部连接是指，也包括上述终端或起始端的一部分侵入第二屏蔽部内的实施方式。第一屏蔽部51和第二屏蔽部52以覆盖密封层4的外表面(是指包括密封层4的上表面和侧面的表面。以下同)的方式构成，作为电路组件100的外装屏蔽体发挥作用。第三屏蔽部53设置于密封层4的槽部41中，作为电路组件100的内装屏蔽体发挥作用。
导电性屏蔽体5由填充在密封层4的外表面和槽部41内部的导电性树脂材料的固化物组成，更具体地来讲，例如采用添加了Ag和Cu等导电性颗粒的环氧树脂。或者，导电性屏蔽体5也可以是堆积在密封层4的外表面和槽部41内壁的镀膜或溅射膜。
根据这种结构，能够在同一工序中形成第一屏蔽部51、第二屏蔽部52和第三屏蔽部53。另外，能够一体地形成第一屏蔽部51、第二屏蔽部52、第三屏蔽部53。辅助屏蔽部54以将第三屏蔽部的一部分延长，在预定形成第二屏蔽部的部位与该第二屏蔽部连接的方式，依照第三屏蔽部成L字状弯曲地形成。由此，在第三屏蔽部的起始端或终端，能够可靠地阻断电磁波，并且能够抑制该起始端或终端的翘曲和变形。
另外，如图1的辅助屏蔽部54’那样，辅助屏蔽部也可以成T字状弯曲。此外，辅助屏蔽部的形状并不限于L字状或T字状，例如，第三屏蔽部的起始端或终端也可以如图11(g)、(h)那样，形成椭圆形或半圆形。
(电路组件的制造方法)
下面，对本实施方式的电路组件100的制造方法进行说明。
图4～10是说明电路组件100的制造方法的图。另外，在图5～10的各图中，(A)是俯视图，(B)是从X轴方向所看到的主要部分截面图。本实施方式的电路组件的制造方法包括：复合基板的准备工序、电子部件的安装工序、密封层的形成工序、半切工序、槽部的形成工序、导电性屏蔽体的形成工序和裁切(切断)工序。下面，对各个工序进行说明。
(复合基板的准备工序)
图4是示意地表示复合基板25的结构的俯视图。复合基板25由安装有多个配线基板2的大面积基板构成。图4表示划分多个配线基板2的分离线L。该分离线L既可以是假想线，也可以是通过印刷等实际描画在复合基板25上的线。
此外，在图示的例子中，表示从一个复合基板25切取4个配线基板2的例子，所切取的配线基板2的个数并没有特别的限制。例如，在使用各边长约为150mm的大致正方形构成的基板作为复合基板25的情况下，以分别在X轴方向和Y轴方向上各四个的方式排列边长约为35mm的配线基板2，共计排列16个。另外，作为复合基板25，典型的是，采用一边分别为100mm～200mm左右的矩形基板。
在复合基板25上通过后述的各个工序形成导电性屏蔽体5，在最后的裁切工序中，沿着分离线L裁切(半切)，从而由一个复合基板25制作出多个电路组件100。另外，图中并未表示，在复合基板25的内部，在构成配线基板2的各个区域的每一个中形成有规定的配线图案。
在配线基板2上的各个区域的边界，形成有由第一金属层11、第二金属层12和第三金属层13构成的导体图案10。导体图案10的第二金属层12和第三金属层13的形成方法并没有特别的限制，也可以采用镀覆法或者溅射法等真空成膜方法。
在本实施方式中，导体图案10的第二金属层12和第三金属层13如图3所示，将绝缘性的保护层6用作掩模形成。首先，在配线基板2的安装面2a上，以覆盖第一金属层11(上层配线图案23a)的方式涂覆抗蚀剂材料，将抗蚀剂材料图案化成规定形状，从而形成保护层6。接下来，以保护层6作为掩模，在第一金属层11的表面，采用电镀法等依次形成第三金属层13和第二金属层12。
(电子部件的安装工序)
图5(A)、(B)是说明电子部件3(31～33)的安装工序的图，表示在复合基板25(配线基板2)上配置电子部件31～33的情况。
在本工序中，多个电子部件31～33被分别安装在各个安装面2a上的第一区域2A、第二区域2B和第三区域2C中。作为电子部件31～33的安装方法，例如采用回流焊(reflow)方式。具体而言，首先，采用丝网印刷法等在安装面2a上的规定衬垫部涂覆锡焊膏，接下来，利用锡焊膏将多个电子部件31～33分别搭载在规定的衬垫部。然后，将搭载有电子部件31～33的复合基板25装入回流焊炉，将锡焊膏回流焊，从而将各个电子部件31～33电接合且机械性地接合在安装面2a上。
(密封层的形成工序)
图6(A)、(B)是说明密封层4的形成工序的图，表示密封层4形成于安装面2a上的情况。
密封层4以覆盖多个电子部件31～33的方式，形成于复合基板25的安装面2a上。密封层4的形成方法并没有特别的限制，例如，能够适当使用利用了模具的模塑成形法、不使用模具的灌封(potting)成形法等。另外，也可以采用旋涂法、丝网印刷法将液状或膏状的密封树脂材料涂覆在安装面2a上后，实施热处理并使其固化。
(半切工序)
图7(A)、(B)是说明半切(不完全切断)工序的图。在本工序中，例如，利用切割机沿着分离线L形成从密封层4的上面到达复合基板25内部的深度的切槽C。切槽C形成复合基板25(配线基板2)的高低差部2c。切槽C的深度并没有特别的限制，以能够切断复合基板25上的GND端子24a的深度形成。
(槽部的形成工序)
图8(A)、(B)是说明槽部41的形成工序的图。槽部41依照各安装面2a上的区域2A～2C之间的边界形成。即，槽部41包括：依照第一区域2A与第二、第三区域2B、2C的边界形成的第一槽部41a；和依照第二区域2B与第三区域2C的边界形成的第二槽部41b。
槽部41的形成使用Nd-YAG激光。激光既可以是连续波也可以是脉冲波。激光从密封层4的上表面侧照射到第三屏蔽部53的设置区域。激光的照射区域的树脂材料通过部分热熔融或蒸腾被除去。激光例如在密封面4的上表面以一定的功率及速度扫描，由此，以大致均等的深度形成槽部41。扫描次数并不限于一次，也可以多次重复扫描。
槽部41的宽度并没有特别的限制，该幅度越小，构成第三屏蔽部53的导电性树脂的填充性越低，该幅度越大，电子部件3的安装区域越窄，并且不能应对组件的小型化。在本实施方式中，槽部41的宽度设定为0.05mm～0.3mm的大小。
典型的是，槽部41的深度形成为槽部41的底部到达安装面2a附近的深度。在本实施方式中，槽部41以到达导体图案10的第二金属层12的深度形成。由此，在密封层4依照各个区域2A～2C的边界形成导体图案10的第二金属层12露出的深度的槽部41。此时，采用对激光的反射率较高、吸收率较低的Au或Ag构成的第二金属层12反射到达槽部41的底部的激光。由此，有效地保护配置于第二金属层12的下部的第一金属层11。
槽部41的形成步骤并没有特别的限制，既可以在形成第一槽部41a后形成第二槽部41b，也可以在形成第二槽部41b后形成第一槽部41a。另外，也可以在半切工序之前形成槽部41。
用于形成辅助屏蔽部54和辅助屏蔽部54’的槽在槽部41的加工时一起形成。
(导电性屏蔽体的形成工序)
图9(A)、(B)是说明导电性屏蔽体5的形成工序的图。导电性屏蔽体5形成于密封层4上。由此，形成覆盖密封层4的外表面的第一屏蔽部51和第二屏蔽部52、以及设置于槽部41中的第三屏蔽部53。
在本实施方式中，导电性屏蔽体5通过在密封层4的表面涂覆或者填充导电性树脂或者导电性涂料而形成。形成方法并没有特别的限制，例如，能够适当使用利用了模具的模塑成形法、不使用模具的灌封成形法。另外，也可以在采用旋涂法、丝网印刷法在密封层4上涂覆液状或者膏状的密封树脂材料后，实施热处理并使其固化。另外，为了提高导电性树脂在槽部41中的填充效率，也可以在真空氛围中实施该工序。
第三屏蔽部53填充在槽部41内。由此，与在槽部41的底部露出的导体图案10的第二金属层12接合。在本实施方式中，由于第一屏蔽部51、第二屏蔽部52、第三屏蔽部53分别采用相同的材料构成，因此，能够确保第一屏蔽部51与第三屏蔽部53之间的电导通、和两个屏蔽部51、52之间的所期望的接合强度。
构成第二屏蔽部52的导电性树脂填充在形成于密封层4中的切槽C中，由此，与面临切槽C的基板2上的GND端子24a接合。由此，第二屏蔽部52与GND端子2a电连接并且机械性地相互连接。
导电性屏蔽体5的形成也可以采用镀覆法或者溅射法等真空成膜方法。在前者的情况下，将复合基板25浸渍在镀液中，使镀膜堆积在密封层4的外表面和槽部41的内壁面上，从而能够形成导电性屏蔽体5。在后者的情况下，将复合基板25填装在真空腔中，对由导电性材料构成的靶进行溅射，使溅射膜堆积在密封层4的外表面和槽部41的内壁面，从而能够形成导电性屏蔽体5。在此情况下，不必用电镀膜或者溅射膜填充槽部41的内部。
(裁切工序)
图10(A)、(B)是说明裁切工序的图。在本工序中，复合基板25沿着分离线L被完全切断，由此，被单片化成为多个电路组件100。在分离时，例如使用切割机等。在本实施方式中，在切槽C内也填充导电性屏蔽体5，因此，在沿着分离线L进行分离时，配线基板2与第二屏蔽部52构成为具有相同的裁切面。由此，制作包括覆盖密封层4的表面(上表面及侧面)与配线基板2的侧面的一部分的导电性屏蔽体5的电路组件100。
(本实施方式的作用)
根据以上的各个工序制造电路组件100。根据本实施方式的电路组件的制造方法，能够制造包括导电性屏蔽体5的电路组件100，该导电性屏蔽体5包括：防止电磁波向组件外部泄漏和电磁波从外部侵入的第一屏蔽部51和第二屏蔽部52；和防止组件内部的多个电子部件之间的电磁干扰的第三屏蔽部53。
另外，根据本实施方式，在设置有第三屏蔽部53的密封层4的槽部41的形成中采用激光加工法，因此，与采用切割法形成该槽部的情况相比，能够将槽部41形成任意的形状(例如折曲形状、锯齿形状、弯曲形状等)。由此，提高第三屏蔽部53的设计自由度。
另外，一般来讲，在采用激光切割在密封层形成槽的情况下，不对存在于槽底部的配线图案造成损伤而是可靠地仅加工树脂的最佳激光功率的调整极其困难。另外，在槽底部残留污物(树脂和填充物的残渣)，因此，作为后工序必须进行除污处理。除污处理通常采用干蚀刻物理除去的方法或使用强碱性药液等化学除去的方法，但是，槽的纵横比(宽度/深度)越大，处理越困难。因此，即使在槽内填充导电性树脂，与其正下方的配线图案的电连接也会受到妨碍，因此，有时无法确保良好的屏蔽性能。
因此，在本实施方式中，采用对激光的反射率较高的Au或Ag层(第二金属层12)构成将第三屏蔽部53向GND端子引导的导体图案10的最表层。因此，在激光功率过剩的情况下，也能防止导体图案10的烧毁，因此，能够减轻激光功率的控制管理负担，并且能够提高操作性、生产性。另外，即使在槽底部未残留污物的过剩条件下进行加工，也能保护第一金属层11不受激光照射的影响。另外，在第二金属层12烧毁的情况下，也能够由第三金属层13保护第一金属层11。由此，能够确保设置于槽部41中的第三屏蔽部53与第一金属层11之间的电导通，并且利用激光不会烧断第一金属层而能够稳定且容易地形成槽部41。
另外，在本实施方式中，利用激光加工法形成槽部41，因此，与采用切割法形成槽部的情况相比，能够获得高的深度精度。另外，作为导体图案10的最表层的第二金属层12由对激光具有高反射率特性的Au或Ag构成，因此，能够有效地保护第一金属层11不受激光破坏，而且，即使第二金属层12因激光照射而被切削，利用比第一金属层11更耐热的第三金属层13，也能保护第一金属层11。像这样，根据本实施方式，能够在槽部41的正下方形成导体图案10，因此，能够提供配线设计自由度高的电路组件100。
以上，对本发明的实施方式进行了说明，但是，本发明并不限定于此，基于本发明的技术思想，能够进行各种各样的变形。
例如，在本实施方式中，说明了配线基板2由印刷配线基板构成的例子，但是，并不限于此，例如也可以采用硅基板等半导体基板构成配线基板。另外，电子部件3也可以是MEMS(Micro Electro Mechanical System，微机电系统)部件等各种执行元件(actuator)。
符号说明
2…配线基板
3(31～33)…电子部件
4…密封层
5…导电性屏蔽体
6…保护层
10…导体图案
11…第一金属层
12…第二金属层
13…第三金属层
14…划线区域
15…相邻的其它产品区域
41…槽部
41c…与密封层上表面接触的槽部的轮廓
41d…与导体图案接触的槽部的轮廓
51…第一屏蔽部
52…第二屏蔽部
53…第三屏蔽部
100…电路组件

Claims (10)

1.一种电路组件，其特征在于：
在屏蔽体模塑组件中包括：
在安装有电子部件的安装面上具有导体图案的电路板；
以覆盖所述电子部件的方式形成的密封层；
以覆盖所述密封层的上表面的方式形成的第一导电性屏蔽部；
以覆盖所述密封层的侧面的方式形成的第二导电性屏蔽部；和
在所述密封层的内侧与所述导体图案电连接的、将所述电路板划分为多个区域的第三导电性屏蔽部，
在所述屏蔽体模塑组件中，
所述第三导电性屏蔽部在与所述第二导电性屏蔽部相连接的部位向与所述电路板的主面水平的方向弯曲。
2.如权利要求1所述的电路组件，其特征在于：
在与所述第二导电性屏蔽部相连接的部位，所述第三导电性屏蔽部弯曲成L字形。
3.如权利要求1所述的电路组件，其特征在于：
在与所述第二导电性屏蔽部相连接的部位，所述第三导电性屏蔽部弯曲成T字形。
4.如权利要求1所述的电路组件，其特征在于：
在与所述第二导电性屏蔽部相连接的部位，所述第三导电性屏蔽部成椭圆形或者半圆形地鼓起。
5.如权利要求1～4中任一项所述的电路组件，其特征在于：
所述第一导电性屏蔽部、所述第二导电性屏蔽部和所述第三导电性屏蔽部由导电性树脂材料、镀膜或者溅射膜形成。
6.一种电路组件的制造方法，其特征在于，包括：
准备复合基板的工序，所述复合基板包括：在安装面设置有电子部件的与导体图案电连接地设置的多个配线基板；和以覆盖所述电子部件的方式形成的密封层，
形成沿着所述配线基板的分离线的槽的工序，
向所述密封层的表面照射激光，形成将所述配线基板的安装面划分为多个区域的槽的工序，该划分安装面的槽在与所述配线基板的侧面对应的区域以达到所述配线基板的导体图案的深度向与所述配线基板的主面水平的方向弯曲，
以覆盖所述密封层的上表面的方式形成第一导电性屏蔽部、以填充沿着所述分离线的槽的方式形成第二导电性屏蔽部、以填充将所述配线基板的安装面划分为多个区域的并且向与所述主面水平的方向弯曲的槽的方式形成第三导电性屏蔽部的工序，和
沿着所述配线基板的分离线完全切断，将所述复合基板单片化的工序。
7.如权利要求6所述的电路组件的制造方法，其特征在于：
在与所述第二导电性屏蔽部相连接的部位，所述第三导电性屏蔽部弯曲成L字形。
8.如权利要求6所述的电路组件的制造方法，其特征在于：
在与所述第二导电性屏蔽部相连接的部位，所述第三导电性屏蔽部弯曲成T字形。
9.如权利要求6所述的电路组件的制造方法，其特征在于：
在与所述第二导电性屏蔽部相连接的部位，所述第三导电性屏蔽部成椭圆形或者半圆形地鼓起。
10.如权利要求6～9中任一项所述的电路组件的制造方法，其特征在于：
所述第一导电性屏蔽部、所述第二导电性屏蔽部和所述第三导电性屏蔽部由导电性树脂材料、镀膜或者溅射膜形成。
CN201510640139.7A 2014-09-30 2015-09-30 电路组件及其制造方法 Active CN105472866B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-199714 2014-09-30
JP2014199714A JP6387278B2 (ja) 2014-09-30 2014-09-30 回路モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
CN105472866A CN105472866A (zh) 2016-04-06
CN105472866B true CN105472866B (zh) 2018-08-07

Family

ID=55586073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510640139.7A Active CN105472866B (zh) 2014-09-30 2015-09-30 电路组件及其制造方法

Country Status (3)

Country Link
US (1) US9560740B2 (zh)
JP (1) JP6387278B2 (zh)
CN (1) CN105472866B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016099709A (ja) * 2014-11-19 2016-05-30 富士通株式会社 アクセス制御プログラム、アクセス制御方法、及び、アクセス制御装置
TWI618156B (zh) * 2016-08-05 2018-03-11 矽品精密工業股份有限公司 電子封裝件及其製法
WO2018101381A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
WO2018159290A1 (ja) * 2017-02-28 2018-09-07 株式会社村田製作所 薄膜シールド層付き電子部品
CN110537397B (zh) * 2017-04-19 2021-05-14 株式会社村田制作所 模块
EP3614547B1 (en) * 2017-04-20 2022-08-10 Mitsubishi Electric Corporation Filter module for power conversion device
JP6965928B2 (ja) * 2017-06-29 2021-11-10 株式会社村田製作所 高周波モジュール
CN111357395B (zh) 2017-11-20 2022-03-11 株式会社村田制作所 高频模块
CN112400211B (zh) * 2018-07-13 2022-06-14 株式会社村田制作所 层叠电子部件以及层叠电子部件的制造方法
WO2020071492A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
US11071196B2 (en) 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
KR102248529B1 (ko) * 2019-04-05 2021-05-06 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR20200123572A (ko) 2019-04-22 2020-10-30 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
CN110213952A (zh) * 2019-05-28 2019-09-06 青岛歌尔微电子研究院有限公司 一种电磁屏蔽结构及其制造方法及电子设备
JP7210722B2 (ja) * 2019-05-31 2023-01-23 日立Astemo株式会社 電子制御装置
WO2020262457A1 (ja) 2019-06-27 2020-12-30 株式会社村田製作所 モジュールおよびその製造方法
US11089673B2 (en) * 2019-07-19 2021-08-10 Raytheon Company Wall for isolation enhancement
JP7500131B2 (ja) 2020-08-06 2024-06-17 日本無線株式会社 シャシ構造およびポート間アイソレーション抑制方法
US11832391B2 (en) * 2020-09-30 2023-11-28 Qualcomm Incorporated Terminal connection routing and method the same
CN112234047B (zh) * 2020-12-14 2021-02-26 甬矽电子(宁波)股份有限公司 分层电磁屏蔽封装结构和封装结构制作方法
EP4040483A3 (en) * 2021-02-04 2022-10-26 Murata Manufacturing Co., Ltd. Electronic component with internal shielding
WO2023074251A1 (ja) * 2021-10-28 2023-05-04 株式会社村田製作所 トラッカモジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315199A (zh) * 2010-07-08 2012-01-11 索尼公司 模块和便携式终端
CN103378068A (zh) * 2012-04-17 2013-10-30 太阳诱电株式会社 电路模块及其制造方法
JP5576548B1 (ja) * 2013-07-10 2014-08-20 太陽誘電株式会社 回路モジュール及びその製造方法
CN104023463A (zh) * 2012-11-07 2014-09-03 太阳诱电株式会社 电子电路模块

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008257892A (ja) * 2007-03-30 2008-10-23 Fujifilm Corp グラフトポリマーパターン形成方法、導電性パターン形成方法、及び有機ｅｌ表示装置
JP4811520B2 (ja) * 2009-02-20 2011-11-09 住友金属鉱山株式会社 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
JP2010225620A (ja) 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
WO2012101920A1 (ja) * 2011-01-27 2012-08-02 株式会社村田製作所 回路モジュール及びその製造方法
JP5576542B1 (ja) 2013-08-09 2014-08-20 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
JP5466785B1 (ja) 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315199A (zh) * 2010-07-08 2012-01-11 索尼公司 模块和便携式终端
CN103378068A (zh) * 2012-04-17 2013-10-30 太阳诱电株式会社 电路模块及其制造方法
CN104023463A (zh) * 2012-11-07 2014-09-03 太阳诱电株式会社 电子电路模块
JP5576548B1 (ja) * 2013-07-10 2014-08-20 太陽誘電株式会社 回路モジュール及びその製造方法

Also Published As

Publication number Publication date
US9560740B2 (en) 2017-01-31
JP6387278B2 (ja) 2018-09-05
US20160095267A1 (en) 2016-03-31
CN105472866A (zh) 2016-04-06
JP2016072411A (ja) 2016-05-09

Similar Documents

Publication Publication Date Title
CN105472866B (zh) 电路组件及其制造方法
CN104378962B (zh) 电路模块及其制造方法
US9807916B2 (en) Circuit module and method of producing the same
JP5767268B2 (ja) 回路モジュール及びその製造方法
CN107535081B (zh) 高频模块
JP5622906B1 (ja) 回路モジュールの製造方法
US9055682B2 (en) Circuit module
JP5576548B1 (ja) 回路モジュール及びその製造方法
US20130271928A1 (en) Circuit module and method of manufacturing the same
US20120286415A1 (en) Method of producing semiconductor module and semiconductor module
CN110073488A (zh) 模块
US20150062835A1 (en) Circuit module
JP6006474B2 (ja) 配線基板、多数個取り配線基板、およびその製造方法
CN110349919A (zh) 电子器件模块及制造该电子器件模块的方法
CN104425461A (zh) 电路模块
WO2020262457A1 (ja) モジュールおよびその製造方法
WO2022224841A1 (ja) 配線基板
JP2001077498A (ja) セラミック基板及びその製造方法
JP4546990B2 (ja) セラミックパッケージ及びその製造方法
JP2012164931A (ja) 配線基板および多数個取り配線基板ならびに配線基板の製造方法
JP2005317602A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220510

Address after: Kanagawa

Patentee after: Jiahe fuyiai Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TAIYO YUDEN Co.,Ltd.

TR01 Transfer of patent right