KR20150064224A - 기판 - Google Patents

기판 Download PDF

Info

Publication number
KR20150064224A
KR20150064224A KR1020157013270A KR20157013270A KR20150064224A KR 20150064224 A KR20150064224 A KR 20150064224A KR 1020157013270 A KR1020157013270 A KR 1020157013270A KR 20157013270 A KR20157013270 A KR 20157013270A KR 20150064224 A KR20150064224 A KR 20150064224A
Authority
KR
South Korea
Prior art keywords
metal layer
solder
substrate
groove portion
soldering
Prior art date
Application number
KR1020157013270A
Other languages
English (en)
Inventor
키미노리 오자키
야스히로 고이케
히로아키 아사노
히토시 시마즈
시게키 가와구치
토모아키 아사이
Original Assignee
가부시키가이샤 도요다 지도숏키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도요다 지도숏키 filed Critical 가부시키가이샤 도요다 지도숏키
Publication of KR20150064224A publication Critical patent/KR20150064224A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

기판은, 절연 기판과, 상기 절연 기판의 일면에 형성된 금속층과, 상기 금속층의 표면에 납땜된 전자 부품을 구비한다. 상기 금속층은 금속판으로 형성된다. 상기 금속층의 표면은, 납땜 영역과, 당해 납땜 영역의 외주에 위치하는 홈부를 갖는다.

Description

기판 및 기판의 제조 방법{SUBSTRATE AND METHOD FOR PRODUCING SUBSTRATE}
본 개시된 기술은, 절연 기판과, 절연 기판의 일면에 형성된 금속층과, 금속층의 표면에 납땜(soldering)에 의해 실장된 전자 부품을 구비하는 기판 및 그 기판의 제조 방법에 관한 것이다.
절연 기판의 일면에 형성된 금속층의 표면에 대하여, 납땜에 의해 전자 부품을 실장하는 경우에는, 금속층의 표면에 땜납(solder)이 필요 이상으로 젖어번지는 (spreading) 것을 억제할 필요가 있다. 땜납의 젖어번짐을 억제하여 소정의 범위 내에 땜납을 충분히 고이게 함으로써, 납땜의 신뢰성이 높아진다. 예를 들면, 납땜 영역의 전체를 다른 부분보다 낮은 땜납 고임부로 함으로써, 납땜 영역으로부터의 땜납의 젖어번짐을 억제하는 기술이 알려져 있다(특허문헌 1 참조).
일본공개특허공보 2011-151368호
그런데, 금속층의 표면에 납땜에 의해 전자 부품을 실장하는 경우에는, 소정의 개구부를 갖는 마스크를 금속층의 표면에 겹쳐 페이스트(paste) 상태의 땜납을 도포한 후, 마스크를 떼어냄과 함께 도포된 땜납 상에 전자 부품을 실장하는 방법이 일반적으로 이용되고 있다. 그러나, 납땜 영역의 전체를 땜납 고임부로 한 금속층에 대하여 상기의 실장 방법을 채용한 경우에는, 마스크를 떼어낼 때에 마스크와 함께 땜납이 금속층으로부터 벗겨져 버리는 경우가 있었다.
본 개시된 목적은, 마스크를 이용하여 금속층의 표면에 땜납을 용이하게 도포할 수 있음과 함께, 땜납의 젖어번짐을 억제할 수 있는 기판 및 그 기판의 제조 방법을 제공하는 것에 있다.
상기의 목적을 달성하기 위한 기판은, 절연 기판과, 상기 절연 기판의 일면에 형성된 금속층과, 상기 금속층의 표면에 납땜된 전자 부품을 구비한다. 상기 금속층은 금속판으로 형성된다. 상기 금속층의 표면은, 납땜 영역과, 당해 납땜 영역의 외주에 위치하는 홈부를 갖는다.
상기의 목적을 달성하기 위한 기판의 제조 방법은, 절연 기판과, 상기 절연 기판의 일면에 형성된 금속판으로 이루어지는 금속층과, 상기 금속층의 표면에 납땜에 의해 실장된 전자 부품을 구비하는 기판의 제조 방법으로서, 상기 금속층의 표면에 설정되는 도포부에 마스크를 이용하여 땜납을 도포하는 것과, 상기 땜납 위에 상기 전자 부품을 실장하는 것을 갖는다. 상기 금속층으로서, 상기 도포부의 외측에 홈부를 형성한 금속층을 이용한다.
도 1은 실시 형태의 기판의 상면도이다.
도 2는 도 1의 2-2선 단면도이다.
도 3은 홈부의 확대도이다.
도 4는 전자 부품을 실장하는 방법을 나타내는 도면이다.
(발명을 실시하기 위한 형태)
이하, 일 실시 형태의 기판을 도면에 따라 설명한다.
도 1 및 도 2에 나타내는 바와 같이, 기판(10)은, 절연 기판(11)과, 절연 기판(11)의 상면에 있어서, 소정의 간격을 두고 접착된 한 쌍의 금속층(12)과, 한 쌍의 금속층(12)의 상면에 걸치도록 실장된 전자 부품(13)을 구비하고 있다.
금속층(12)은, 소정의 패턴 형상을 갖는 금속판으로 형성되는 것으로, 금속판 재료로부터 소정의 패턴 형상을 프레스로 펀칭(프레스 가공)함으로써 성형되어 있다. 금속층(12)을 형성하는 금속판으로서는, 동판(copper plate)이나, 납땜 부분에 도금 처리한 알루미늄 등의 도전성 금속 재료로 이루어지는 금속판을 이용할 수 있다. 금속판의 두께는, 바람직하게는 0.4∼2.0㎜이며, 보다 바람직하게는 0.5∼1.0㎜이다. 또한, 본 실시 형태에서는, 두께가 0.5㎜인 동판을 이용하고 있다.
도 1 및 도 2에 나타내는 바와 같이, 금속층(12)의 상면에는, 상면에서 보았을 때 사각틀 형상(rectangular frame)을 이루는 홈부(20)가 형성되어 있다. 홈부(20)는 환상(環狀), 환언하면 무단 형상(endless shape)을 이루고 있다. 도 3에 나타내는 바와 같이, 홈부(20)는, 저면(底面; 21)과, 내주측의 측면인 제1 측면(22)과, 외주측의 측면인 제2 측면(23)을 갖는다. 저면(21)은, 금속층(12)의 상면과 평행한 평면이며, 제1 측면(22) 및 제2 측면(23)은 저면(21)과 금속층(12)의 상면을 접속하는 경사면이다. 홈부(20)는, 예를 들면, 금속층(12)을 프레스 가공에 의해 형성할 때에, 홈부(20)에 대응하는 돌기부를 갖는 성형형을 금속판의 상면으로 밀어붙여, 금속판의 상면을 부분적으로 오목하게 함으로써 형성할 수 있다.
도 3에 나타내는 바와 같이, 금속층(12)의 상면과 제1 측면(22)이 이루는 각도 α 및, 금속층(12)의 상면과 제2 측면(23)이 이루는 각도 β는, 각각 95∼150도의 범위로 설정하는 것이 바람직하다. 본 실시 형태에 있어서는, 각도 α를 135도로 함과 함께, 각도 β를 95도로 하여, 각도 α를 각도 β보다도 크게 하고 있다. 또한, 본 실시 형태에 있어서는, 홈부(20)의 깊이를 0.12㎜로 하고 있다.
도 1 및 도 2에 나타내는 바와 같이, 금속층(12)의 상면에 있어서의 홈부(20)로 둘러싸인 영역에는, 땜납(30)이 도포되어 있다. 환언하면, 금속층(12)에 도포된 땜납(30)의 외주, 즉, 금속층(12)의 상면에 있어서의 땜납이 행해진 영역(납땜 영역)의 외주를 따라, 그 납땜 영역을 둘러싸도록 홈부(20)가 형성되어 있다. 그리고, 땜납(30)을 통하여 금속층(12)의 상면에 반도체 소자 등의 전자 부품(13)이 실장되어 있다.
다음으로, 금속층(12)의 상면에 납땜에 의해 전자 부품(13)을 실장하는 방법을 설명함과 함께, 본 실시 형태의 기판(10)의 작용을 설명한다.
도 4에 나타내는 바와 같이, 절연 기판(11)의 상면에 접착된 금속층(12)의 상면에는, 땜납을 도포하는 도포부(R)(도 4에 있어서의 파선의 내측의 영역)가 설정되고, 홈부(20)는 도포부(R)를 둘러싸는 무단 형상으로 형성되어 있다. 또한, 홈부(20)는 도포부(R)의 테두리를 따라 연장됨과 함께, 도포부(R)의 테두리로부터 간격을 갖고 배치되어 있다.
이 금속층(12)의 상면에, 도포부(R)에 대응하는 형상의 개구부(41)를 갖는 마스크(40)를 겹친다(도 4에 있어서는, 마스크(40)를 일점 쇄선으로 나타내고 있음). 이때, 도포부(R)의 외측에 형성된 홈부(20)는 마스크(40)에 의해 덮인다. 그리고, 마스크(40)의 개구부(41)로부터 금속층(12)의 상면에 스퀴지(squeegee) 등을 이용하여 페이스트 상태의 땜납을 도포한 후, 금속층(12)으로부터 마스크(40)를 떼어낸다. 이에 따라, 금속층(12)의 도포부(R)의 상면에 땜납이 도포된다.
본 실시 형태에서는, 땜납이 도포되는 부위인 도포부(R)에는 홈부(20)가 형성되어 있지 않다. 그 때문에, 평평한 도포부(R)의 상면과 땜납과의 접착면이 확보되어, 금속층(12)에 대하여 땜납이 충분히 접착된다. 그 때문에, 마스크(40)와 함께 땜납이 금속층(12)으로부터 벗겨지는 것이 억제된다.
다음으로, 금속층(12)의 도포부(R)에 도포된 땜납 위에 전자 부품(13)을 올려놓는다. 그리고, 기판(10)을 가열하여 땜납을 용융시킨 후, 냉각하여 땜납을 고화(固化)시킨다. 이에 따라, 금속층(12)의 상면에 납땜에 의해 전자 부품(13)이 실장된다.
땜납이 용융될 때에는, 도포부(R)의 외측으로 땜납이 젖어번지지만, 도포부(R)의 주위에 형성되어 있는 홈부(20)에 의해, 홈부(20)를 넘어 땜납이 젖어번지는 것이 억제된다. 또한, 땜납에 앞서 흐르는 플럭스(flux)는 홈부(20)를 넘어 금속층(12) 상에 퍼지기 쉽지만, 땜납의 젖어번짐은 홈부(20)에서 규제되어, 홈부(20)의 내측에 땜납이 고이는 경향이 있다. 또한, 금속층(12)의 상면에 있어서, 도포부(R)와 홈부(20)와의 사이의 영역 내에 도포부(R)로부터 땜납이 젖어번진 결과로서, 홈부(20)로 둘러싸인 영역 전체가 납땜 영역이 된다. 그리고, 그 납땜 영역의 외주에 홈부(20)가 위치하게 된다.
본 실시 형태에 의하면, 이하에 기재하는 효과를 얻을 수 있다.
(1) 기판(10)은, 절연 기판(11)과, 절연 기판(11)의 상면에 형성된 금속층(12)과, 금속층(12)의 상면에 납땜에 의해 실장된 전자 부품(13)을 구비하고 있다. 금속층(12)은 금속판으로 형성되어 있다. 금속층(12)의 상면에 있어서의 납땜 영역의 외주에 홈부(20)가 형성되어 있다.
상기 구성에 의하면, 납땜 영역 자체가 아니라, 납땜 영역의 외주에 홈부(20)가 형성되어 있기 때문에, 마스크를 이용하여 금속층(12)의 표면에 땜납을 도포할 때에, 금속층(12)의 납땜 영역(도포부(R))과 땜납과의 접착면이 확보되어, 금속층(12)과 땜납이 충분히 접착된다. 그 때문에, 마스크를 떼어낼 때에, 도포된 땜납이 벗겨지기 어려워져, 땜납을 용이하게 도포할 수 있다.
또한, 땜납을 용융하기 위해 기판(10)을 가열했을 때에, 홈부(20)를 넘어 땜납이 젖어번지는 것이 억제됨과 함께 홈부(20)의 내측에 땜납이 고인다. 이에 따라, 금속층(12)과 전자 부품(13)과의 사이에 충분한 양의 땜납이 확보되어, 납땜의 신뢰성이 향상된다.
(2) 홈부(20)는, 납땜 영역을 둘러싸는 무단 형상으로 형성되어 있다. 환언하면, 홈부(20)는, 납땜 영역의 주위 전체를 연속적으로 연장하고 있다. 상기 구성에 의하면, 납땜 영역으로부터 전방위로 향하는 땜납(30)의 젖어번짐을 억제할 수 있다.
(3) 홈부(20)는, 평평한 저면(21)과, 내주측(납땜 영역에 가까운 쪽)의 측면인 제1 측면(22)과, 외주측(납땜 영역으로부터 먼 쪽)의 측면인 제2 측면(23)을 갖는다.
홈부(20)에 대응하는 돌기부를 갖는 성형형을 금속층(12)에 밀어붙임으로써 홈부(20)를 형성하는 경우에는, 성형형(shaping die)의 반복 사용에 수반하여 성형형의 돌기부의 선단에 뭉침(blunting)이나 이빠짐(chipping) 등의 결손이 발생하는 경우가 있다. 상기와 같이, 홈부(20)를 평평한 저면(21)을 갖는 형상으로 하면, 성형형으로 형성되는 돌기부의 선단도 동일하게 평평한 형상이 된다. 이에 따라, 홈부(20)를 형성할 때에, 성형형의 돌기부의 선단에 작용하는 응력이 완화되어, 돌기부의 선단에 결손이 발생하기 어려워진다.
(4) 홈부(20)에 있어서의 금속층(12)의 표면과 제1 측면(22)이 이루는 각도 α를 95∼150도의 범위로 함과 함께, 금속층(12)의 표면과 제2 측면(23)이 이루는 각도 β를 95∼150도의 범위로 하고 있다.
상기 구성에 의하면, 홈부(20)를 넘은 땜납(30)의 젖어번짐을 적합하게 억제할 수 있다. 또한, 상기의 각도로 설정함으로써, 성형형을 금속층(12)에 밀어붙여 홈부(20)를 형성할 때에, 금속층(12)과 성형형과 사이의 물려들어감(engagement)이 억제되어 금속층(12)으로부터의 성형형의 모형틀이 양호해진다.
(5) 금속층(12)의 표면과 제1 측면(22)이 이루는 각도 α를, 금속층(12)의 표면과 제2 측면(23)이 이루는 각도 β보다도 크게 하고 있다. 상기 구성에 의하면, 외측에 위치하는 제2 측면(23)이, 보다 수직에 가까운 사면(斜面) 형상이 됨으로써, 홈부(20)를 넘은 땜납(30)의 젖어번짐을 더욱 적합하게 억제할 수 있다.
또한, 상기 실시 형태는 이하와 같이 변경해도 좋다.
홈부(20)는 무단 형상인 것, 환언하면 연속적인 것에 한정되지 않고, 유단 (having ends)형상인 것, 환언하면 비연속적인 것이라도 좋다. 예를 들면, 금속층(12)의 패턴 형상 등에 따라서, 금속층(12)의 상면에는, 다소의 땜납의 젖어번짐이 허용되는 부위와, 허용될 수 없는 부위가 존재하는 경우가 있다. 이러한 경우에는, 땜납의 젖어번짐이 허용될 수 없는 부위와 납땜 영역(도포부(R))과의 사이에만 홈부(20)를 형성하는 것도 가능하다.
홈부(20)의 단면 형상은 특별히 한정되는 것은 아니다. 예를 들면, 저면(21)을 요곡면(curved surface) 형상으로 형성해도 좋고, 이 경우에도 상기 (3)의 효과를 얻을 수 있다. 또한, 저면(21)이 없는 단면(cross section) 역삼각형 형상의 홈부(20)로 해도 좋다.
금속층(12)의 표면과 제1 측면(22)이 이루는 각도 α와, 금속층(12)의 표면과 제2 측면(23)이 이루는 각도 β를 동일하게 해도 좋다. 또한, 상기 각도 α를 상기 각도 β보다도 작게 해도 좋다.
상기 실시 형태에서는, 이간하여 배치된 2개의 금속층(12)의 상면에 걸치도록 하여 전자 부품(13)이 실장되어 있었지만, 한쪽의 금속층(12)의 상면에만 전자 부품(13)이 실장되어 있어도 좋다.
기판(10)은 절연 기판(11)의 하면에 다른 금속층을 접착한 양면 기판이라도 좋고, 소정의 패턴을 갖는 내층을 추가로 갖는 다층 기판이라도 좋다.

Claims (5)

  1. 절연 기판과,
    상기 절연 기판의 일면에 형성된 금속층과,
    상기 금속층의 표면에 납땜된 전자 부품을 구비하고,
    상기 금속층은 금속판으로 형성되고,
    상기 금속층의 표면은, 납땜 영역과, 당해 납땜 영역의 외주에 위치하는 홈부를 갖는 기판.
  2. 제1항에 있어서,
    상기 홈부는, 상기 납땜 영역을 둘러싸는 무단(endless) 형상으로 형성되어 있는 기판.
  3. 제2항에 있어서,
    상기 홈부는, 저면(底面)과, 제1 측면과, 제2 측면을 갖고, 상기 제1 측면은 상기 납땜 영역과 상기 제2 측면과의 사이에 위치하고,
    상기 금속층의 표면과 상기 제1 측면이 이루는 각도가 95∼150도의 범위이며,
    상기 금속층의 표면과 상기 제2 측면이 이루는 각도가 95∼150도의 범위인 기판.
  4. 제3항에 있어서,
    상기 금속층의 표면과 상기 제1 측면이 이루는 각도는, 상기 금속층의 표면과 상기 제2 측면이 이루는 각도보다도 큰 기판.
  5. 절연 기판과, 상기 절연 기판의 일면에 형성된 금속판으로 이루어지는 금속층과, 상기 금속층의 표면에 납땜에 의해 실장된 전자 부품을 구비하는 기판의 제조 방법으로서,
    상기 금속층의 표면에 설정되는 도포부에 마스크를 이용하여 땜납을 도포하는 것과,
    상기 땜납 위에 상기 전자 부품을 실장하는 것을 갖고,
    상기 금속층으로서, 상기 도포부의 외측에 홈부를 형성한 금속층을 이용하는 기판의 제조 방법.
KR1020157013270A 2012-11-01 2013-10-23 기판 KR20150064224A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012241898A JP5516696B2 (ja) 2012-11-01 2012-11-01 基板
JPJP-P-2012-241898 2012-11-01
PCT/JP2013/078704 WO2014069305A1 (ja) 2012-11-01 2013-10-23 基板及び基板の製造方法

Publications (1)

Publication Number Publication Date
KR20150064224A true KR20150064224A (ko) 2015-06-10

Family

ID=50627214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157013270A KR20150064224A (ko) 2012-11-01 2013-10-23 기판

Country Status (7)

Country Link
US (1) US9655240B2 (ko)
EP (1) EP2916630A4 (ko)
JP (1) JP5516696B2 (ko)
KR (1) KR20150064224A (ko)
CN (1) CN104756614A (ko)
BR (1) BR112015009213A2 (ko)
WO (1) WO2014069305A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6713334B2 (ja) * 2016-04-21 2020-06-24 スタンレー電気株式会社 基板構造
US10879211B2 (en) 2016-06-30 2020-12-29 R.S.M. Electron Power, Inc. Method of joining a surface-mount component to a substrate with solder that has been temporarily secured
FR3056073B1 (fr) * 2016-09-09 2018-08-17 Valeo Systemes De Controle Moteur Unite electronique, convertisseur de tension la comprenant et equipement electrique comprenant un tel convertisseur de tension
WO2020003907A1 (ja) * 2018-06-29 2020-01-02 日本電産株式会社 配線基板および電子部品実装基板
WO2020003908A1 (ja) * 2018-06-29 2020-01-02 日本電産株式会社 配線基板および電子部品実装基板
CN110094624B (zh) * 2019-05-17 2020-12-18 北京深醒科技有限公司 一种门禁机安装容错机构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112634A (ja) * 1992-09-29 1994-04-22 Taiyo Yuden Co Ltd 厚膜回路基板の製造方法
JPH07254775A (ja) * 1994-03-16 1995-10-03 Sankyo Seiki Mfg Co Ltd 回路基板
JPH07263849A (ja) * 1994-03-24 1995-10-13 Mitsubishi Electric Corp 印刷回路基板
US6246587B1 (en) * 1998-12-03 2001-06-12 Intermedics Inc. Surface mounted device with grooves on a termination lead and methods of assembly
US6448507B1 (en) * 2000-06-28 2002-09-10 Advanced Micro Devices, Inc. Solder mask for controlling resin bleed
JP3648189B2 (ja) * 2001-09-28 2005-05-18 同和鉱業株式会社 金属−セラミックス回路基板
JP2003124416A (ja) * 2001-10-16 2003-04-25 Yazaki Corp チップ部品のバスバーへの接合構造
JP2004006454A (ja) * 2002-05-31 2004-01-08 Nippon Mektron Ltd 回路基板のランド構造
JP2004140226A (ja) * 2002-10-18 2004-05-13 Yazaki Corp チップ部品のバスバーへの接合構造
JP2006114587A (ja) * 2004-10-13 2006-04-27 Tohoku Ricoh Co Ltd プリント配線基板
JP2008277340A (ja) * 2007-04-25 2008-11-13 Denso Corp 配線金属板
US8138426B2 (en) * 2007-11-05 2012-03-20 Panasonic Corporation Mounting structure
US9084371B2 (en) * 2009-07-27 2015-07-14 Kabushiki Kaisha Toyota Jidoshokki Wiring substrate and manufacturing method for wiring substrate
JP5666891B2 (ja) 2009-12-24 2015-02-12 古河電気工業株式会社 射出成形基板と実装部品との取付構造
JP5641230B2 (ja) 2011-01-28 2014-12-17 株式会社豊田自動織機 電子機器

Also Published As

Publication number Publication date
EP2916630A1 (en) 2015-09-09
WO2014069305A1 (ja) 2014-05-08
CN104756614A (zh) 2015-07-01
BR112015009213A2 (pt) 2017-07-04
US20150289371A1 (en) 2015-10-08
EP2916630A4 (en) 2016-07-13
JP5516696B2 (ja) 2014-06-11
US9655240B2 (en) 2017-05-16
JP2014093360A (ja) 2014-05-19

Similar Documents

Publication Publication Date Title
KR20150064224A (ko) 기판
US9408311B2 (en) Method of manufacturing electronic component module and electronic component module
TWI497666B (zh) 先進四方扁平無引腳封裝的表面黏著技術製程及其使用的模板
WO2017060140A3 (de) Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
US10843284B2 (en) Method for void reduction in solder joints
TW201406246A (zh) 印刷電路板及印刷電路板之製造方法
JP4274264B2 (ja) モジュールの製造方法
JP6214030B2 (ja) 回路基板、回路モジュール、回路基板の製造方法及び回路モジュールの製造方法
US7943860B2 (en) Material board for producing hybrid circuit board with metallic terminal plate and method for producing hybrid circuit board
JP4273918B2 (ja) モジュールの製造方法
JPH07254775A (ja) 回路基板
JP5938953B2 (ja) プリント配線基板の反り低減構造および回路基板の製造方法
JP5974428B2 (ja) 半導体装置
JPH0529173A (ja) 電子部品
JP6488669B2 (ja) 基板
US6049466A (en) Substrate with embedded member for improving solder joint strength
JP6091824B2 (ja) 回路基板の表面実装構造、該表面実装構造を備えたプリント基板
JP2009111410A (ja) モジュール
JP4457739B2 (ja) 電子部品およびその製造方法
WO2020261969A1 (ja) 電子モジュール
JP2002374060A (ja) 電子回路板
JP2008103547A (ja) 半田ペースト塗布方法及び電子回路基板
TWI641299B (zh) Method of manufacturing electronic component mounting body
JP2011044670A (ja) 電子部品の裏面電極構造及びこれを備えた電子部品
JP2013004570A (ja) はんだ塗布方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right