JPH0582596A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH0582596A
JPH0582596A JP3238527A JP23852791A JPH0582596A JP H0582596 A JPH0582596 A JP H0582596A JP 3238527 A JP3238527 A JP 3238527A JP 23852791 A JP23852791 A JP 23852791A JP H0582596 A JPH0582596 A JP H0582596A
Authority
JP
Japan
Prior art keywords
thermocompression bonding
electrode
lead
lead frame
electrode lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3238527A
Other languages
English (en)
Other versions
JP2970111B2 (ja
Inventor
Susumu Nakamori
晋 中森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3238527A priority Critical patent/JP2970111B2/ja
Priority to US07/947,266 priority patent/US5359223A/en
Publication of JPH0582596A publication Critical patent/JPH0582596A/ja
Application granted granted Critical
Publication of JP2970111B2 publication Critical patent/JP2970111B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】テープキャリア方式によって製造される半導体
集積回路に用いるリードフレームの電極リードは、熱圧
着で半導体素子に接続されるが、この熱圧着の際の発熱
体が圧接した境界に段部ができ、この段部より発生した
亀裂等により電極リードが切断する事故を皆無とする。 【構成】リードフレームの電極リード３の先端部に熱圧
着用の発熱体６と接触する側に折り返された１８０°折
り返し部３ｅを設ける。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はリードフレームに関し、
特にテープキャリア方式によって製造される半導体集積
回路の熱圧着方式を接続方法として用いるリードフレー
ムに関する。
【０００２】
【従来の技術】テープキャリア方式では、ポリイミド樹
脂等でできた絶縁性のフレキシブルなフィルム上に密着
して設けられた導電性の電極リードを有するリードフレ
ームと、半導体素子に設けられた突起電極とを直接熱圧
着する組み立て方式が一般的である。
【０００３】従来のテープキャリア方式用のリードフレ
ームは、図４に示すように、均質のテープ上のポリイミ
ド等の絶縁性のフィルム１の両外側に等間隔のスプロケ
ットホール２を設けて、中央部にデバイスホール４を開
けてリードパターンを金属腐触法および電気金度金法等
によって連続的に形成する。リードパターンの各電極リ
ード３の先端部３ａはデバイスホール４内に突き出るよ
うに形成されて半導体素子５の突起電極に熱圧着され、
他端の電極部３ｃに探針を接触させて半導体素子５の電
気的な特性を測定することができるようになっている。
【０００４】リードパターンは、絶縁性のフィルム１上
に等間隔に形成されているのでフィルム１の両外側に等
間隔に打ち抜かれたスプロケットホール２のピッチに等
しい間隔の突起をもった歯車等により、スプロケットホ
ール２を使ってフィルム１を次々に送ることにより連続
して自動的に作業が行なわれる。
【０００５】このとき、半導体素子５と各電極リード３
は、図５に示すような発熱体６を電極リード３の上方よ
り所定の圧力を加えつつ半導体素子５の突起電極５ａに
押しつける事によって熱圧着を行っていた。しかし、従
来のリードフレームは、電極リード３の厚みが一定であ
ったため、熱圧着時の発熱体６の圧力で押しつぶされ圧
接段部３ｄが生じる。このため、熱圧着後の電極リード
３は、圧接段部３ｄで極度に強度が弱く容易に切断され
不良となっていた。
【０００６】
【発明が解決しようとする課題】上述のとおり、従来の
リードフレームの電極リードは、熱圧着で半導体素子に
接続されるが、この圧着の際の発熱体が圧接した境界に
圧接段部ができ、後工程ないしは装置への実装後に圧接
段部より発生した亀裂等により容易に電極リードが切断
する事故が発生するという問題点があった。
【０００７】本発明の目的は、熱圧着の後工程で電極リ
ードが切断する事故のないリードフレームを提供するこ
とにある。
【０００８】
【課題を解決するための手段】本発明は、中央部に一連
のデバイスホールと外側に一連のスプロケットホールと
を有する長尺の絶縁性フィルム上の前記デバイスホール
の周囲に密着して形成されたリードパターンによって構
成される電極リードを備えたリードフレームにおいて、
それぞれの前記電極リードの先端部が熱圧着用の発熱体
と接触する側に少くとも９０°折り返された形状を有す
る。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【００１０】図１は本発明の第１の実施例の電極リード
先端部の断面図、図２は図１の電極リードを半導体素子
の突起電極に熱圧着する方法を説明する断面図である。
【００１１】第１の実施例は、図１に示すように、ま
ず、各電極リード３の先端部に、例えば、１００μｍの
長さで１８０°折れ曲がった１８０°折り返し部３ｅを
形成する。
【００１２】次に、図２に示すように、発熱体６を上方
より所定の圧力を加えつつ半導体素子５の突起電極５ａ
に押しつける事により熱圧着を行うが、発熱体６で押し
つぶされるのは１８０°折り返し部３ｅの部分だけで電
極リード３に関しては熱圧着時の段部の発生が皆無とな
る。
【００１３】図３は本発明の第２の実施例の電極リード
先端部の断面図である。
【００１４】第２の実施例では、図３に示すように、各
電極リード３の先端部に、例えば、５０μｍの長さで９
０°に折れ曲がった９０°折り返し部３ｆを形成し、そ
の先端部に発熱体６を押しつけ熱圧着を行う。
【００１５】第２の実施例では、折り返し角が９０°で
あるので第１の実施例に比べ製造工数が短縮できる利点
がある。
【００１６】
【発明の効果】以上説明したように本発明は、電極リー
ド先端部を発熱体と接触する側に折れ曲がった形状とな
っているので、発熱体を所定の圧力を加えつつ半導体素
子の突起電極に押しつける事により熱圧着を行う際に、
折り返し部分のみが、発熱体で押しつぶされるだけで電
極リードの熱圧着時の段部発生を皆無とすることがで
き、組立後の工程ないしは装置への実装後の電極リード
の切断事故をなくせるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例の電極リード先端部の断
面図である。
【図２】図１の電極リードを半導体素子の突起電極に熱
圧着する方法を説明する断面図である。
【図３】本発明の第２の実施例の電極リード先端部の断
面図である。
【図４】従来のリードフレームの一例に半導体素子を搭
載した平面図である。
【図５】従来のリードフレームの電極リードを半導体素
子の突起電極に熱圧着する方法を説明する断面図であ
る。
【符号の説明】 １ フィルム ２ スプロケットホール ３ 電極リード ３ａ 先端部 ３ｃ 電極部 ３ｄ 圧接段部 ３ｅ １８０°折り返し部 ３ｆ ９０°折り返し部 ４ デバイスホール ５ 半導体素子 ５ａ 突起電極 ６ 発熱体

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 中央部に一連のデバイスホールと外側に
    一連のスプロケットホールとを有する長尺の絶縁性フィ
    ルム上の前記デバイスホールの周囲に密着して形成され
    たリードパターンによって構成される電極リードを備え
    たリードフレームにおいて、それぞれの前記電極リード
    の先端部が熱圧着用の発熱体と接触する側に少くとも９
    ０°折り返された形状を有することを特徴とするリード
    フレーム。
JP3238527A 1991-09-19 1991-09-19 リードフレーム、半導体装置及びその製造方法 Expired - Lifetime JP2970111B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3238527A JP2970111B2 (ja) 1991-09-19 1991-09-19 リードフレーム、半導体装置及びその製造方法
US07/947,266 US5359223A (en) 1991-09-19 1992-09-18 Lead frame used for semiconductor integrated circuits and method of tape carrier bonding of lead frames

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3238527A JP2970111B2 (ja) 1991-09-19 1991-09-19 リードフレーム、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0582596A true JPH0582596A (ja) 1993-04-02
JP2970111B2 JP2970111B2 (ja) 1999-11-02

Family

ID=17031583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3238527A Expired - Lifetime JP2970111B2 (ja) 1991-09-19 1991-09-19 リードフレーム、半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US5359223A (ja)
JP (1) JP2970111B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625805B1 (ko) * 2004-05-18 2006-09-20 엘에스전선 주식회사 접착특성이 우수한 절연 및 반도전 액상 실리콘 고무조합체와 이를 만드는 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269219B1 (ko) * 1996-02-28 2000-10-16 이중구 반도체 리드프레임 및 패키지 방법
US6171888B1 (en) * 1996-03-08 2001-01-09 Lsi Logic Corp. Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
TW335526B (en) * 1996-07-15 1998-07-01 Matsushita Electron Co Ltd A semiconductor and the manufacturing method
US8004069B2 (en) * 2005-12-21 2011-08-23 Freescale Semiconductor, Inc. Lead frame based semiconductor package and a method of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3347442A (en) * 1965-05-18 1967-10-17 Bendix Corp Stepped bonding wedge
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
JPS6342156A (ja) * 1986-08-08 1988-02-23 Nec Corp 半導体装置用リ−ドフレ−ム
US4771330A (en) * 1987-05-13 1988-09-13 Lsi Logic Corporation Wire bonds and electrical contacts of an integrated circuit device
US4980753A (en) * 1988-11-21 1990-12-25 Honeywell Inc. Low-cost high-performance semiconductor chip package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625805B1 (ko) * 2004-05-18 2006-09-20 엘에스전선 주식회사 접착특성이 우수한 절연 및 반도전 액상 실리콘 고무조합체와 이를 만드는 제조방법

Also Published As

Publication number Publication date
JP2970111B2 (ja) 1999-11-02
US5359223A (en) 1994-10-25

Similar Documents

Publication Publication Date Title
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
KR100408227B1 (ko) 테이프캐리어형 반도체장치
JPH0582596A (ja) リードフレーム
US5661900A (en) Method of fabricating an ultrasonically welded plastic support ring
JPH0621134A (ja) 半導体装置およびその製造方法
JP2803211B2 (ja) 半導体装置のボンディング方法及びボンディング装置
JP2644194B2 (ja) 半導体装置及びその製造方法
JP3141682B2 (ja) 複合リードフレーム
JP3247475B2 (ja) 電子部品接合方法
JP2914577B2 (ja) 表面実装電子デバイスの製造方法
JPS59191360A (ja) 半導体装置用リードフレーム
JPS582065Y2 (ja) 溶接リボン
JP2718299B2 (ja) 大規模集積回路
JPS5816555A (ja) リ−ドフレ−ム
JPS5874064A (ja) リ−ドフレ−ム
JPS6142160A (ja) リ−ド・フレ−ム
JP2780376B2 (ja) バンプ付きｔａｂテープの製造方法
JP2782374B2 (ja) 電子部品搭載装置及びその製造方法
JPH0314225B2 (ja)
JPH04336437A (ja) 半導体装置
JPH07263487A (ja) 半導体装置の製造方法
JPH06291237A (ja) 複合リードフレームの製造方法，及び装置
JPH1012666A (ja) 半導体素子の実装方法とその装置
JPS6373531A (ja) キヤリア・テ−プ
JPH0324742A (ja) 半導体実装構造

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990727