JPS5816555A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS5816555A
JPS5816555A JP11466081A JP11466081A JPS5816555A JP S5816555 A JPS5816555 A JP S5816555A JP 11466081 A JP11466081 A JP 11466081A JP 11466081 A JP11466081 A JP 11466081A JP S5816555 A JPS5816555 A JP S5816555A
Authority
JP
Japan
Prior art keywords
leads
lead frame
lead
contact
device hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11466081A
Other languages
English (en)
Inventor
Susumu Nakamori
中森　晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11466081A priority Critical patent/JPS5816555A/ja
Publication of JPS5816555A publication Critical patent/JPS5816555A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、テープ−キャリア方式によって製造される半
導体集積回路に用いるリードフレームに関するものであ
る。
テープ−キャリア方式は、ポリイミド樹脂等でできた絶
縁性の７レキシプルなフィルム上に密着して設けられた
導電性のリードを有するリードフレームど半導体装置に
設けられた凸起電極とを直接に熱圧着する組み立て方式
である。
このテープ拳キャリア方式では、長尺状のフィルムに同
一のり−ド・パターンを連続して形成できる本で、半導
体装置をリード・フレームに熱圧着した後は半導体装置
の電気的試験が自動的にできる。
従来のテープ・キャリア方式用のリード・フレームは第
１図のようにテープ状のポリイミド等の絶縁性フィルム
１０両側に等間隔のスプロケット−ホール２を開は中央
部にデバイス・ホールヲ開けてリードフレーム、３を金
属屑触法および電気鍍金法等によって連続的に形成する
。
リードフレームの半導体装置搭載側はデバイス・ホール
４に突き出したものとなっており、リードフレームの先
端部３ａにおいて半導体装置５の電極に熱圧着されリー
ドフレームの他端３ｃに探針な接触させて半導体装置の
電気的な特性を測定することができる。
リードフレームは絶縁性フィルム上に等間隔に形成され
ているので、フィルム両側のスプロケットホールな使っ
てテープを次々に送ることにより連続して自動的に作業
をおこなえた。
電気的な良品を選別後は、リードフレームをＢ部におい
て切断し成形後半導体装置なセラミ、り等の絶縁基板上
に接着後電極リードを絶縁基板上の導電部に直接接続す
ることによって実装密度をあげ装置の小型化を可能にし
ている。しかしこの形状のリードフレームでは、デバイ
スホールに突き出した部分のリード部が導電性材質であ
りかつとした機械的ストレスによって容易に変形し、リ
ードとリードが直接接触したりリードとリードが近接す
るため導電性のゴミにより容易にリード間の短絡をもた
らし半導体装置を不良となしていた。
本発明は、従来のテープキャリア方式のリードフレーム
の上記の欠点を解消することを目的としその特徴はデバ
イス・ホールに突き出したリード部が絶縁性樹脂等によ
り被覆されていることである。
この方式のリードフレームを用いることによって、リー
ドが機械的ストレスによって変形してもリード間の接触
による不良を完全に無くすることができ信頼性および作
業性を一段と向上することができる。
以下に一実施例を説明する。
本発明によるテープ・キャリア方式のり−ド・フレーム
は第２図のようにテープ状のポリイミド等の絶縁性フィ
ルム１の両側に等間隔のスプルケラトホール２を開は中
央部にデバイス−ホールを開はリードフレームがデバイ
スホールに突き出したリード部を有し、この部分が絶縁
性の材質６によって被覆されたものとなっている。
このような本発明により、接触および導電性異物による
リード間短絡を完全に無くすことができ作業の容易性、
および歩留の向上、品質の向上をはかることが可能にな
る。
【図面の簡単な説明】
第１図は、従来のチップ・キャリア方式のリードフレー
ムの平面図であり、第２図は、本発明の実施例によるチ
ップ会キャリア方式のリード・フレームの平面図である
。 尚、図において、１はテープ、２はスプロケット・ホー
ル、３はリード、４はデバイスホール、５は半導体装置
、６は本発明に関れる絶縁材である。 Ｂ　　　　　　　　　　　　ｆ３ と 第　１　図

Claims (1)

  1. 【特許請求の範囲】 長尺状の絶縁性フィルム上に密着した電極用リードパタ
    ーンが形成され、該リードパターンが絶縁性の材質によ
    って被覆されたことを特徴とするム リードフレー。
JP11466081A 1981-07-22 1981-07-22 リ−ドフレ−ム Pending JPS5816555A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11466081A JPS5816555A (ja) 1981-07-22 1981-07-22 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11466081A JPS5816555A (ja) 1981-07-22 1981-07-22 リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS5816555A true JPS5816555A (ja) 1983-01-31

Family

ID=14643369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11466081A Pending JPS5816555A (ja) 1981-07-22 1981-07-22 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS5816555A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807018A (en) * 1985-10-10 1989-02-21 Sgs Microelettronica S.P.A. Method and package for dissipating heat generated by an integrated circuit chip
US4999700A (en) * 1989-04-20 1991-03-12 Honeywell Inc. Package to board variable pitch tab
JPH04359443A (ja) * 1991-06-05 1992-12-11 Hitachi Cable Ltd Ｔａｂ用テープキャリア

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346276A (en) * 1976-10-08 1978-04-25 Hitachi Ltd Carrier tape

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346276A (en) * 1976-10-08 1978-04-25 Hitachi Ltd Carrier tape

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807018A (en) * 1985-10-10 1989-02-21 Sgs Microelettronica S.P.A. Method and package for dissipating heat generated by an integrated circuit chip
US4999700A (en) * 1989-04-20 1991-03-12 Honeywell Inc. Package to board variable pitch tab
JPH04359443A (ja) * 1991-06-05 1992-12-11 Hitachi Cable Ltd Ｔａｂ用テープキャリア

Similar Documents

Publication Publication Date Title
JPS629639A (ja) 半導体装置の製造方法
KR20030007040A (ko) 반도체 장치 및 그 제조 방법
US4839713A (en) Package structure for semiconductor device
US6127206A (en) Semiconductor device substrate, lead frame, semiconductor device and method of making the same, circuit board, and electronic apparatus
US5119272A (en) Circuit board and method of producing circuit board
JPH04213867A (ja) 電子部品搭載用基板フレーム
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPS5816555A (ja) リ−ドフレ−ム
JPH09129779A (ja) 超微細電導極を有する半導体パッケージ
JP2782870B2 (ja) リードフレーム
JPH0582596A (ja) リードフレーム
JP2784209B2 (ja) 半導体装置
JPH07201928A (ja) フィルムキャリア及び半導体装置
JPH04326755A (ja) 樹脂封止型半導体装置およびその製造方法
JP2718299B2 (ja) 大規模集積回路
US6420210B2 (en) Semiconductor device and method for manufacturing the same
JP3024046B2 (ja) 半導体パッケージ
JPS59158545A (ja) リ−ドフレ−ム
JPS6365660A (ja) 半導体集積回路装置
KR19980058576A (ko) 에어리어 어레이 범프드 반도체 패키지 몰딩금형
JPH08222673A (ja) リードフレーム
JPS5923432Y2 (ja) 半導体装置
JP2002164497A (ja) 半導体装置およびその製造方法
JPS5874064A (ja) リ−ドフレ−ム
JPS58197757A (ja) リ−ド・フレ−ム