JPS59158545A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS59158545A JPS59158545A JP3228783A JP3228783A JPS59158545A JP S59158545 A JPS59158545 A JP S59158545A JP 3228783 A JP3228783 A JP 3228783A JP 3228783 A JP3228783 A JP 3228783A JP S59158545 A JPS59158545 A JP S59158545A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- lead frame
- mounting
- sprocket holes
- sprocket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はリードフレームに係り、！侍にテープキャリア
方式によって製造される牛碑体集債回路に用いるリード
フレームに関するものである。
方式によって製造される牛碑体集債回路に用いるリード
フレームに関するものである。
、テープキャリア方式はポリイミド樹脂前でできた絶縁
性のフレキシブルなフイノトム上にＷｆ＊して設けらｎ
た導電性のリードを会するリードフレームと、半導体装
置に設けられた突起電極とを直接に熱圧着する組み立て
方式である。このテープキャリア方式では長尺状のフィ
ルムに同一のリードパターン４・連続して形成できるの
で半導体装置をリードフレームに熱圧着した後は牛壱体
装梯の電気的試験が自動・罰にできるという長所がある
。
性のフレキシブルなフイノトム上にＷｆ＊して設けらｎ
た導電性のリードを会するリードフレームと、半導体装
置に設けられた突起電極とを直接に熱圧着する組み立て
方式である。このテープキャリア方式では長尺状のフィ
ルムに同一のリードパターン４・連続して形成できるの
で半導体装置をリードフレームに熱圧着した後は牛壱体
装梯の電気的試験が自動・罰にできるという長所がある
。
従来のテープキャリア方式用のリードフレームは第】Ｉ
￥１のよう例均質のテープ状のポリイミド等の絶線性フ
ィルム１の両側に等間隔のスプロケットホール２を開け
、中央部にデバイスホール４を開けてリードフレーム３
を金属病触法および電気鍍金法等によって連続的に形成
する。リードフレームの先端部３ａにおいて半導体装置
５の電極に熱圧着されリードフレームの他端３Ｃに探針
全接触させて牛壱体装償の電気的な特性を測定すること
ができる。
￥１のよう例均質のテープ状のポリイミド等の絶線性フ
ィルム１の両側に等間隔のスプロケットホール２を開け
、中央部にデバイスホール４を開けてリードフレーム３
を金属病触法および電気鍍金法等によって連続的に形成
する。リードフレームの先端部３ａにおいて半導体装置
５の電極に熱圧着されリードフレームの他端３Ｃに探針
全接触させて牛壱体装償の電気的な特性を測定すること
ができる。
かかる従来技術のリードフレームは、絶縁性フィルム上
に等間隔にあけたスズロケ、トホールのピッチに等しい
間隔の凸起をもった歯車により連続して自動的に込り出
される。しかしこの形状のリードフレームでは、複数回
の歯車との接触ないしは、少々の憎械的ストレスによっ
てスプロケットホールが容易に破損させられていた。
に等間隔にあけたスズロケ、トホールのピッチに等しい
間隔の凸起をもった歯車により連続して自動的に込り出
される。しかしこの形状のリードフレームでは、複数回
の歯車との接触ないしは、少々の憎械的ストレスによっ
てスプロケットホールが容易に破損させられていた。
テープキャリア方式の半導体集積回路は、通常−ケ毎に
切断され、ボード上に実装着さｎるが実装する際にスプ
ロケットホールを位置決め用の支点としているためスプ
ロケット・ホールが破損く変形していると実装着の位置
決めが困難となり作業能率を低下させ、また製迫上の渉
貿を極端に低下させていた。
切断され、ボード上に実装着さｎるが実装する際にスプ
ロケットホールを位置決め用の支点としているためスプ
ロケット・ホールが破損く変形していると実装着の位置
決めが困難となり作業能率を低下させ、また製迫上の渉
貿を極端に低下させていた。
本発明は、従来のテープキャリア方式のリードフレーム
の上記の欠点を解消することを目的とし。
の上記の欠点を解消することを目的とし。
その特徴は、スゲロケットホールがテープ送り用のもの
と実装着用の２棟類を別個に形成さ才していることであ
る。
と実装着用の２棟類を別個に形成さ才していることであ
る。
この方式のリードフレームを用いることによってテープ
駆動用のスプロケットホールが破損さ几ても災装危の際
には、実装着用のスプロケットホールを位置決め用の支
点とすることによって作業性および渉留を一段と向上す
ることができる。
駆動用のスプロケットホールが破損さ几ても災装危の際
には、実装着用のスプロケットホールを位置決め用の支
点とすることによって作業性および渉留を一段と向上す
ることができる。
以下に一実施例を説明する。不発明によるテープ・キャ
リア方式のリード・フレームは第２図のようにテープ状
のポリイミド等の絶縁性フィルム１の両側にテープ送り
用のスプロケットホールとが別個に形成さ２ｔだものと
なっている。
リア方式のリード・フレームは第２図のようにテープ状
のポリイミド等の絶縁性フィルム１の両側にテープ送り
用のスプロケットホールとが別個に形成さ２ｔだものと
なっている。
このような本発明により、スプロケットホール破折によ
る実装着時の位置決め不良を完全に無くすことかでさ作
業の容易性および歩留の向上をはかることができる。
る実装着時の位置決め不良を完全に無くすことかでさ作
業の容易性および歩留の向上をはかることができる。
第１図＋′ｌｉ促来■デツプ・キャリア方式のリードフ
レームの平面図て゛あり、第２図は本発明の実施例によ
るナツプキャリアカ式のリードフレームの平面図である
。 同、図に２いて、１ ・・・テープ、２ 従来のスプ
ロケットホール、３・−・リード、４−・・デバイス−
ホール、５ ・半導体技師、６ ・実装着用のスゲロケ
、トホール、である。 ｈ／（２） 躬 ２ 閉
レームの平面図て゛あり、第２図は本発明の実施例によ
るナツプキャリアカ式のリードフレームの平面図である
。 同、図に２いて、１ ・・・テープ、２ 従来のスプ
ロケットホール、３・−・リード、４−・・デバイス−
ホール、５ ・半導体技師、６ ・実装着用のスゲロケ
、トホール、である。 ｈ／（２） 躬 ２ 閉
Claims (1)
- 長尺状の絶縁性フィルムの長尺方向に等間隔の規則的打
ち抜き穴が少なくとも３列設けられていることを特徴と
するリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3228783A JPS59158545A (ja) | 1983-02-28 | 1983-02-28 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3228783A JPS59158545A (ja) | 1983-02-28 | 1983-02-28 | リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59158545A true JPS59158545A (ja) | 1984-09-08 |
Family
ID=12354745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3228783A Pending JPS59158545A (ja) | 1983-02-28 | 1983-02-28 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59158545A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0311513A2 (en) * | 1987-10-05 | 1989-04-12 | Fujitsu Limited | Film segment having integrated circuit chip bonded thereto and fixture therefor |
| JPH01256137A (ja) * | 1988-04-06 | 1989-10-12 | Casio Comput Co Ltd | キャリアテープおよびその使用方法 |
-
1983
- 1983-02-28 JP JP3228783A patent/JPS59158545A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0311513A2 (en) * | 1987-10-05 | 1989-04-12 | Fujitsu Limited | Film segment having integrated circuit chip bonded thereto and fixture therefor |
| JPH01256137A (ja) * | 1988-04-06 | 1989-10-12 | Casio Comput Co Ltd | キャリアテープおよびその使用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860000410B1 (ko) | 반도체장치 및 그 조립방법 | |
| US7534661B2 (en) | Method of forming molded resin semiconductor device | |
| JPS58218149A (ja) | 樹脂封止ダイオ−ド用リ−ドフレ−ム | |
| JPS59158545A (ja) | リ−ドフレ−ム | |
| JPH09129779A (ja) | 超微細電導極を有する半導体パッケージ | |
| JP2782870B2 (ja) | リードフレーム | |
| JPS5874064A (ja) | リ−ドフレ−ム | |
| US6404216B1 (en) | Test contact | |
| JPH05326648A (ja) | フィルムキャリアとこれを用いた半導体装置の製造方法 | |
| JPS6046059A (ja) | リ−ド・フレ−ム | |
| JP2641912B2 (ja) | 格子配列形半導体素子パッケージ | |
| JPS5816555A (ja) | リ−ドフレ−ム | |
| JPS58197757A (ja) | リ−ド・フレ−ム | |
| JP2503652B2 (ja) | 半導体集積回路装置およびその検査方法 | |
| JPH01120856A (ja) | リードフレーム | |
| JPS5923432Y2 (ja) | 半導体装置 | |
| JPS6228780Y2 (ja) | ||
| JPH0423330Y2 (ja) | ||
| JPH065701B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPS6373531A (ja) | キヤリア・テ−プ | |
| JP2522657B2 (ja) | リ−ドフレ−ムの製造方法 | |
| JPS6138192Y2 (ja) | ||
| KR100414709B1 (ko) | 히이트싱크부착반도체장치및그히이트싱크의제조방법 | |
| JPH0519956Y2 (ja) | ||
| JPS614263A (ja) | 自動ギヤングボンデイング用接続テ−プ |