JP3216052B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3216052B2
JP3216052B2 JP00468099A JP468099A JP3216052B2 JP 3216052 B2 JP3216052 B2 JP 3216052B2 JP 00468099 A JP00468099 A JP 00468099A JP 468099 A JP468099 A JP 468099A JP 3216052 B2 JP3216052 B2 JP 3216052B2
Authority
JP
Japan
Prior art keywords
bumpless
electrode
lead
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP00468099A
Other languages
English (en)
Other versions
JPH11274234A (ja
Inventor
孝浩 片倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP00468099A priority Critical patent/JP3216052B2/ja
Publication of JPH11274234A publication Critical patent/JPH11274234A/ja
Application granted granted Critical
Publication of JP3216052B2 publication Critical patent/JP3216052B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にICチップの電極のボンディングに関
する。 【0002】 【従来の技術】従来のlCチップの電極部のボンディン
グ方式は、図2に示すように、ICチップ3の電極部4
上に、金等の突起物9を設け、テープキャリアの金又は
錫等がメッキされた銅ハク2のオーバーハング部2a
と、前記突起物9とをボンディングしていた。又、別の
方式としては、図3に示すように、金又は錫等がメッキ
された銅ハク2のオーバーハング部2aに、金等の突起
物10を転写又はエッチングにより形成し、ICチップ
3の電極部4と、該突起物10とをボンディングしてい
た 【0003】 【発明が解決しようとする課題】しかし、従来のポンデ
ィング方式では、ICチップの電極部上又はテープキャ
リアの銅ハク上に金等や突起物を形成する工程が必要で
あり、費用がかかる、歩留まりが低下するという問題点
があった。 【0004】 【課題を解決するための手段】上記問題点を解決するた
めに、本発明の半導体装置の製造方法は、テープキャリ
アからオーバーハングし且つその表面が平坦なリード部
と半導体チップのバンプレス電極部とがボンディングさ
れる半導体装置の製造方法であって、前記リード部と前
記バンプレス電極部とを位置合わせする工程と、先端部
が先細り形状を有し前記リードと接触する接触部を形成
し、且つ、前記接触部が前記バンプレス電極部以下の大
きさを有するボンディングツールを用いて、前記先端部
と前記リード部とを接触させ且つ前記ボンディングツー
ルを移動させて前記リード部に歪曲部を形成する工程
と、前記歪曲部が形成された状態で、前記ボンディング
ツールを用いて前記リード部と前記バンプレス電極部と
を加圧するとともに、前記先端部に超音波振動を加えて
前記リード部と前記バンプレス電極とを接合する工程
と、を有することを特徴とする。また、上記の方法にお
いて、前記歪曲部は、前記オーバーハング部の端部と前
記ボンディングツールの先端部との間に形成されること
を特徴とする。また、上記のいずれかの方法において、
前記リード部と前記バンプレス電極とを接合する工程
後、前記オーバーハング部における、前記バンプレス電
極部との接触部分から前記半導体チップのエッヂ側にか
けて、前記歪曲部が保持されてなることを特徴とする。
また、上記のいずれかの方法において、前記リード部
は,少なくとも1μmメッキされたものであることを特
徴とする。また、上記のいずれかの方法において、前記
半導体チップ表面と前記バンプレス電極部とは、概同一
平面に形成されてなることを特徴とする。また、上記の
いずれかの方法において、前記ボンディングツールは、
前記接合時には300℃〜600℃に加温されることを
特徴とする。また、上記のいずれかの方法において、前
記バンプレス電極部と前記リード部との接合時には、前
記ボンディングツールを1秒以上加圧することを特徴と
する。 【0005】 【作用】上記のような方式でボンディングをおこなう
と、先端部が前記バンプレス電極部以下の大きさを有す
るボンディングツールを用いているので、本発明のよう
に接合部に超音波振動を加えても、接合の為に加わる外
力は接合部に集中し、接合部の周囲に対しては何等悪い
影響を与える事がない。そのため、高信頼性で且つ強固
な接合が可能になる。 【0006】 【発明の実施の形態】以下に本発明の実施例を図面にも
とづいて説明する。図1において、圧延によりフィルム
状に形成されたポリイミドフィルム1に、パターン形成
されかつオーバーハング部を有しかつ金が少なくともl
μmメッキされた銅ハク2を接着剤により接着されたテ
ープキャリアの、前記銅ハクのオーパーハング部2a
と、ICチップ3のA1電極部4を位置合わせしたの
ち、加熱加圧ツール5が下降し、該加熱加圧ツール5の
先端部6に設けられた前記A1電極部4と対応する所に
位置する、A1電極4と同じ大きさか、あるいはそれよ
りも小さい断面図を持つ突起物7が、銅ハクのオーバー
ハング部2aと接触し、銅ハクのオーバーハング部2a
が図1に示すように歪曲する。さらに加熱加圧ツール5
が下降し、歪曲した銅ハクのオーパーハング部2aがA
1電極4に加圧されると同時に、300℃〜600℃に
加熱され、接合される。この際、加熱加圧ツール5に超
音波を加えれば、更に良く接合される。加熱加圧ツール
5は、1秒以上加熱加圧した後、上昇しボンディングを
完了する。ボンディングが完了したのちも、銅ハクのオ
ーパーハング部2aは歪曲した状態を保つため、lCチ
ップ3のエッヂ部8をショートしない。 【0007】 【発明の効果】以上述べたように本発明によれば、加熱
加圧ツールの先端部に突起を設けてICチップの電極部
とテープキャリアのオーパーハングした銅ハク部とを加
圧加熱することにより、従来のように前記銅ハク部およ
び前記電極部に金等の突起物を形成しなくとも前記銅ハ
ク部と前記電極部とをボンディングできるという効果を
有する。また突起物形成のための工程が省略できるので
低コストでボンディングできるという効果も有する。
【図面の簡単な説明】 【図1】本発明のボンディング状態を示す断面図。 【図2】lCチップの電極部に突起を設けた従来技術の
ボンディング状態を示す図。 【図3】テープキャリアの銅ハクのオーパーハング部に
突起を形成した従来技術のボンディング状態を示す断面
図。 【符号の説明】 l・・・ポリイミドフィルム 2・・・銅ハク 2a・・銅ハクのオーバーハング部 a・・・ICチップ 4・・・ICチップの電極部 5・・・加熱加圧ツール 6・・・加熱加圧ツール先端部 7・・・突起 8・・・ICチップエッヂ部 9・・・ICチップの電極に設けられた突起 10・・銅ハクのオーパーハンダ部に形成された突起
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 311 H01L 21/603 H01L 21/607

Claims (1)

  1. (57)【特許請求の範囲】 1.テープキャリアからオーバーハングし且つその表面
    が平坦なリード部と半導体チップのバンプレス電極部と
    がボンディングされる半導体装置の製造方法であって、 前記リード部と前記バンプレス電極部とを位置合わせす
    る工程と、 先端部が先細り形状を有して前記リードと接触する接触
    部を形成し、且つ、前記接触部が前記バンプレス電極部
    以下の大きさを有するボンディングツールを用いて、前
    記先端部と前記リード部とを接触させ且つ前記ボンディ
    ングツールを移動させて前記リード部に歪曲部を形成す
    る工程と、 前記歪曲部が形成された状態で、前記ボンディングツー
    ルを用いて前記リード部と前記バンプレス電極部とを加
    圧するとともに、前記先端部に超音波振動を加えて前記
    リード部と前記バンプレス電極とを接合する工程と、 を有することを特徴とする半導体装置の製造方法。 2.前記歪曲部は、前記オーバーハング部の端部と前記
    ボンディングツールの先端部との間に形成されることを
    特徴とする請求項1に記載の半導体装置の製造方法。 3.前記リード部と前記バンプレス電極とを接合する工
    程後、前記オーバーハング部における、前記バンプレス
    電極部との接触部分から前記半導体チップのエッヂ側に
    かけて、前記歪曲部が保持されてなることを特徴とする
    請求項1又は請求項2に記載の半導体装置の製造方法。 4.前記リード部は,少なくとも1μmメッキされたも
    のであることを特徴とする請求項1乃至3に記載の半導
    体装置の製造方法。 5.前記半導体チップ表面と前記バンプレス電極部と
    は、概同一平面に形成されてなることを特徴とする請求
    項1乃至4に記載の半導体装置の製造方法。 6.前記ボンディングツールは、前記接合時には300
    ℃〜600℃に加温されることを特徴とする請求項1乃
    至5に記載の半導体装置の製造方法。 7.前記バンプレス電極部と前記リード部との接合時に
    は、前記ボンディングツールを1秒以上加圧することを
    特徴とする請求項1乃至6に記載の半導体装置の製造方
    法。
JP00468099A 1999-01-11 1999-01-11 半導体装置の製造方法 Expired - Lifetime JP3216052B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00468099A JP3216052B2 (ja) 1999-01-11 1999-01-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00468099A JP3216052B2 (ja) 1999-01-11 1999-01-11 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9111471A Division JP2996202B2 (ja) 1997-04-28 1987-11-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11274234A JPH11274234A (ja) 1999-10-08
JP3216052B2 true JP3216052B2 (ja) 2001-10-09

Family

ID=11590618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00468099A Expired - Lifetime JP3216052B2 (ja) 1999-01-11 1999-01-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3216052B2 (ja)

Also Published As

Publication number Publication date
JPH11274234A (ja) 1999-10-08

Similar Documents

Publication Publication Date Title
US4616412A (en) Method for bonding electrical leads to electronic devices
JP3216052B2 (ja) 半導体装置の製造方法
JP2996202B2 (ja) 半導体装置及びその製造方法
KR940027134A (ko) 반도체집적회로장치의 제조방법
US7284686B2 (en) Mounting method of bump-equipped electronic component and mounting structure of the same
JP2714946B2 (ja) ボンディング方法
JP2002083832A (ja) Icチップの固定方法
JP3412672B2 (ja) 半導体装置、およびこの半導体装置の製造方法
JP3022910B2 (ja) 半導体装置の製造方法
JP2821777B2 (ja) フリップチップ用ic及びその製造方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JP2590691B2 (ja) 半導体装置のリードフレーム並びにその製造装置及び方法
JP2943381B2 (ja) ボンディング方法
JP3255796B2 (ja) 半導体装置の実装方法
JP3212881B2 (ja) 半導体装置の製造装置および製造方法
JP2949872B2 (ja) 電子部品接合装置
JP3131246B2 (ja) バンプを有するベアチップの実装方法
JP2000216198A (ja) 半導体装置およびその製造方法
JP3445687B2 (ja) 半導体チップの実装方法
JP3877648B2 (ja) テープキャリアおよびそれを用いたテープキャリアパッケージの製造方法
JP3389712B2 (ja) Icチップのバンプ形成方法
JP3706519B2 (ja) 半導体装置の実装方法
JPH01215047A (ja) 半導体チップのバンプ形成方法
JP2523641B2 (ja) 半導体装置
JPH0574854A (ja) 半導体素子実装方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010626

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070803

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7