KR20090004883A

KR20090004883A - 전자 부품 실장체, 땜납 범프가 장착된 전자 부품, 땜납 수지 혼합물, 전자 부품의 실장 방법, 및 전자 부품의 제조방법

Info

Publication number: KR20090004883A
Application number: KR1020087023232A
Authority: KR
Inventors: 다카시 기타에; 세이이치 나카타니; 세이지 가라시마; 스스무 사와다; 겐이치 호테하마
Original assignee: 파나소닉 주식회사
Priority date: 2006-03-03
Filing date: 2007-02-23
Publication date: 2009-01-12
Also published as: US20090008776A1; JPWO2007099866A1; CN101395976A; WO2007099866A1

Abstract

제1 전자 부품의 전극과 제2 전자 부품의 전극 사이가 땜납 접속부에서 전기적으로 접속되고, 그 땜납 접속부는 땜납과 절연 필러를 함유하는 전자 부품 실장체이다. 또는, 전자 부품의 전극에 땜납 범프가 형성되고, 땜납 범프에는 절연 필러가 함유되는 땜납 범프 장착 전자 부품이다.

전자 부품 실장체

Description

전자 부품 실장체, 땜납 범프가 장착된 전자 부품, 땜납 수지 혼합물, 전자 부품의 실장 방법, 및 전자 부품의 제조 방법{ELECTRONIC COMPONENT MOUNTED BODY, ELECTRONIC COMPONENT WITH SOLDER BUMP, SOLDER RESIN MIXED MATERIAL, ELECTRONIC COMPONENT MOUNTING METHOD AND ELECTRONIC COMPONENT MANUFACTURING METHOD}

본 발명은, 땜납 범프 장착 전자 부품을 포함하는 전자 부품 실장체, 그것에 사용하는 땜납 수지 혼합물에 관한 것이다.

최근, 전자 기기에 사용되는 반도체 집적 회로(LSI)의 고밀도, 고집적화에 따라, LSI 칩의 전극의 핀의 복수화, 협소 피치화가 급속하게 진행되고 있다. 이들 LSI 칩의 회로 기판에 대한 실장에는, 배선 지연을 적게 하기 위해, 플립 칩 실장이 널리 사용된다. 플립 칩 실장에서는, LSI 칩의 전극상에 땜납 범프를 형성하고, 그 땜납 범프를 통해 회로 기판상에 형성된 전극에 일괄 접합되는 것이 일반적이다.

그러나, 전극수가 5,000개를 넘는 차세대 LSI를 회로 기판에 실장하기 위해서는, 100㎛ 이하의 협소 피치에 대응한 범프를 형성해야 하지만, 현재의 땜납 범프 형성 기술에서는 그것에 적응하는 것이 어렵다. 또한, 전극수에 따른 다수의 범프를 형성해야 하기 때문에, 비용의 저감을 도모하기 위해서는 칩당 탑재 택트를 단축해야 한다.

종래부터, 범프의 형성 기술로서 도금법이나 스크린 인쇄법 등이 있다. 도금법은 협소 피치에는 적합하지만, 공정이 복잡해지는 점이나 생산성에 문제가 있다. 스크린 인쇄법은 생산성은 우수하지만, 마스크를 사용하는 점에서 협소 피치화에는 적합하지 않다.

이런 가운데, 최근에는 LSI 칩이나 회로 기판의 전극상에 땜납 범프를 선택적으로 형성하는 기술이 몇가지 개발되어 있다. 이러한 기술은 미세 범프의 형성에 적합할 뿐만 아니라 범프의 일괄 형성이 가능하기 때문에 생산성도 우수하여, 차세대 LSI의 회로 기판에 대한 실장에 적응가능한 기술로서 주목받고 있다.

그 하나로, 솔더 페이스트법이라 불리는 기술(예를 들어, 특허문헌 1 참조)이 있다. 이 기술은, 금속 입자와 플럭스의 혼합물에 의한 솔더 페이스트를, 표면에 전극이 형성된 기판상에 도포하고, 기판을 가열함으로써 금속 입자를 용융시켜, 습윤성이 높은 전극상에 선택적으로 땜납 범프를 형성시키는 것이다.

또한, 슈퍼 솔더법이라 불리는 기술(예를 들어, 특허문헌 2 참조)은, 유기산 납염과 금속 주석을 주요 성분으로 하는 페이스트형 조성물(화학 반응 석출형 땜납)을 전극이 형성된 기판상에 도포하고, 기판을 가열함으로써 Pb와 Sn의 치환 반응을 일으키으로써 Pb/Sn의 합금을 기판의 전극상에 선택적으로 석출시키는 것이다.

그러나, 솔더 페이스트법 및 슈퍼 솔더법은, 모두 페이스트형 조성물을 기판 상에 도포하여 공급하기 때문에 국소적인 두께나 농도의 불균일이 생기고, 그 때문에 전극마다의 땜납 석출량이 달라져, 균일한 높이의 범프를 얻을 수 없다. 또한, 이러한 방법은 표면에 전극이 형성된 요철이 있는 회로 기판상에 페이스트형 조성물을 도포하여 공급하기 때문에, 볼록부가 되는 전극상에는, 충분한 땜납량을 공급할 수 없어, 플립 칩 실장에서 필요로 되는 원하는 범프 높이를 얻는 것이 어렵다.

또한, 종래의 범프 형성 기술을 이용한 플립 칩 실장은 범프가 형성된 회로 기판에 반도체 칩을 탑재한 후, 반도체 칩을 회로 기판에 고정하기 위해, 언더필(under-fill)이라 불리는 수지를, 반도체 칩과 회로 기판의 사이에 주입하는 공정을 추가로 필요로 한다.

따라서, 반도체 칩과 회로 기판의 대향하는 전극간의 전기적 접속과, 반도체 칩의 회로 기판에 대한 고정을 동시에 행하는 방법으로서, 이방성 도전 재료를 사용한 플립 칩 실장 기술(예를 들어, 특허문헌 3 참조)이 개발되어 있다. 이것은, 회로 기판과 반도체 칩 사이에, 도전 입자를 함유시킨 열경화성 수지를 공급하여, 반도체 칩을 가압하는 동시에 열경화성 수지를 가열함으로써, 반도체 칩과 회로 기판의 전극간의 전기적 접속과 반도체 칩의 회로 기판에 대한 고정을 동시에 실현하는 것이다. 이방성 도전 재료를 사용한 플립 칩 실장 기술은 반도체 칩과 회로 기판의 접속 뿐만 아니라, 회로 기판-회로 기판간의 접속 등에도 이용되고 있다.

특허문헌 1 : 일본 특허공개 2000-94179호 공보

특허문헌 2 : 일본 특허공개 평1-157796호 공보

특허문헌 3 : 일본 특허공개 2000-332055호 공보

특허문헌 4 : 일본 특허공개 2004-260131호 공보

비특허문헌 1 : 10th Symposium on "Micro joining and Assembly Technology in Electronics" February 5-6, 2004, pp.183-188

비특허문헌 2 : 9h Symposium on "Micro joining and Assembly Technology in Electronics" February 6-7, 2003, pp.115-120

그러나, 상술한 이방성 도전 재료를 사용한 플립 칩 실장 및 기판간 접속에서는, 도전 입자를 통한 기계적 접촉에 의해 전극간의 전기적 도통을 얻고 있어, 안정된 도통 상태를 얻는 것이 어렵다.

또한, 대향 전극 사이에 끼워진 도전 입자는 수지의 열경화에 의한 응집력에 의해 유지되고 있기 때문에, 열경화성 수지의 탄성률이나 열팽창률, 도전 입자의 입경 분포 등을 제어해야 한다.

이러한 이유로, 이방성 도전 재료를 사용한 플립 칩 실장에서는, 전극수가 5,000개를 초과하는 차세대 LSI 칩에 적용하기 위해서는, 생산성이나 신뢰성 면에서 해결해야 할 과제가 많이 남아 있다. 마찬가지로, 기판간 접속에서도, 협소 피치, 복수의 핀 접속, 고신뢰성이 요구되고 있어, 동일한 과제를 갖고 있다.

본 발명은 이러한 점을 감안하여 이루어진 것으로, 차세대 LSI의 플립 칩 실장이나 기판간 접속에 충분히 적용가능한 전자 부품 실장체의 제공을 목적으로 한다.

본 발명의 전자 부품 실장체는,

복수의 전극을 갖는 제1 전자 부품과,

복수의 전극을 갖고 있고 그 전극이 상기 제1 전자 부품의 상기 전극과 마주보는 상태로 상기 제1 전자 부품에 대향하는 제2 전자 부품과,

상기 제1 전자 부품의 전극과 상기 제2 전자 부품의 전극 사이에 설치되어 양 전극을 전기적으로 접속하는 땜납 접속부

를 가지며,

상기 땜납 접속부는 절연 필러를 포함한다.

본 발명의 다른 전자 부품 실장체는,

복수의 전극을 갖는 제1 전자 부품과,

상기 제1 전자 부품의 전극과 상기 제2 전자 부품의 전극 사이에 설치되어 상기 양 전극을 전기적으로 접속하는 땜납 접속부와,

상기 제1 전자 부품과 상기 제2 전자 부품 사이에 설치되어 이들 두 전자 부품을 서로 접착시키는 수지 혼합물

을 가지며,

상기 땜납 접속부와 상기 수지 혼합물은 동일한 절연 필러(filler)를 포함한다.

본 발명의 땜납 범프 장착 전자 부품은,

복수의 전극과,

상기 전극에 설치된 땜납 범프

를 가지며,

상기 땜납 범프는 절연 필러를 함유한다.

본 발명의 땜납 수지 혼합물은, 수지와 땜납 가루와 절연 필러를 포함하는 땜납 수지 혼합물로서,

상기 절연 필러에는, 용융 땜납과의 습윤성을 향상시키기 위한 표면 처리가 실시되어 있다.

본 발명의 전자 부품의 실장 방법은, 복수의 전극을 갖는 제1 전자 부품과 복수의 전극을 갖는 제2 전자 부품이 서로의 전극을 대향시켜 배치되고, 대향하는 상기 제1 전자 부품의 상기 전극과 상기 제2 전자 부품의 상기 전극을 땜납에 의해 전기적으로 접속하는 전자 부품의 실장 방법으로서,

상기 제1 전자 부품의 전극 형성면에, 수지와 땜납 가루와 절연 필러를 포함하는 땜납 수지 혼합물을 공급하는 제1 공정과,

상기 양 전극을 마주보게 하여 상기 제2 전자 부품을 상기 제1 전자 부품에 대향 배치하는 제2 공정과,

상기 땜납 수지 혼합물을 가열하는 제3 공정과,

상기 땜납 수지 혼합물 내의 상기 땜납 가루를 상기 양 전극에 자기 집합시킴으로써 땜납 접속부를 형성하여 상기 양 전극을 전기적으로 접속하는 제4 공정

을 포함하고,

상기 제4 공정에서의 상기 땜납 가루의 자기 집합시에, 상기 절연 필러의 일부 또는 전부를 상기 땜납 접속부에 함유시킨다.

본 발명의 전자 부품의 제조 방법은, 복수의 전극을 갖는 전자 부품의 상기 전극상에 땜납 범프를 형성하는 전자 부품의 제조 방법으로서,

상기 전자 부품에, 수지와 땜납 가루와 절연 필러를 포함하는 땜납 수지 혼합물을 공급하는 제1 공정과,

상기 땜납 수지 혼합물을 가열하는 제2 공정과,

상기 땜납 수지 혼합물의 상기 땜납 가루를 상기 전극상에 자기 집합시킴으로써 그 전극에 땜납 범프를 형성하는 제3 공정

을 포함하고,

상기 제3 공정의 상기 땜납 가루의 자기 집합시에, 상기 절연 필러의 일부 또는 전부를 상기 땜납 접속부에 함유시킨다.

본 발명의 전자 부품 실장체나 범프 장착 전자 부품에서는, 땜납 접속부나 땜납 범프에 열팽창계수가 작은 절연 필러가 함유됨으로써, 전기적 특성이 소실되지 않고 접속 신뢰성의 향상이 도모된다.

또한, 본 발명의 전자 부품의 실장 방법이나 전자 부품의 제조 방법에 의하면, 땜납 접속부나 땜납 범프를 형성하는 동시에 절연 필러를 함유시킬 수 있어, 짧은 택트로 생산가능해져, 생산성의 향상을 도모할 수 있다.

도 1a는 본 발명의 실시형태 1에서의 전자 부품의 실장 방법의 제1 상태를 나타내는 공정 단면도.

도 1b는 본 발명의 실시형태 1에서의 전자 부품의 실장 방법의 제2 상태를 나타내는 공정 단면도.

도 1c는 본 발명의 실시형태 1에서의 전자 부품의 실장 방법의 제3 상태를 나타내는 공정 단면도.

도 2a는 본 발명의 실시형태 1에서의 전자 부품의 실장 방법으로서, 땜납 수지 혼합물에 기포 발생제를 함유시키는 실장 방법의 제1 상태를 나타내는 공정 단면도.

도 2b는 본 발명의 실시형태 1에서의 전자 부품의 실장 방법으로서, 땜납 수지 혼합물에 기포 발생제를 함유시키는 실장 방법의 제2 상태를 나타내는 공정 단면도.

도 2c는 본 발명의 실시형태 1에서의 전자 부품의 실장 방법으로서, 땜납 수지 혼합물에 기포 발생제를 함유시키는 실장 방법의 제3 상태를 나타내는 공정 단면도.

도 2d는 본 발명의 실시형태 1에서의 전자 부품 실장체의 실장 방법으로서, 땜납 수지 혼합물에 기포 발생제를 함유시키는 실장 방법의 제4 상태를 나타내는 공정 단면도.

도 3a는 본 발명의 실시형태 1에서의 전자 부품의 실장 방법으로서, 세정 공정을 포함하는 실장 방법의 제1 상태를 나타내는 공정 단면도.

도 3b는 본 발명의 실시형태 1에서의 전자 부품의 실장 방법으로서, 세정 공정을 포함하는 실장 방법의 제2 상태를 나타내는 공정 단면도.

도 3c는 본 발명의 실시형태 1에서의 전자 부품의 실장 방법으로서, 세정 공정을 포함하는 실장 방법의 제3 상태를 나타내는 공정 단면도.

도 3d는 본 발명의 실시형태 1에서의 전자 부품의 실장 방법으로서, 세정 공정을 포함하는 실장 방법의 제4 상태를 나타내는 공정 단면도.

도 4a는 본 발명의 실시형태 2에서의 땜납 범프 장착 전자 부품의 실장 방법의 제1 상태를 나타내는 공정 단면도.

도 4b는 본 발명의 실시형태 2에서의 땜납 범프 장착 전자 부품의 실장 방법의 제2 상태를 나타내는 공정 단면도.

도 4c는 본 발명의 실시형태 2에서의 땜납 범프 장착 전자 부품의 실장 방법의 제3 상태를 나타내는 공정 단면도.

도 5a는 본 발명의 실시형태 2에서의 땜납 범프 장착 전자 부품의 실장 방법으로서, 땜납 수지 혼합물에 기포 발생제를 함유시키는 실장 방법의 제1 상태를 나타내는 공정 단면도.

도 5b는 본 발명의 실시형태 2에서의 땜납 범프 장착 전자 부품의 실장 방법으로서, 땜납 수지 혼합물에 기포 발생제를 함유시키는 실장 방법의 제2 상태를 나타내는 공정 단면도.

도 5c는 본 발명의 실시형태 2에서의 땜납 범프 장착 전자 부품의 실장 방법으로서, 땜납 수지 혼합물에 기포 발생제를 함유시키는 실장 방법의 제3 상태를 나타내는 공정 단면도.

도 5d는 본 발명의 실시형태 2에서의 땜납 범프 장착 전자 부품의 실장 방법 으로서, 땜납 수지 혼합물에 기포 발생제를 함유시키는 실장 방법의 제4 상태를 나타내는 공정 단면도.

도 5e는 본 발명의 실시형태 2에서의 땜납 범프 장착 전자 부품의 실장 방법으로서, 땜납 수지 혼합물에 기포 발생제를 함유시키는 실장 방법의 제5 상태를 나타내는 공정 단면도.

도 6a는 본 발명의 실시형태 2에서의 전자 부품 실장체의 제조 방법의 제1 상태를 나타내는 공정 단면도.

도 6b는 본 발명의 실시형태 2에서의 전자 부품 실장체의 제조 방법의 제2 상태를 나타내는 공정 단면도.

도 6c는 본 발명의 실시형태 2에서의 전자 부품 실장체의 제조 방법의 제3 상태를 나타내는 공정 단면도.

도 7a는 비교예인 땜납 볼을 사용하여, 땜납 범프 장착 전자 부품 및 전자 부품 실장체의 제조 방법의 제1 상태를 나타내는 공정 단면도.

도 7b는 비교예인 땜납 볼을 사용하여, 땜납 범프 장착 전자 부품 및 전자 부품 실장체의 제조 방법의 제2 상태를 나타내는 공정 단면도.

도 7c는 비교예인 땜납 볼을 사용하여, 땜납 범프 장착 전자 부품 및 전자 부품 실장체의 제조 방법의 제3 상태를 나타내는 공정 단면도.

도 7d는 비교예인 땜납 볼을 사용하여, 땜납 범프 장착 전자 부품 및 전자 부품 실장체의 제조 방법의 제4 상태를 나타내는 공정 단면도.

(부호의 설명)

1 : 제1 전자 부품 2 : 제2 전자 부품

3 : 땜납 수지 혼합물 4 : 땜납 가루

5 : 절연 필러 6 : 전극

7 : 수지 8 : 땜납 접속부

9 : 땜납 범프 10 : 기포

11 : 수지 혼합물 12 : 평판

13 : 땜납 볼

이하, 본 발명의 실시형태에 관해 도면을 참조하면서 설명한다. 이하의 도면에서는, 설명을 간략하게 하기 위해 실질적으로 동일한 기능을 갖는 구성 요소를 동일한 참조 부호로 나타낸다. 또한, 본 발명은 이하의 실시형태로 한정되지 않는다.

(실시형태 1)

도 1a∼도 1c는, 본 발명의 실시형태 1에서의 전자 부품의 실장 방법을 나타낸다.

도 1a에 나타낸 바와 같이, 복수의 전극(6)이 형성된 제1 전자 부품(1)의 전극 형성면에 수지(7)와 땜납 가루(4)와 절연 필러(filler)(5)로 이루어진 땜납 수지 혼합물(3)을 공급한다. 또한, 절연 필러(5)는 땜납 가루(4)의 재료가 되는 땜납과는 용융되지 않는다.

다음으로, 도 1b에 나타낸 바와 같이, 제1 전자 부품(1)의 전극 형성면에, 복수의 전극(6)을 갖는 제2 전자 부품(2)을 위치 결정하여 탑재한다. 이 때, 제1 전자 부품(1)의 전극(6)과 제2 전자 부품(2)의 전극(6)은 서로 대향하도록 배치된다. 이 상태로 땜납 수지 혼합물(3)을 가열한다. 가열 온도는 최종적으로 땜납의 융점보다 높은 온도로 행해진다.

땜납 수지 혼합물(3)을 가열함으로써, 땜납 가루(4)가 전극(6)상에 자기 집합하여 땜납 접속부(8)가 형성된다. 그 때, 땜납 수지 혼합물(3) 내의 절연 필러(5)도 동시에 땜납 접속부(8)에 함유된다. 그 결과, 제1 전자 부품(1)의 전극(6)과 제2 전자 부품(2)의 전극(6)이 전기적으로 접속된 도 1c의 구조의 전자 부품 실장체가 형성된다.

또한, 땜납 가루의 자기 집합에 관해서는, 전극(6, 6)에 대한 땜납 가루(4)의 습윤성과 전극(6) 이외의 전자 부품(1, 2)의 표면에 대한 땜납 가루(6)의 습윤성의 차이를 이용하여, 전자 부품(1, 2)의 전극(6, 6)상에 땜납 가루(4)를 집합시켜도 관계없지만, 땜납 수지 혼합물 내에 기포 발생제를 첨가해 두고, 그 효과에 의해 전자 부품(1, 2)의 전극(6)상에 땜납 가루(4)를 자기 집합시키는 방법을 바람직하게 이용할 수 있다.

본원 출원인은, 차세대 LSI 칩에 적응가능한 플립 칩 실장 방법 및 땜납 범프 형성 방법에 관해 검토를 행하고, 기포 발생제를 사용하여 균일성 양호하게 전극간 접속이 가능한 신규 방법을 제안하고 있다. 이 방법에서는, 땜납 수지 혼합물(3) 내에 기포 발생제를 함유시켜 실장을 행한다. 이하, 기포 발생제를 사용한 실시형태 1의 전자 부품의 제조 방법의 일례를, 도 2a∼도 2d를 참조하여 설명한 다.

땜납 수지 혼합물(3)에 기포 발생제(도시되지 않음)를 함유시킨 다음, 그 땜납 수지 혼합물(3)을 제1 전자 부품(1)의 전극 형성면에 도포한다(도 2a 참조). 이 제1 전자 부품(1)의 전극 형성면에 제2 전자 부품(2)을 위치 결정하여 탑재한 다음(도 2b 참조), 땜납 수지 혼합물(3)을 가열한다. 그 때, 기포 발생제로부터 기포가 발생하는 온도 이상으로 가열한다. 가열에 의해 기포 발생제로부터 기포(10)가 발생하여 성장한다(도 2c 참조). 그 때, 수지의 표면 장력에 의해, 기포(10)는 주로 두 부품(1, 2)의 전극 형성면의 평탄 부위(전극 비형성 부위)에서 선택적으로 성장한다. 동시에 수지(7) 및 수지(7)에 포함되는 땜납 가루(4)나 절연 필러(5)는, 수지(7)의 표면 장력에 의해 전극(6)상에 존재할 확률이 높아져, 전극(6)상에서 자기 집합한다. 즉, 기포의 발생에 의해, 수지, 땜납 가루, 절연 필러가 이동하여 전극상에 자기 집합한다. 최종적으로 땜납 가루(4)는 복수의 전극(6, 6) 사이에서 습윤되어 가고, 이 상태의 땜납 가루(4)에 의해 전극(6, 6)간을 전기적으로 접속하는 땜납 접속부(8)가 형성된다. 그 때, 수지(7) 중의 절연 필러(5)가 함유된 상태로 땜납 접속부(8)가 형성된다(도 2d 참조). 전극(6)상에 집합되어 있던 절연 필러는, 땜납 가루(4)가 전극(6)상으로 적시면서 퍼져갈 때 전극밖으로 압출되어 도입되지 않는 것도 있다. 즉, 전극(6)상에 집합되어 있던 절연 필러는, 그 중의 몇 개가 도입되면 되고, 집합된 모든 갯수가 도입되는 것은 아니다. 또한, 1개의 절연 필러에 관해서도 전체가 땜납 접속부에 도입되는 경우 뿐만 아니라, 절연 필러의 일부 또는 전부가 땜납 접속부에 매립되어 있는 경우라도 된 다. 땜납 자기 집합법을 사용함으로써, 전극상에 수지와 함께 땜납 가루와 절연 필러를 집합시켜 둠으로써 땜납 가루가 습윤되어 가므로, 땜납 접속부(8)를 형성할 때 절연 필러를 땜납 접속부(8)에 도입시키는 것이 더욱 쉽다.

또한, 용융된 땜납 가루(4)의 습윤성을 이용하여 땜납 가루(4)의 자기 집합을 행하여 땜납 접속부(8)를 형성하는 것도 가능하다. 그 경우에는, 기포 발생제를 함유하지 않는 땜납 수지 혼합물을 사용해도 된다.

여기서, 땜납 가루(4)의 자기 집합이란, 땜납 가루(4)가 수지(7) 내에 균일 분산된 땜납 수지 혼합물(3)을, 땜납 접속부(8)를 형성하고자 하는 곳을 포함하는 면상에 일정하게 도포한 다음, 가열 등의 소정의 공정을 실시함으로써, 원하는 전극(6) 부분에 땜납 접속부(8)를 선택적으로 형성하는 것이며, 상술한 형태에 한정되지 않고, 어떠한 형태라도 관계없다. 즉, 기포 발생제가 비등하여 기포가 발생함으로써, 땜납 가루, 절연 필러, 수지가 이동하여 전극상에서의 존재 확률이 높아져 있는 상태가 자기 집합이며, 땜납 가루가 용융, 미용융인지는 특별히 관계없다. 땜납 가루가 용융되어 있는 경우는, 집합되면서 절연 필러를 도입하면서 전극으로 습윤되어 간다. 미용융의 경우는, 집합된 상태로 가열 온도를 용융 온도 이상으로 함으로써, 절연 필러를 도입하면서 전극으로 습윤되어 간다.

종래와 같이 땜납 볼을 전자 부품의 전극에 탑재하는 실장 방법에서는, 절연 필러를 땜납 볼에 함유시킬 수 없다. 본 발명에서는, 땜납 가루의 자기 집합에 의한 실장 방법에 있어서, 땜납 수지 혼합물(3) 내에 절연 필러(5)를 함유시킴으로써, 땜납 접속부(8)를 형성하고, 땜납 접속부(8)에 절연 필러(5)를 함유시킨 구조 를 간이하게 제작할 수 있다. 이에 의해, 전자 부품의 기계적 강도를 비약적으로 향상시킬 수 있다.

또한, 땜납 수지 혼합물(3)에 포함되는 땜납 가루(4)의 평균 입경보다 절연 필러(5)의 평균 입경이 작은 편이, 땜납 접속부(8)에 절연 필러(5)를 함유시키는 것이 더욱 쉬워져 바람직하다. 이것은, 땜납 가루의 입경이 커짐으로써 산화 피막이 얇아져, 전극에 대해 습윤되는 것이 더욱 쉬워지므로, 땜납 접속부(8)에 절연 필러(5)를 함유시키기 쉬워지기 때문이다. 또한, 절연 필러의 입경보다 땜납 가루의 입경이 큰 경우는, 땜납 가루(4)가 전극(6)상에 습윤되어 갈 때 절연 필러를 덮도록 습윤되기 쉬워, 땜납 접속부에 절연 필러가 도입되기 쉽다.

절연 필러(5)의 평균 입경은, 제1 전자 부품(1)의 전극(6)과 제2 전자 부품(2)의 전극(6)의 간격보다 작은 편이 바람직하다. 이것은, 전극(6)간의 간격보다 절연 필러(5)의 입경이 작기 때문에, 땜납 접속부(8)에 절연 필러(5)를 함유시키는 것이 더욱 쉬워지기 때문이다.

이상과 같이 하여 땜납 가루(4)를 자기 집합시켜 땜납 접속부(8)를 형성한 후, 수지(7)를 고화시켜 제1 전자 부품(1)과 제2 전자 부품(2)을 일체로 고정하는 것이 바람직하다. 예를 들어, 수지(7)로서 열가소성 수지를 사용하고, 연화점 이상으로 가열하여 땜납 가루(4)를 자기 집합시킨 후 냉각하면, 수지(7)는 다시 고화되어, 제1 전자 부품(1)과 제2 전자 부품(2)을 일체로 고정하는 것이 가능하다. 또한, 땜납 수지 혼합물(3) 중에 경화제를 첨가시켜 두고, 땜납 가루(4)를 자기 집합시킨 후, 수지(7)를 경화시켜 제1 전자 부품(1)과 제2 전자 부품(2)을 고정하는 것이 바람직하다. 이 경우에는, 수지(7)와 경화제의 경화 속도를 땜납 가루(4)를 자기 집합하는 속도보다 느리게 함으로써, 각각의 공정을 분리하는 것이 바람직하다. 경화 방법으로는 열경화 이외로도 광경화 등도 바람직하게 이용하는 것이 가능하다. 또한, 경화 프로세스에 있어서도, 1프로세스로 경화시키는 방법 뿐만 아니라, B 스테이지 상태를 거쳐 2단계 경화시키는 등의 방법도 바람직하게 이용할 수 있다.

또한, 실시형태 1에 있어서 제1 전자 부품(1)이 회로 기판이고, 제2 전자 부품(2)이 반도체인 플립 칩 실장체는 바람직한 형태이다. 또한, 제1 전자 부품(1) 및 제2 전자 부품(2)이 회로 기판인 기판간 접속도 바람직한 형태이다. 또한, 제1 전자 부품(1)은 회로 기판에 한정되지 않고, 반도체, 회로 기판, 모듈 부품, 수동부 등 일반적으로 사용되는 전자 부품이면 된다. 마찬가지로 제2 전자 부품(2)에 관해서도 반도체나 회로 기판에 한정되지 않고, 일반적으로 사용되는 전자 부품이면 된다.

이렇게 하여 제작된 땜납 접속부(8)에 절연 필러(5)를 함유하는 전자 부품 실장체는 접속 신뢰성의 향상을 기대할 수 있다. 일반적으로, 전자 부품 실장체의 땜납 접속부(8)에는, 전자 부품 실장체의 구성 부재의 열팽창 계수차에 의해 응력이 발생한다. 이 응력이 반복적으로 가해짐으로써 땜납의 피로 파괴가 발생하여 접속 불량을 일으킨다. 예를 들어, 제1 전자 부품(1)이 회로 기판이고, 제2 전자 부품(2)이 반도체인 플립 칩 실장체에서는, 반도체를 구성하고 있는 Si의 열팽창계수가 수 ppm인 데 비해, 수지로 구성되어 있는 회로 기판에서는 수십 ppm이 된다. 또한, 반도체의 전극이나 회로 기판의 전극 등의 많은 부재로 구성되어 있고, 사용 환경이나 반도체로부터 발생한 열이 원인이 되어, 각 구성 부재간의 열팽창계수에 의해 땜납 접속부(8)에 반복적으로 응력이 가해진다. 일반적으로 플립 칩 실장체 등에서는, 반도체와 회로 기판 사이를 수지와 절연 필러로 이루어진 수지 혼합물로 고정하여, 땜납에 가해지는 응력을 분산시키는 것이 시도되고 있다.

실시형태 1에서는 땜납 접속부(8)에 절연 필러(5)가 함유됨으로써, 땜납 접속부(8)의 신장률을 억제할 수 있어 접속 신뢰성이 향상된다. 또한, 절연 필러(5)가 함유됨으로써, 땜납 접속부(8)가 더욱 습윤되어 가는 형상이 되어 응력을 분산시킬 수 있다. 또한, 절연 필러(5)의 일부만이 땜납 접속부(8)에 함유되고, 나머지 부분이 수지(7)와 접하고 있는 구성의 경우, 절연 필러(5)가 땜납 접속부(8)와 수지(7)의 이음새 역할을 하는 효과도 있다. 이러한 효과에 의해, 절연 필러(5)가 땜납 접속부(8)에 함유됨으로써 전자 부품 실장체의 신뢰성이 향상된다.

도 1c 및 도 2d의 전자 부품 실장체의 구조에서는, 땜납 접속부(8)에 함유되어 있는 절연 필러(5)와, 수지 혼합물(11) 내에 함유되어 있는 절연 필러(5)가 동일한 구성이 된다. 이 경우, 실장 공정을 간략화할 수 있다는 이점을 갖는다.

또한, 도 3a∼도 3d에 나타낸 바와 같이, 땜납 접속부(8)에 절연 필러(5)를 함유시킨 전자 부품 실장체를 제작(도 3b 참조)한 후, 수지(7)나 절연 필러(5)를 세정하는 공정(도 3c 참조)을 거쳐, 다시 별도의 수지(7)와 절연 필러(5)를 포함하는 수지 혼합물(11)을 충전하는 공정(도 3d 참조)을 포함하는 실장 방법도 이용할 수 있다. 이 구성의 경우, 도 3a∼도 3b의 공정에 사용하는 땜납 수지 혼합물(3) 이 함유하는 땜납 가루(4)를, 상술한 자기 집합이 생기기 쉬운 특성을 갖는 것으로 하는 것이 바람직하다. 땜납 수지 혼합물(3)이 함유하는 절연 필러(5)에 관해서도, 땜납 접속부(8)에 함유시키기 쉬운 특성이나, 땜납 접속부(8)에 함유된 후에 있어서 신뢰성을 유지할 수 있는 특성을 갖는 것으로 하는 것이 바람직하다. 또한, 이후에 충전하는 수지 혼합물(11)(도 3d 참조)도 제1 전자 부품(1)과 제2 전자 부품(2)의 일체 고정에 적합한 특성이나 양호한 방열 특성을 갖는 것으로 하는 것이 바람직하다.

또한, 절연 필러(5)가 땜납 접속부(8)에 함유되는 형태로는 절연 필러(5) 전체가 땜납 접속부(8)에 흡수되어 도입되는 구조 뿐만 아니라, 절연 필러(5)의 일부 또는 전부가 땜납 접속부(8)에 흡수되어 도입되는 구조이어도 된다. 본 발명에서는, 이들 모든 구조에 관해 「함유하고 있다」고 표현하고 있다. 또한, 모든 땜납 접속부(8)에 절연 필러(5)가 함유되어 있을 필요도 없고, 전자 부품 실장체에서의 복수의 땜납 접속부(8)의 일부 또는 전부에 절연 필러(5)가 함유되어 있으면 된다.

또한, 땜납 가루(4)의 자기 집합이 생기지 않은 잔여 수지 혼합물(11) 내에 땜납 가루(4)가 남지 않는 것이 바람직하지만, 소량 잔존해도 관계없다. 잔여 수지 혼합물(11) 내에 땜납 가루(4)가 잔존한 경우에도, 절연 신뢰성 등에 악영향을 미치지 않는 정도라면 본 발명은 충분히 실시가능하다. 또한, 도 3a∼도 3d에 나타낸 바와 같이, 땜납 가루(4)의 자기 집합을 발생시킨 후(도 3a, 도 3b 참조), 상기 잔여 수지 혼합물(11)을 세정하여 제거하는 공정(도 3c 참조)을 포함시키면, 잔여 수지 혼합물(11)과 함께 상기 잔존하는 땜납 가루(4)도 동시에 제거할 수 있다. 또한, 상기 잔여 수지 혼합물(11)을 세정하여 제거한 후에는, 도 3d에 나타낸 바와 같이, 땜납 가루(4)를 함유하지 않는 수지 혼합물(11)이, 제1 전자 부품(1)과 제2 전자 부품(2) 사이에 다시 충전된다.

또한, 실시형태 1에서의 절연 필러(5)는, 결정 실리카, 용융 실리카, 알루미나, 산화알루미나에서 선택되는 적어도 하나 이상의 무기 필러로 구성되는 것이 바람직하다. 필러의 형상도 판형, 바늘형, 구형 등 특별히 관계없다. 또한, 절연 필러(5)의 표면을 개질(改質)함으로써, 땜납 접속부(8)에 함유되는 법을 제어할 수 있다. 절연 필러(5)의 표면의 개질로는, 실란 커플링제나 티타네이트계 커플링제 등의 표면 처리제에 의해, 표면을 소수성 또는 친수성, 수지로의 습윤의 용이성, 땜납으로의 습윤의 용이성을 제어하는 것을 바람직하게 이용할 수 있다. 또한, 표면 조도 등을 바꾸는 것에 의해서도 동일한 효과를 기대할 수 있다.

또한, 실시형태 1에서의 땜납 가루(4)로는, SnPb 등의 종래의 납함유 땜납, SnAgCu, SnAg, SnAgBiIn, SnSb, SnBi 등의 납프리 땜납 등이 있고, 특히 그 종류는 관계없다. 또한, 평균 입경 등에 관해서도 1∼100um 정도인 것을 바람직하게 사용할 수 있지만, 특별히 관계없다.

또한, 실시형태 1에서의 수지(7)로는, 에폭시 수지, 페놀 수지, 실리콘 수지, 멜라민 수지 등의 열경화성 수지나, 폴리아미드, 폴리카보네이트, 폴리에틸렌테레프탈레이트, 폴리페닐렌술피드 등의 열가소성 수지 등을 바람직하게 이용할 수 있지만, 그 종류는 특별히 한정되지 않는다. 또한, 도 3에 나타낸 바와 같이 세정 공정이 있는 경우는 상기 수지에 더하여, 실리콘 오일, 글리세린류, 탄화수소계의 오일 등도 이용가능하다.

(실시형태 2)

도 4a∼도 4c는, 본 발명의 실시형태 2에서의 땜납 범프 장착 전자 부품의 제조 방법이다. 이하의 땜납 범프 장착 전자 부품의 실시형태에 있어서, 실시형태 1과 동일한 것에 관해서는 동일한 부호를 기재했다. 또한, 특별한 기재가 없는 한, 실시형태 1과 동일하고, 그 상세한 설명은 생략한다.

도 4a에 나타낸 바와 같이, 복수의 전극(6)이 형성된 전자 부품(1A)의 전극 형성면에 땜납 수지 혼합물(3)을 공급한다. 땜납 수지 혼합물(3)은, 수지(7)와 땜납 가루(4)와 절연 필러(5)를 함유한다. 절연 필러(5)는 땜납과 용융되지 않는다.

이 상태로 땜납 수지 혼합물(3)을 가열함으로써, 도 4b에 나타낸 바와 같이 땜납 가루(4)가 전극(6)상에 자기 집합하여 땜납 범프(9)를 형성한다. 그 때, 땜납 수지 혼합물(3) 중의 절연 필러(5)도 동시에 땜납 범프(9)에 함유된다. 또한, 최종 가열 온도는 땜납의 융점보다 높은 온도에서 행해진다.

다음으로, 도 4c에 나타낸 바와 같이, 수지(7)와 절연 필러(5)로 이루어진 수지 혼합물(11)을 세정함으로써, 절연 필러(5)가 땜납 범프(9)에 함유된 땜납 범프 장착 전자 부품이 제조된다.

또한, 땜납 가루(4)의 자기 집합에 관해서는, 실시형태 1의 전자 부품 실장체와 마찬가지로, 용융된 땜납 가루(4)의 습윤성을 이용하여 전자 부품(1A)의 전극(6)상에 집합시켜도 관계없지만, 땜납 수지 혼합물(3) 내에 기포 발생제를 첨가해 두고, 그 효과에 의해 전자 부품(1A)의 전극(6)상에 땜납 가루를 자기 집합시키 는 방법을 바람직하게 이용할 수 있다.

땜납 수지 혼합물(3) 내에 기포 발생제를 함유시킨 전자 부품의 제조 방법을, 도 5a∼도 5e를 참조하여 설명한다. 땜납 수지 혼합물(3)에 기포 발생제(도시되지 않음)를 함유시켜 두고, 전자 부품(1A)에 도포한다(도 5a 참조). 도포된 땜납 수지 혼합물(3)에 평판(12)을 맞닿게 하여 양자간에 거의 밀폐된 공간을 형성한 후(도 5b 참조), 땜납 수지 혼합물(3)을 가열한다. 그 때, 기포 발생제로부터 기포가 발생하는 온도 이상으로 가열한다. 이에 의해 기포 발생제로부터 기포(10)를 발생시켜 성장시킴으로써(도 5c 참조), 수지(7), 땜납 가루(4) 및 절연 필러(5)를, 기포(10)를 피하여 전극(6)의 상측 위치로 이동시켜 집중시킨다. 동시에 수지(7) 및 수지(7)에 포함되는 땜납 가루(4)나 절연 필러(5)를 전극(6)상에서 자기 집합시킨다. 최종적으로 땜납 가루(4)가 전극(6)으로 습윤되어 가고, 전극(6)에 땜납 범프(9)가 형성된다. 그 때, 절연 필러(5)도 땜납 범프(9)에 함유되게 된다(도 5d 참조). 마지막으로, 도 5e에 나타낸 바와 같이, 땜납 범프(9)를 구성하지 않는 잔여 수지 혼합물(11)을 세정함으로써, 땜납 범프 장착 전자 부품을 얻을 수 있다.

또한, 용융된 땜납 가루의 습윤성을 이용하여 땜납 가루를 자기 집합시키는 경우에는, 땜납 수지 혼합물(3)로서 기포 발생제를 함유하지 않는 땜납 수지 혼합물을 사용해도 된다. 또한, 땜납 가루(4)에서의 자기 집합의 의미나, 자기 집중이 생기는 원리는, 실시형태 1에서 설명한 바와 같다.

종래와 같이 땜납 볼을 전자 부품의 전극에 탑재하는 실장 방법에서는, 절연 필러를 땜납 볼에 함유시킬 수 없다. 본 발명에서는, 땜납 가루의 자기 집합을 사 용한 전자 부품의 제조 방법에 있어서, 땜납 수지 혼합물(3) 내에 절연 필러(5)를 함유시킴으로써, 땜납 범프(9)를 전극(6)상에 형성하고, 땜납 범프(9)에 절연 필러(5)를 함유시킨 구조를 간편하게 제작할 수 있다.

또한, 실시형태 1과 마찬가지로, 땜납 수지 혼합물(3)에 포함되는 땜납 가루(4)의 평균 입경보다 절연 필러(5)의 평균 입경이 작은 편이, 땜납 범프(9)에 절연 필러(5)를 함유시키는 것이 더 쉬워져 바람직하다. 또한, 절연 필러(5)의 평균 입경은, 전자 부품(1A)의 전극(6)과 평판(12)의 간격보다 작은 편이 바람직하다.

제작된 땜납 범프 장착 전자 부품을 사용하여, 도 6a∼도 6c에 나타내는 실장 방법으로 전자 부품 실장체를 제작할 수 있다. 즉, 땜납 범프 장착 전자 부품(1A)(이하, 제1의 전자 부품(1A)이라 함)의 전극(6)(땜납 범프(9))과 또 하나의 전자 부품(2)(이하, 제2 전자 부품(2)이라 함)의 전극(6)을 서로 대향하도록 배치하여 서로 탑재한다(도 6a 참조). 땜납이 용융되는 온도까지 두 전자 부품(1A, 2)을 가열하거나, 두 전자 부품(1A, 2)을 압축 가압하는 등의 처리를 실시함으로써, 제1 전자 부품(1A)의 전극(6)과 제2 전자 부품(2)의 전극(6)을 전기적으로 접속한다(도 6b 참조). 다음으로 두 전자 부품(1A, 2) 사이에, 절연 필러(5)와 수지(7)로 이루어진 수지 혼합물(11)을 주입함으로써, 도 6c에 나타내는 전자 부품 실장체가 제작된다. 또한, 땜납 범프(9)측 또는 제2 전자 부품(2)의 전극(6)측에 플럭스 등의 산화막 제거제를 도포하거나, 땜납 범프(9)에 플라즈마 처리를 행하는 등의 처리를 실시함으로써 땜납 범프(9)의 산화막을 제거하는 것이 바람직하다.

또한, 도 6c의 공정에서, 땜납 범프(9)에 함유되는 절연 필러(5)와 동일한 절연 필러(5)를 포함하는 수지 혼합물(11)을 전자 부품(1A, 2) 사이에 주입하면, 도 1c 및 도 2d와 동일한 구성을 갖는 전자 부품 실장체를 제작하는 것이 가능해진다. 또한, 땜납 범프(9)에 함유된 절연 필러(5)와는 상이한 절연 필러(5)를 포함하는 수지 혼합물(11)을 주입하면, 도 3d와 동일한 전자 부품 실장체를 제작하는 것이 가능해진다.

도 6c의 전자 부품 실장체는 도 1c, 도 2d, 도 3d의 전자 부품 실장체와 동일한 효과를 가지며, 보다 접속 신뢰성이 향상된 전자 부품 실장체를 제공할 수 있다.

또한, 땜납 가루(4)가 자기 집합된 후, 세정하지 않고 제작된 범프 장착 전자 부품을 그대로 사용해도 관계없다. 그 경우에는, 절연 필러(5)와 수지(7)로 이루어진 수지 혼합물(11)이, 제2 전자 부품(2)의 전극(6)에 땜납 범프(9)가 습윤되어 땜납 접속부(8)가 형성되는 것을 저해하지 않으면 된다.

또한, 실시형태 1과 마찬가지로, 땜납 가루(4)가 자기 집합된 후, 수지 혼합물(11) 내에 땜납 가루(4)가 남지 않는 것이 바람직하지만, 소량 잔존해도 관계없다. 또한, 수지 혼합물(11)을 세정하여 제거하는 경우라면, 잔존한 땜납 가루(4)도 동시에 제거할 수 있다.

또한, 실시형태 2에서 전자 부품은, 반도체, 회로 기판, 모듈 부품, 수동 부품 등을 바람직하게 이용할 수 있지만, 일반적으로 사용되는 전자 부품이라면 특별히 한정되지 않는다.

이렇게 하여 제작된 땜납 범프 장착 전자 부품을 사용하여, 전자 부품 실장 체를 제작한 경우, 실시형태 1의 전자 부품 실장체와 마찬가지로, 접속 신뢰성의 향상을 기대할 수 있다.

실시형태 2에서, 절연 필러(5)가 땜납 범프(9)에서의 절연 필러(5)의 함유형태는 실시형태 1과 동일하다. 또한, 절연 필러(5)의 구성예도 실시형태 1과 동일하다. 또한 실시형태 2에서의 땜납 가루(4), 수지(7) 등의 재료에 관해서도, 실시형태 1의 전자 부품 실장체와 동일한 재료로 실현가능하고, 상술한 실시형태 2의 설명에서 기재한 것에 특별히 한정되지 않는다.

(실시형태 3)

본 발명의 실시형태 3에서의 땜납 수지 혼합물은, 수지 내에 땜납 가루 및 절연 필러가 분산되어 있다. 땜납 수지 혼합물 내의 절연 필러는, 땜납 가루가 자기 집합했을 때 땜납 접합부 또는 땜납 범프에 함유되기 쉽도록, 용융 땜납과의 습윤성을 향상시키기 위한 표면 처리가 실시되어 있다.

또한, 땜납 수지 혼합물을 가열했을 때 기포를 발생시키는 기포 발생제를 포함하는 형태도 바람직하게 이용할 수 있다. 이 경우, 실시형태 1, 2에서 설명한 기포 발생제의 작용에 의해, 땜납 가루를 전극상에 자기 집합시키는 것이 더욱 쉬워지고, 절연 필러를 함유한 땜납 접속부 또는 땜납 범프를 형성시키기 쉬워진다.

또한, 이들 땜납 수지 혼합물은, 실시형태 1 및 실시형태 2에서 기술한 실장 방법에 적응된다.

또한, 땜납 수지 혼합물은 페이스트형 또는 시트형의 형태를 바람직하게 이용할 수 있다. 페이스트형의 경우는 디스펜서나 인쇄, 전사 등의 방법에 의해 전 자 부품에 공급할 수 있다. 또한, 수지로서 실온에서 고체인 것을 사용하거나, B 스테이지 상태까지 경화를 진행시키거나 하여 시트형으로 성형한 것을, 접착 등의 방법으로 전자 부품에 공급할 수 있다.

또한, 실시형태 3에서의 절연 필러는, 결정 실리카, 용융 실리카, 알루미나, 산화알루미나에서 선택되는 적어도 하나 이상의 절연 필러로 구성되는 것이 바람직하다. 필러의 형상도 판형, 바늘형, 구형 등 특별히 관계없다. 또한, 실시형태 1에 기재한 바와 같이, 절연 필러의 표면을 개질함으로써 동일한 효과를 얻을 수 있다.

또한, 실시형태 3에서의 땜납 가루, 수지 등의 재료에 관해서도, 실시형태 1의 기재와 동일한 재료로 실현가능하고, 실시형태 3에 기재된 것에 특별히 한정되지 않는다.

절연 필러가 땜납 접속부 또는 땜납 범프에 함유되는 양은, 땜납 수지 혼합물 내의 함유량, 절연 필러의 종류, 표면 상태, 입경, 용융 땜납과의 습윤성, 땜납 가루나 수지의 종류 등의 재료 인자 외에, 실장 프로세스에서의 자기 집합에 걸리는 시간, 온도 프로파일, 전극 직경이나 전극 피치 등에 영향을 받는다. 이들을 고려하여 설계하는 것이 필요하다.

또한, 상술한 각 실시형태에서, 땜납 접속부에 도입되는 필러(절연 필러 등)의 첨가량은 미량(1개부터 100개 정도)이면 충분하고, 이러한 첨가량이라도 충분히 효과가 발휘된다.

(실시예 1)

실시예 1에서는, 실시형태 1에 기재된 전자 부품 실장체의 제조 방법에 따라, 도 2d에 나타낸 전자 부품 실장체를 제작했다.

제1 전자 부품(1)으로서 10㎜×10㎜의 회로 기판(ALIVH 기판, 파나소닉 일렉트로닉스 디바이스사 제조, 전극 100㎛φ, 전극 피치 200㎛, 전극수 10×10=100개), 제2 전자 부품(2)으로서 반도체 TEG 칩(전극100㎛φ, 전극 피치 200㎛, 전극수 10×10=100개)을 준비했다.

또한, 수지(7)로서 비스페놀 F형 에폭시계 수지(에피코트 806, 재팬에폭시레진사 제조)+이미다졸계 경화제(시코쿠카세이사 제조)를 25wt%, 땜납 가루(4)로서 SnAgCu(입경 17㎛)를 30wt%, 절연 필러(5)로서 구형 실리카 필러(덴키카가쿠고교사 제조, FB-35, 입경 9㎛)를 42wt%, 기포 발생제로서 디에틸렌글리콜디메틸에테르(와꼬준야꾸사 제조)를 3wt% 준비하고, 이들을 혼련한 땜납 수지 혼합물(3)을 준비했다.

도 2a∼도 2d의 실장 방법에 따라, 이 땜납 수지 혼합물(3)을 제1 전자 부품(1)인 회로 기판의 전극 형성면에 도포한 다음, 제2 전자 부품(2)인 반도체를 위치 결정하여 회로 기판의 전극 형성면에 탑재했다. 이 때, 회로 기판의 전극(6)과 반도체의 전극(6)이 서로 대향하도록 배치했다. 이 상태로 250℃에서 20초간 가열하고, 기포 발생제로부터 기포를 발생시키고, 땜납 가루(4)를 전극(6)상에 자기 집합시켜 땜납 접속부(8)를 형성시키고, 절연 필러(5)를 땜납 접속부(8)에 함유시켰다. 또한, 250℃에서 가열을 계속하여 수지(7)를 더 경화시켜 반도체와 회로 기판을 고정시켜, 도 2d에 나타내는 전자 부품 실장체를 제작했다. 가열은 합계 10분 간 행했다.

(실시예 2)

실시예 1과 동일한 부재를 사용하여, 도 2a∼도 2d의 실장 방법에 따라 전자 부품 실장체를 제작했다. 그 때, 제1 전자 부품(1) 및 제2 전자 부품(2)으로서 모두 회로 기판을 사용했다. 가열 프로세스에서는 240℃에서 30초간 가열함으로써, 땜납 가루(4)를 전극(6)상에 자기 집합시켜 땜납 접속부(8)를 형성시키고, 절연 필러(5)를 땜납 접속부(8)에 함유시켰다. 또한 150℃에서 1시간 가열함으로써 수지(7)를 더 경화시켜 회로 기판끼리 고정시켜, 도 2d에 나타내는 전자 부품 실장체를 제작했다.

(실시예 3)

수지(7)로서 실리콘계 수지(메틸페닐실리콘 오일, KF54, 신에츠실리콘사 제조)를 20wt%, 땜납 가루(4)로서 SnAgCu(입경 17㎛)을 30wt%, 절연 필러(5)로서 구형 실리카 필러(덴키카가쿠고교사 제조, FB-35, 입경 9㎛)를 45wt%, 기포 발생제로서 디에틸렌글리콜디메틸에테르(와꼬준야꾸사 제조)를 5wt% 준비하고, 이들을 혼련하여 땜납 수지 혼합물(3)을 작성했다. 제1 전자 부품(1) 및 제2 전자 부품(2)은 실시예 1과 동일한 것을 사용했다. 또한, 평판(12)으로서 유리판(10㎜×10㎜×1㎜^t, 마쯔나미가라스사 제조)을 준비했다.

도 5a∼도 5e에 나타내는 실장 방법에 기초하여 땜납 수지 혼합물(3)을 회로 기판의 전극 형성면에 도포한 다음, 그 전극 형성면에 평판(12)을 맞닿게 했다. 이 상태로 240℃에서 30초간 가열하여 기포 발생제로부터 기포를 발생시키고, 땜납 가루(4)를 전극(6)상에 자기 집합시켜 땜납 범프(9)를 형성시키고, 절연 필러(5)를 땜납 범프(9)에 함유시켰다. 평판(12)을 제거하고, 이소프로필알콜을 사용하여 에폭시 수지(7)와 절연 필러(5)로 이루어진 수지 혼합물(11)을 세정하여 제거함으로써 도 5e에 나타내는 땜납 범프 장착 전자 부품을 제작했다.

제작한 땜납 범프 장착 전자 부품에, 실시예 1에서 사용한 반도체를 위치 결정하여 탑재했다. 이 때, 회로 기판의 전극(6)에 형성된 땜납 범프(9)와 반도체의 전극(6)이 서로 대향하도록 배치했다. 이 상태로 240℃에서 3분간 가열함으로써, 도 6b에 나타내는 전자 부품 실장체를 제작했다. 이 전자 부품 실장체에 수지 혼합물(11)로서 언더필제(실리카 필러 함유 에폭시 수지, T639/R1000, 나가세켐텍스사 제조)를 주입하여 가열 경화시켜 도 6c에 나타내는 전자 부품 실장체를 제작했다.

(비교예 1)

도 7a∼도 7d에 나타내는 실장 방법에 따라 전자 부품 실장체를 제작했다. 실시예 1의 회로 기판을 사용하고, 회로 기판의 전극(6)에 플럭스(센주킨조쿠사 제조, 델타럭스 523H, 도시되지 않음)를 도포하여, 땜납 볼(13)(센주킨조쿠사 제조, 100㎛φ)을 위치 결정하여 탑재했다(도 7a 참조). 이것을 240℃로 가열함으로써 땜납 범프 장착 전자 부품을 제작했다. 이 땜납 범프에는, 물론 절연 필러는 함유되어 있지 않다. 이 땜납 범프 장착 전자 부품을 실시예 3과 동일한 실장 방법으로 실시예 1에 기재한 반도체를 실장했다. 즉, 제작한 땜납 범프 장착 전자 부품 에 반도체를 위치 결정하여 탑재했다. 이 때, 회로 기판의 전극(6)에 형성된 땜납 범프(9)와 반도체의 전극(6)이 서로 대향하도록 배치했다(도 7b 참조). 이 상태로 240℃에서 3분간 가열함으로써, 도 7c에 나타내는 전자 부품 실장체를 제작했다. 이 전자 부품 실장체에 수지 혼합물(11)로서 언더필제(실리카 필러 함유 에폭시 수지, T639/R1000, 나가세켐텍스사 제조)를 주입하여, 가열 경화시켜 도 7d에 나타내는 전자 부품 실장체를 제작했다.

실시예 1∼3과 비교예 1의 전자 부품 실장체를 기상 열충격 시험(125℃ : 30분, -40℃ : 30분을 1사이클로 한다)에 투입하여, 접속 신뢰성을 평가했다. 그 결과, 실시예 1∼3에서는 모두 1000사이클 이상 행해도 접속 저항의 상승이 보이지 않았지만, 비교예 1에서는 700사이클부터 저항치가 상승하는 곳이 관측되어, 접속 불량이 발생했다. 이들 접속 불량 개소에서는 땜납 접속부(8)에 크랙이 관측되었다. 이와 같이, 땜납 접속부(8)에 절연 필러(5)를 함유시킴으로써, 접속 신뢰성이 높은 전자 부품 실장체를 제공할 수 있다.

본 발명의 전자 부품 실장체, 땜납 범프가 장착된 전자 부품, 땜납 수지 혼합물 및 실장 방법은, 차세대 LSI의 플립 칩 실장이나 기판간 접속 등에 적용할 수 있다.

Claims

복수의 전극을 갖는 제1 전자 부품과,

복수의 전극을 갖고 있고 그 전극이 상기 제1 전자 부품의 상기 전극과 마주보는 상태로 상기 제1 전자 부품에 대향하는 제2 전자 부품과,

상기 제1 전자 부품의 전극과 상기 제2 전자 부품의 전극 사이에 설치되어 상기 양 전극을 전기적으로 접속하는 땜납 접속부

를 가지며,

상기 땜납 접속부는 절연 필러를 포함하는 전자 부품 실장체.
제1항에 있어서,

상기 절연 필러는 무기 필러인 것인 전자 부품 실장체.
제1항에 있어서,

상기 제1 전자 부품과 상기 제2 전자 부품 사이에 수지와 절연 필러를 포함하는 수지 혼합물이 제공되고, 그 수지 혼합물에 의해 상기 양 전자 부품이 서로 접착되는 것인 전자 부품 실장체.
제3항에 있어서,

상기 땜납 접속부의 상기 절연 필러는 상기 수지보다 열팽창계수가 작은 것 인 전자 부품 실장체.
제3항에 있어서,

상기 수지 혼합물의 상기 절연 필러와 상기 땜납 접속부의 상기 절연 필러는 동일한 절연 필러인 것인 전자 부품 실장체.
제1항에 있어서,

상기 절연 필러는, 결정 실리카, 용융 실리카, 알루미나, 산화알루미나에서 선택되는 하나 이상의 재료로 이루어진 것인 전자 부품 실장체.
제1항에 있어서,

상기 제1 전자 부품은 회로 기판이고, 상기 제2 전자 부품은 반도체인 것인 전자 부품 실장체.
제1항에 있어서,

상기 제1 전자 부품과 상기 제2 전자 부품은 모두 회로 기판인 것인 전자 부품 실장체.
제1항에 있어서,

상기 땜납 접속부는 땜납 가루가 용융되어 이루어지고, 그 땜납 접속부는 상 기 땜납 가루의 자기 집합에 의해 상기 양 전극간에 형성되고, 상기 땜납 접속부의 상기 절연 필러는, 상기 땜납 가루의 자기 집합시에 상기 땜납 접속부에 함유되는 것인 전자 부품 실장체.
제9항에 있어서,

상기 땜납 접속부의 상기 절연 필러의 입경(粒徑)은 상기 땜납 가루의 입경보다 작은 것인 전자 부품 실장체.
복수의 전극을 갖는 제1 전자 부품과,

복수의 전극을 갖고 있고 그 전극이 상기 제1 전자 부품의 상기 전극과 마주보는 상태로 상기 제1 전자 부품에 대향하는 제2 전자 부품과,

상기 제1 전자 부품의 전극과 상기 제2 전자 부품의 전극 사이에 설치되어 양 전극을 전기적으로 접속하는 땜납 접속부와,

상기 제1 전자 부품과 상기 제2 전자 부품 사이에 설치되어 이들 양 전자 부품을 서로 접착하는 수지 혼합물

을 가지며,

상기 땜납 접속부와 상기 수지 혼합물은 동일한 절연 필러를 포함하는 전자 부품 실장체.
제11항에 있어서,

상기 땜납 접속부는 땜납 가루가 용융되어 이루어지고, 그 땜납 접속부는 상기 땜납 가루의 자기 집합에 의해 상기 양 전극간에 형성되고, 상기 땜납 접속부의 상기 절연 필러는, 상기 땜납 가루의 자기 집합시에 상기 땜납 접속부에 함유되는 것인 전자 부품 실장체.
제12항에 있어서,

상기 땜납 접속부의 상기 절연 필러의 입경은 상기 땜납 가루의 입경보다 작은 전자 부품 실장체.
복수의 전극과,

상기 전극에 설치된 땜납 범프

를 가지며,

상기 땜납 범프는 절연 필러를 함유하는 땜납 범프 장착 전자 부품.
제14항에 있어서,

상기 절연 필러는, 결정 실리카, 용융 실리카, 알루미나, 산화알루미나에서 선택되는 하나 이상의 재료로 이루어진 것인 땜납 범프 장착 전자 부품.
제14항에 있어서,

상기 전자 부품은 반도체인 것인 땜납 범프 장착 전자 부품.
제14항에 있어서,

상기 전자 부품은 회로 기판인 것인 땜납 범프 장착 전자 부품.
제14항에 있어서,

상기 땜납 범프는 땜납 가루가 용융되어 이루어지고, 그 땜납 범프는 상기 땜납 가루의 자기 집합에 의해 상기 전극에 형성되고, 상기 땜납 접속부의 상기 절연 필러는, 상기 땜납 가루의 자기 집합시에 상기 땜납 범프에 함유되는 것인 땜납 범프 장착 전자 부품.
수지와 땜납 가루와 절연 필러를 포함하는 땜납 수지 혼합물로서,

상기 절연 필러에는, 용융 땜납과의 습윤성을 향상시키기 위한 표면 처리가 실시되는 땜납 수지 혼합물.
제19항에 있어서,

기포 발생제를 더 포함하는 것인 땜납 수지 혼합물.
제19항에 있어서,

상기 땜납 가루의 입경은 상기 절연 필러의 입경보다 큰 것인 땜납 수지 혼합물.
복수의 전극을 갖는 제1 전자 부품과 복수의 전극을 갖는 제2 전자 부품이 서로의 전극을 대향시켜 배치되고, 대향하는 상기 제1 전자 부품의 상기 전극과 상기 제2 전자 부품의 상기 전극을 땜납에 의해 전기적으로 접속하는 전자 부품의 실장 방법으로서,

상기 제1 전자 부품의 전극 형성면에, 수지와 땜납 가루와 절연 필러를 포함하는 땜납 수지 혼합물을 공급하는 제1 공정과,

상기 양 전극을 마주보게 하여 상기 제2 전자 부품을 상기 제1 전자 부품에 대향 배치하는 제2 공정과,

상기 땜납 수지 혼합물을 가열하는 제3 공정과,

상기 땜납 수지 혼합물 내의 상기 땜납 가루를 상기 양 전극에 자기 집합시킴으로써 땜납 접속부를 형성하여 상기 양 전극을 전기적으로 접속하는 제4 공정

을 포함하고,

상기 제4 공정에서의 상기 땜납 가루의 자기 집합시에, 상기 절연 필러의 일부 또는 전부를 상기 땜납 접속부에 함유시키는 전자 부품의 실장 방법.
제22항에 있어서,

상기 제4 공정 이후에, 상기 땜납 수지 혼합물 내의 상기 수지를 고화시켜 상기 제1 전자 부품과 상기 제2 전자 부품을 접착시키는 제5 공정을 더 포함하는 것인 전자 부품의 실장 방법.
제22항에 있어서,

상기 땜납 수지 혼합물로서 기포 발생제를 포함하는 땜납 수지 혼합물을 사용하고,

상기 제3 공정에서, 상기 기포 발생제로부터 기포를 발생시켜 상기 땜납 가루를 상기 전극에 자기 집합시키는 것인 전자 부품의 실장 방법.
제22항에 있어서,

상기 제2 전자 부품은 반도체인 것인 전자 부품의 실장 방법.
복수의 전극을 갖는 전자 부품의 상기 전극상에 땜납 범프를 형성하는 전자 부품의 제조 방법으로서,

상기 전자 부품에, 수지와 땜납 가루와 절연 필러를 포함하는 땜납 수지 혼합물을 공급하는 제1 공정과,

상기 땜납 수지 혼합물을 가열하는 제2 공정과,

상기 땜납 수지 혼합물의 상기 땜납 가루를 상기 전극상에 자기 집합시킴으로써 그 전극에 땜납 범프를 형성하는 제3 공정

을 포함하고,

상기 제3 공정의 상기 땜납 가루의 자기 집합시에, 상기 절연 필러의 일부 또는 전부를 상기 땜납 접속부에 함유시키는 전자 부품의 실장 방법.
제26항에 있어서,

상기 땜납 수지 혼합물로서 기포 발생제를 포함하는 땜납 수지 혼합물을 사용하고,

상기 제2 공정에서, 상기 기포 발생제로부터 기포를 발생시켜 상기 땜납 가루를 상기 전극에 자기 집합시키는 것인 전자 부품의 실장 방법.