JP4399005B2 - フリップチップ実装方法及びバンプ形成方法 - Google Patents

フリップチップ実装方法及びバンプ形成方法 Download PDF

Info

Publication number
JP4399005B2
JP4399005B2 JP2007501630A JP2007501630A JP4399005B2 JP 4399005 B2 JP4399005 B2 JP 4399005B2 JP 2007501630 A JP2007501630 A JP 2007501630A JP 2007501630 A JP2007501630 A JP 2007501630A JP 4399005 B2 JP4399005 B2 JP 4399005B2
Authority
JP
Japan
Prior art keywords
resin
conductive powder
chip mounting
mounting method
flip chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007501630A
Other languages
English (en)
Other versions
JPWO2006082909A1 (ja
Inventor
佳宏 冨田
浩一 平野
靖治 辛島
貴志 一柳
俊夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2006082909A1 publication Critical patent/JPWO2006082909A1/ja
Application granted granted Critical
Publication of JP4399005B2 publication Critical patent/JP4399005B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【技術分野】
【０００１】
本発明は、半導体チップを配線基板に搭載するフリップチップ実装方法、及び基板の電極上にバンプを形成するバンプ形成方法に関する。特に、狭ピッチ化された半導体チップにも対応可能な、生産性の高いフリップチップ実装方法、及び狭ピッチ化された基板電極上へのバンプ形成方法に関する。
【０００２】
近年、電子機器に使用される半導体集積回路（ＬＳＩ）の高密度、高集積化に伴い、ＬＳＩチップの電極端子の多ピン、狭ピッチ化が急速に進んでいる。これらＬＳＩチップの配線基板への実装には、配線遅延を少なくするために、フリップチップ実装が広く用いられている。そして、このフリップチップ実装においては、ＬＳＩチップの電極端子上にはんだバンプを形成し、当該はんだバンプを介して、配線基板上に形成された接続端子に一括接合されるのが一般である。
【０００３】
しかしながら、電極端子数が５，０００を超えるような次世代ＬＳＩを配線基板に実装するためには、１００μｍ以下の狭ピッチに対応したバンプを形成する必要があるが、現在のはんだバンプ形成技術では、それに適応することが難しい。また、電極端子数に応じた多数のバンプを形成する必要があるので、低コスト化を図るためには、チップ当たりの搭載タクトの短縮による高い生産性も要求される。
【０００４】
同様に、半導体集積回路は、電極端子の増大でペリフェラル電極端子からエリア配置の電極端子に変化している。また、高密度化、高集積化の要求で半導体プロセスが９０ｎｍから６５ｎｍ、４５ｎｍへと進展していくことが予想される。その結果、配線の微細化が更に進み、配線間の容量が増大することにより、高速化、消費電力ロスの問題が深刻になり、配線層間の絶縁膜の低誘電率化（Ｌｏｗ−Ｋ）の要求が更に高まっている。このような絶縁膜のＬｏｗ−Ｋ化の実現は、絶縁層材料の多孔質化（ポーラス化）によって得られるため、機械的強度が弱く、半導体の薄型化の障害になっている。また、上述のように、エリア配置の電極端子を構成する場合、Ｌｏｗ−Ｋ化による多孔質膜上の強度に問題があるため、エリア配置電極上にバンプを形成すること、およびフリップチップ実装そのものが困難となっている。従って、今後の半導体プロセスの進展に対応した薄型・高密度半導体に適した低荷重フリップチップ実装法が要求されている。
【０００５】
従来、バンプの形成技術としては、メッキ法やスクリ−ン印刷法などが開発されている。メッキ法は狭ピッチには適するものの、工程が複雑になる点、生産性に問題があり、また、スクリーン印刷法は、生産性には優れているが、マスクを用いる点で、狭ピッチ化には適していない。
【０００６】
こうした中、最近では、ＬＳＩチップや配線基板の電極上に、はんだバンプを選択的に形成する技術がいくつか開発されている。これらの技術は、微細バンプの形成に適しているだけでなく、バンプの一括形成ができるので、生産性にも優れており、次世代ＬＳＩの配線基板への実装に適応可能な技術として注目されている。
【０００７】
その一つに、ソルダーペースト法と呼ばれる技術（例えば、特許文献１参照）がある。この技術は、導電粉とフラックスの混合物によるソルダーペーストを、表面に電極が形成された基板上にベタ塗りし、基板を加熱することによって、導電粉を溶融させ、濡れ性の高い電極上に選択的にはんだバンプを形成させるものである。
【０００８】
また、スーパーソルダー法と呼ばれる技術（例えば、特許文献２参照）は、有機酸鉛塩と金属錫を主要成分とするペースト状組成物（化学反応析出型はんだ）を、電極が形成された基板上にベタ塗りし、基板を加熱することによって、ＰｂとＳｎの置換反応を起こさせ、Ｐｂ／Ｓｎの合金を基板の電極上に選択的に析出させるものである。
【０００９】
しかしながら、ソルダーペースト法及びスーパーソルダー法は、ともに、ペースト状組成物を基板上に塗布により供給するので、局所的な厚みや濃度のバラツキが生じ、そのため、電極ごとのはんだ析出量が異なり、均一な高さのバンプが得られない。また、これらの方法は、表面に電極の形成された凹凸のある配線基板上に、ペースト状組成物を塗布により供給するので、凸部となる電極上には、十分なはんだ量が供給できず、フリップチップ実装において必要とされる所望のバンプ高さを得ることが難しい。
【００１０】
ところで、従来のバンプ形成技術を用いたフリップチップ実装は、バンプが形成された配線基板に半導体チップを搭載した後、半導体チップを配線基板に固定するために、アンダーフィルと呼ばれる樹脂を、半導体チップと配線基板の間に注入する工程をさらに必要とする。
【００１１】
そこで、半導体チップと配線基板の対向する電極端子間の電気的接続と、半導体チップの配線基板への固定を同時に行なう方法として、異方性導電材料を用いたフリップチップ実装技術（例えば、特許文献３参照）が開発されている。これは、配線基板と半導体チップの間に、導電粒子を含有させた熱硬化性樹脂を供給し、半導体チップを加圧すると同時に、熱硬化性樹脂を加熱することによって、半導体チップと配線基板の電極端子間の電気的接続と、半導体チップの配線基板への固定を同時に実現するもので、従来のバンプ形成は特に必要とされない。
【００１２】
上述した異方性導電材料を用いたフリップチップ実装は、バンプ形成が不要で、半導体チップと配線基板の電気的接続と物理的固定を同時に実現できることから、生産性に優れていると言えるが、導電粒子を介した機械的接触により電極間の電気的導通を得ており、安定した導通状態を得ることが難しい。
【００１３】
また、対向電極に挟まれた導電粒子は、樹脂の熱硬化による凝集力によって維持されているので、熱硬化性樹脂の弾性率や熱膨張率などの特性や、導電粒子の粒径分布などの特性を揃える必要があり、プロセス制御が難しいという課題がある。
【００１４】
すなわち、異方性導電材料を用いたフリップチップ実装は、接続端子数が５，０００を超えるような次世代ＬＳＩチップに適用するためには、信頼性の面で解決すべき課題を多く残している。
【特許文献１】
特開２０００−９４１７９号公報
【特許文献２】
特開平１−１５７７９６号公報
【特許文献３】
特開２０００−３３２０５５号公報
【発明の開示】
本発明は、かかる点に鑑みてなされたもので、次世代ＬＳＩのフリップチップ実装に適用可能な、生産性及び信頼性の高いフリップチップ実装方法、及び本技術を応用したバンプ形成方法を提供する。
【００１６】
本発明のフリップチップ実装方法は、複数の接続端子を有する配線基板と対向させて、複数の電極端子を有する半導体チップを配設し、前記配線基板の前記接続端子と、前記半導体チップの前記電極端子とを電気的に接続するフリップチップ実装方法であって、
前記配線基板上に、導電粉を含有した樹脂を供給する第１の工程と、
前記樹脂表面に、前記半導体チップを所定の間隔に配置する第２の工程と、
前記導電粉を含有する樹脂を加熱して、前記導電粉及び前記樹脂を溶融する第３の工程を含み、
前記第３の工程において、前記溶融樹脂に振動を付与して流動させ、前記導電粉を前記配線基板の前記接続端子と前記半導体チップの前記電極端子との間に自己集合させることによって、前記接続端子と前記電極端子とを電気的に接続する接続体を形成することを特徴とする。
【００１７】
本発明のバンプ形成方法は、基板に形成された複数の電極上にバンプを形成するバンプ形成方法において、
前記基板上に、導電粉を含有する樹脂を供給する第１の工程と、
前記導電粉を含有する樹脂を加熱して、前記導電粉を溶融する第２の工程とを含み、
前記第２の工程は、前記樹脂に外部から振動を付与しながら行なわれ、
前記溶融した導電粉は、前記樹脂に付与された振動により前記樹脂中を強制的に移動されながら、前記基板の電極上に自己集合することによって、前記電極上にバンプを形成することを特徴とする。
【発明の効果】
【００１８】
本発明に係るフリップチップ実装方法は、配線基板と半導体チップ間に供給された導電粉を含有する樹脂に外部から振動を付与することによって、樹脂を強制的に流動させ、これにより、樹脂中に分散している溶融導電粉を、配線基板の電極端子または半導体チップの接続端子に強制的に接触させることができる。その結果、樹脂中の溶融導電粉が、接続端子又は電極端子に接触する確立が高まり、これにより、溶融導電粉が、濡れ性の高い電極端子と接続端子間に自己集合することによって、両端子間を電気的に接続する接続体を均一に形成することができる。さらに、配線基板と半導体チップ間に供給され樹脂を硬化させることによって、端子間の電気的接続と、半導体チップの配線基板への固定を同時に行なうことができ、生産性の高いフリップチップ実装体が実現できる。
【００１９】
また、樹脂を強制的に振動させることによって、樹脂中に分散された溶融導電粉を、確実に端子間に自己集合させることができるので、樹脂中に含有させる導電粉を必要最小限の量に留めることができる。その結果、端子間に接続体が形成された後、樹脂中に残存する不要な導電粉の量を低減することができ、接続体間の絶縁耐性を向上させ、信頼性の高いフリップチップ実装体を実現することができる。
【００２０】
さらに、電極端子または接続端子が不均一に配列している場合であっても、樹脂の強制的な流動によって、端子間に溶融導電粉を均一に自己集合させることができるので、端子配列に限定されない汎用性の高いフリップチップ実装体が実現できる。
【００２１】
また、樹脂に超音波振動を加えることによって、樹脂中にキャビテーション（発泡現象）を起こさせ、発生したキャビティにより、樹脂をより強制的に流動させることができるので、端子間への導電粉の自己集合を、さらに促進させることができる。これにより、端子間への接続体の形成をより確実なものにすることができる。
【発明を実施するための最良の形態】
【００２２】
本発明は、溶融した導電粉を端子間に効率よく自己集合させることのできる新規なフリップチップ実装方法を提案するものである。
【００２３】
本発明は、対向する電極又は金属間に導電粉を含有した樹脂を存在させ、導電粉と樹脂をともに加熱溶融し、振動を付与して流動化させると、溶融した導電粉は濡れやすい電極又は金属表面に集合し、さらに溶融導電粉同士が自己集合して大きな塊となり、電気的な接続体を形成したり、金属バンプを形成できることを見出したところに、その着想と特徴がある。
【００２４】
本発明においては、前記導電粉は、はんだ金属粉であることが好ましい。
【００２５】
前記樹脂は熱硬化性樹脂で構成されており前記樹脂は加熱により硬化されるか、又は前記樹脂は熱可塑性樹脂で構成されており冷却により固化されることが好ましい。
【００２６】
また、前記接続体形成後の樹脂中にも導電粉が非導通状態で存在させておくこともできる。
【００２７】
本発明の製造方法においては、前記樹脂に付与された振動による該樹脂の強制的な流動は、前記樹脂が、前記配線基板及び半導体チップに対して相対的に変位することが好ましい。
【００２８】
前記樹脂は、ペースト状樹脂で構成されていてもよいし、シート状樹脂で構成されていてもよい。いずれの状態であっても、前記趣旨は加熱により流動性を有するようになる。
【００２９】
また、前記第３の工程で前記接続体を形成した後、前記樹脂を硬化させて、前記半導体チップを前記配線基板に固定させる第４の工程をさらに含んでもよい。
【００３０】
また、前記樹脂は熱硬化性樹脂で構成されており、前記第４の工程において、前記樹脂は加熱により硬化される。
【００３１】
また、前記樹脂は熱可塑性樹脂で構成されており、前記第４の工程において、前記樹脂は冷却により硬化される。
【００３２】
ある好適な実施形態において、前記第３の工程において、前記配線基板又は半導体チップの少なくとも一方を可動ステージに固定し、該可動ステージを水平方向又は垂直方向に振動させることによって、前記樹脂に振動を与える。
【００３３】
ある好適な実施形態において、前記第３の工程において、前記樹脂に付与される振動は、超音波振動を含む。
【００３４】
ある好適な実施形態において、前記第３の工程において、前記樹脂に付与された超音波振動によって発生したキャビテーションにより、前記溶融した導電粉を前記樹脂中で強制的に移動させる。
【００３５】
ある好適な実施形態において、前記第３の工程において、前記樹脂に付与された振動により、前記導電粉が強制的に前記樹脂中を移動する。
【００３６】
ある好適な実施形態において、前記第２の工程において前記複数の電極上に前記バンプを形成した後、前記樹脂を除去する第３の工程をさらに含む。
【００３７】
本発明で使用する導電粉としては、例えばはんだ粉を使用できる。はんだ粉であれば、任意のものを選択して使用できる。例えば次の表１に示すものを挙げることができる。一例として挙げた表１に示す材料は、単独でも使用できるし、適宜組み合わせて使用することもできる。なお、導電粉の融点が、熱硬化性樹脂の硬化温度よりも低い材料を用いれば、樹脂を流動させ自己集合させた後、さらに、樹脂を加熱して硬化させ、電気接続と樹脂による封止とを行うことができる点で好ましい。
【００３８】
【表１】
Figure 0004399005
【００３９】
導電粉（はんだ粉）の好ましい融点は１２０〜２６０℃であり、さらに好ましくは表１に示すように１３９〜２４０℃である。融点が１２０℃未満では耐久性に問題が生ずる傾向になる。融点が２６０℃を超えると、樹脂の選択が困難となる。
【００４０】
導電粉（はんだ粉）の好ましい平均粒子径は１〜３０μｍの範囲であり、さらに好ましくは５〜２０μｍの範囲である。平均粒子径が１μｍ未満では、導電粉（はんだ粉）の表面酸化で溶融が困難となり、また電気接続体を形成するのに時間がかかりすぎる傾向となる。平均粒子径が３０μｍを超えると、沈降により電気接続体を得るのが難しくなる。なお、平均粒子径は市販の粒度分布計で測定できる。
【００４１】
次に樹脂について説明する。樹脂としては、室温から導電粉の溶融温度の範囲内において、流動可能な程度の粘度を有するものであればよく、また、加熱することによって流動可能な粘度に低下するものも含む。代表的な例としては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ジアリルフタレート樹脂、フラン樹脂、メラミン樹脂等の熱硬化性樹脂、ポリエステルエストラマ、フッ素樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂等の熱可塑性樹脂、又は光（紫外線）硬化樹脂等、あるいはそれらを組み合わせた材料を使用することができる。樹脂以外にも、高沸点溶剤、オイル等も使用することができる。
【００４２】
導電粉と樹脂の配合割合は、重量比で導電粉：樹脂＝７０〜３０：３０〜７０の範囲が好ましく、さらに好ましくは導電粉：樹脂＝６０〜４０：４０〜６０である。導電粉と樹脂は、均一混合した後に使用するのが好ましい。例えば、はんだ粉は５０重量％、エポキシ樹脂５０重量％とし、混錬器にて均一混合状態とし、これを使用する。なお、はんだ粉が分散状態を保ったままペースト状にしてもよいしシート状に形成された樹脂を用いてもよい。
【００４３】
次に本発明においては導電粉と樹脂を溶融した後、又は溶融と同時に振動させるが、振動数は２４０回／分（４Ｈｚ）以上、超音波領域の８０ｋＨｚ以下の範囲が好ましい。振動数が２４０回／分（４Ｈｚ）未満、及び８０ｋＨｚを超えると溶融した導電粉の凝集作用が低くなる。
【００４４】
さらに本発明の好適例においては、導電粉としては、例えば鉛フリーで融点２００〜２３０℃のはんだ合金粒子を使用できる。また、樹脂が熱硬化性樹脂の場合、はんだの融点よりも樹脂の硬化温度のほうが高いことが好ましい。このようにすると、電気的な接続体を形成したり、金属バンプを形成する工程中に樹脂を硬化でき、作業工程が短縮できる。
【００４５】
以下に、本発明の実施の形態について、図面を参照しながら説明する。以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
【００４６】
（実施形態１）
図１Ａ〜Ｃは、本発明の実施形態におけるフリップチップ実装方法を示す工程断面図であり、本発明のフリップチップ実装方法の基本的な工程を示したものである。
【００４７】
まず、図１Ａに示すように、複数の接続端子１１を有する配線基板１０上に、導電粉１２（例えば融点２１７℃、組成Ｓｎ−３．０Ａｇ−０．５Ｃｕ、平均粒子径１２μｍ）を配合した樹脂１３（例えばエポキシ樹脂、樹脂と導電粉の配合比率は樹脂５０重量部、導電粉５０重量部）をディスペンサ装置で供給した。配線基板１０の面積は１ｃｍ2、樹脂と導電粉混合物の供給量は２ｍｇであった。
【００４８】
次に、図１Ｂに示すように、樹脂１３の表面に、配線基板１０の接続端子１１と対向させて、複数の電極端子２１を有する半導体チップ２０を、接続端子１１と電極端子２１のギャップが４０μｍとなるように配置した。その後、導電粉１２を含有する樹脂１３を２３０℃まで加熱して、導電粉１２を溶融した。この工程では、樹脂１３に矢印で示すような外部から振動を付与し、付与された振動により樹脂１３を強制的に流動させた。この例では超音波振動（振動数４０ｋＨｚ）を付与した。溶融した導電粉１２は、樹脂１３の強制的な流動により、配線基板１０の接続端子１１と半導体チップ２０の電極端子２１との間に自己集合することによって、図１Ｃに示すように、接続端子１１と電極端子２１とを電気的に接続する接続体２２を形成した。接続端子１１と電極端子２１の間隔ピッチは２００μｍであり、接続端子１１と電極端子２１のサイズはともに直径１００μｍであった。また接続体２２の高さは４０μｍであった。なお、半導体チップ２０は、１０ｍｍ角サイズであり、電極端子２１は半導体チップの表面にグリッド状に２００μｍピッチで存在したものを利用した。グリッド状に形成された電極端子２１の総数は１６００ピンであった。
【００４９】
本発明の方法によれば、配線基板１０と半導体チップ２０間に供給された樹脂１３に外部から振動を付与することによって、樹脂１３を強制的に流動させ、これにより、樹脂１３中に分散している溶融導電粉１２を、配線基板１０の接続端子１１または半導体チップ２０の電極端子２１に強制的に接触させ、凝集化することができた。その結果、樹脂１３中の溶融導電粉１２が、接続端子１１又は電極端子２１に接触する確立が高まり、これにより、溶融導電粉１２が、濡れ性の高い接続端子１１と電極端子２１間に自己集合し、均一な接続体２２を形成することが可能となった。
【００５０】
また、樹脂１３を強制的に振動させることによって、樹脂１３中に分散された溶融導電粉１２を、確実に端子１１、２１間に自己集合させることができるので、樹脂１３中に含有させる導電粉１２を必要最小限の量に留めることができた。その結果、端子１１、２１間に接続体２２が形成された後、樹脂１３中に残存する不要な導電粉１２の量を低減することができ、接続体２２間の絶縁耐性を向上させ、信頼性の高いフリップチップ実装体を実現することができた。
【００５１】
さらに、接続端子１１または電極端子２１が不均一に配列している場合であっても、樹脂１３の強制的な流動によって、端子１１、２１間に溶融導電粉１２を均一に自己集合させることができるので、端子配列に限定されない汎用性の高いフリップチップ実装体が実現できた。
【００５２】
また、溶剤を使用してないことから、図１Ｃに示す接続体２２の部分にも樹脂１３の部分にも溶剤が揮発することに起因するボイドなどの発生は見られなかった。
【００５３】
なお、ここで、樹脂１３への振動の付与は、樹脂１３自体が振動する場合だけでなく、樹脂１３が配線基板１０及び半導体チップ２０に対して相対的に流動するものであれば、振動の付与方法は問わない。
【００５４】
図２は本発明における樹脂内に生じた剪断応力を模式的に説明する断面図であり、上記の効果に加え、樹脂１３の強制的な流動により、図２に示すように、配線基板１０の接続端子１１の面（同様に、半導体チップ２０の電極端子２１の面）に沿って、樹脂１３内に剪断応力３０が生じる例である。この剪断応力３０によって、樹脂１３中の溶融導電粉１２が、接続端子１１（または電極端子２１）に強制的に押し付けられ、その結果、導電粉１２自体の濡れ性による自己集合に加え、剪断応力３０による強い接触力をもって溶融導電粉１２の自己集合を促進することができ、端子間への接続体２２の形成をより確実なものにすることができる。
【００５５】
また、それと同時に、発生した剪断応力によって、導電粉１２の表面に形成され、導電粉１２の結合の阻害要因となる酸化皮膜を除去することができるので、より均一な接続体２２を端子１１、２１間に形成することが可能となる。
【００５６】
ここで、樹脂１３は、ペースト状樹脂で構成されていることが好ましい。この場合、配線基板１０への樹脂１３の供給は、回転塗布、スクリーン印刷、又は直接滴下等の方法で行なうことができる。ペースト状樹脂としては、例えば、エポキシ系樹脂、シリコーン系樹脂、フェノール系樹脂等の熱硬化性樹脂を挙げることができる。
【００５７】
また、樹脂１３は、シート状樹脂で構成されていてもよい。ただし、樹脂１３を加熱して導電粉１２を溶融する工程において、流動性を有するものである必要がある。この場合、配線基板１０への樹脂１３の供給は、シート状樹脂を直接配置、又は転写等の方法で行なうことができる。シート状樹脂としては、塩化ビニル系樹脂、酢酸ビニル系樹脂等の熱可塑性樹脂を挙げることができる。
【００５８】
なお、図１Ｃの工程において、接続体２２を形成した後、樹脂１３を硬化させることによって、半導体チップ２０を配線基板１０に固定させることができる。これによって、端子１１、２１間の電気的接続と、半導体チップ２０の配線基板１０への固定を同時に行なうことができ、生産性の高いフリップチップ実装体が実現できる。
【００５９】
樹脂１３の硬化は、熱硬化性樹脂の場合は、樹脂１３をさらに高温に加熱することによって、また、熱可塑性樹脂の場合には、樹脂１３を冷却することによって、それぞれ行なうことができる。また、光硬化性樹脂を用いることもできる。
【００６０】
次に、樹脂１３に外部から振動を付与することによって、樹脂１３を配線基板１０及び半導体チップ２０に対して相対的に流動させる方法の一例を、図３及び図４を参照しながら、以下説明をする。
【００６１】
図３は本発明における可動ステージを水平方向に振動させて樹脂に振動を付与する方法を示す断面図、図４は本発明における可動ステージの構成を示す平面図である。
【００６２】
図３に示すように、配線基板１０と半導体チップ２０の間に樹脂１３を供給した状態で、配線基板１０を可動ステージ４１に固定させ、半導体チップ２０は、固定ステージ４２に固定させる。可動ステージ４１は、図４に示すような構成で水平方向に振動するようになっている。可動ステージ４１は、レール（図示せず）に沿って一定方向（紙面の左右方向）に水平移動するように設置され、可動ステージ４１の端部において、カム４３を介して回転体４４に連結されている。そして、回転体４４を回転させることによって、カム４３に連結した可動ステージ４１を水平方向に振動させる。一例として、振幅幅０．５ｍｍ、振動数２４０回／分とした。
【００６３】
可動ステージ４１の振動により、配線基板１０は、固定ステージ４２に固定された半導体チップ２０に対して相対的に変位する。これにより、粘性及び表面張力をもつ樹脂１３は、図３に示す矢印の方向に、実効的に振動することになる。樹脂１３に付与される振動の周期及び振幅は、樹脂１３の流動性（粘度）によっても変わるが、回転体４４の半径、回転速度、カム４３の長さ等を変えることによって調整することができる。
【００６４】
また、図５は本発明における可動ステージを垂直方向に振動させて樹脂に振動を付与する方法を示す断面図であり、図５に示すように、配線基板１０を固定した可動ステージ４１を垂直方向に振動させても、同様に、樹脂１３に実効的な振動を加えることができる。この場合は、樹脂１３への圧縮が繰り返されることにより、樹脂１３は、図５に示す矢印の方向に、実効的に振動することになる。
【００６５】
なお、図３及び図５では、配線基板１０を可動ステージ４１に固定し、半導体チップ２０を固定ステージ４２に固定した例を示したが、その逆であっても構わない。また、ステージ４２を固定ステージとしたが、可動ステージ４１と異なる方向に振動させても構わない。例えば、ステージ４２をステージ４１と反対方向に振動させる場合や、ステージ４１を水平方向に振動させステージ４２を垂直方向に振動させる場合の様に、それぞれ異なる方向に振動させることで、複数の異なる振動を樹脂１３に加えることができ、同様もしくはそれ以上の振動効果を得ることができる。
【００６６】
上記の例は、配線基板１０と半導体チップ２０を相対的に変位させることによって、樹脂１３に実効的な振動を付与したものであるが、樹脂１３自体に振動を付与する例を、図６及び図７を参照しながら、次に説明をする。
【００６７】
図６は本発明における振動子を用いて樹脂に振動を付与する方法を示す断面図、図７は本発明における金型を用いて樹脂に振動を付与する方法を示す断面図である。
【００６８】
図６に示した例は、配線基板１０（または、半導体チップ２０）の表面に複数の振動子５０を取り付け、これに電圧を印加することによって、振動子５０に振動を発生させ、この振動を配線基板１０を介して、樹脂１３中に伝播させるものである。これにより、樹脂１３自体が強制的に流動することにより、樹脂１３を配線基板１０及び半導体チップ２０に対して相対的に変位させることができる。
【００６９】
また、図７に示した例は、配線基板１０と半導体チップ２０を、上金型６０及び下金型６１内にそれぞれ設置した後、両金型６０、６１をかみ合わせ、吸入口６２から樹脂１３を金型６０、６１の空間部に注入し、配線基板１０と半導体チップ２０の間に、樹脂１３を供給するようにしたものである。上金型６０（または／および下金型６１）の内側には、複数の振動子５０が取り付けられており、これに電圧を印加して振動子５０に振動を発生させることによって、樹脂１３中に振動が伝播させる。この方法は、樹脂１３に直接振動を与えることができるので、効率よく樹脂１３を流動させることが可能となる。
【００７０】
本発明は、樹脂１３に外部から振動を付与することによって、樹脂１３を強制的に流動させるところに特徴を有するが、さらに、樹脂１３に超音波振動を加えることによって、２０ｋＨｚから１ＭＨｚを超える超音波域での極めて高い周波数での繰り返し振動を樹脂１３に与えることができ、図２に模式的に示した、配線基板１０の接続端子１１の面や半導体チップ２０の電極端子２１の面に沿った、樹脂１３中の剪断応力３０による溶融導電粉１２の強い摩擦力や接触力が、高い繰り返し周波数で発生し、溶融導電粉１２の自己集合を促進することができる。
【００７１】
さらに加えて、樹脂１３に付与される振動に超音波振動を加えた場合、樹脂１３中にキャビテーション（発泡現象）を起こさせることができ、より強力に樹脂１３を流動させることができる。
【００７２】
図８Ａ〜Ｃは本発明における超音波振動により発生したキャビテーションの様子を説明する断面図であり、図８は、樹脂１３に超音波振動を付与することによって、キャビテーションが生じる様子を模式的に示している。図８Ａに示すように、配線基板１０（または半導体チップ２０）の表面に、複数の超音波振動子５０’を取り付け、これに電圧を印加することによって、配線基板１０を介して超音波振動を樹脂１３中に伝播させる。
【００７３】
樹脂１３中に伝播した超音波振動により、図８Ｂに示すように、樹脂１３中に多数のキャビティが発生し、成長したキャビティ７０により、キャビティ７０周辺の樹脂１３が矢印で示す方向に強制的に押し出される。そして、図８Ｃに示すように、キャビティ７０が消滅したときは、今度は逆に、キャビティ７０がいたところに樹脂１３が押し戻される。このように、キャビティ７０の発生及び消滅の繰り返しにより、樹脂１３は、実効的に振動を与えられた状態と等しくなり、樹脂１３中の導電粉の自己集合を、より促進させることができる。
【００７４】
（実施形態２）
本発明のフリップチップ実装方法における特徴的な技術は、バンプ形成方法にも適用することができる。以下、図９Ａ〜Ｄを参照しながら、本発明におけるバンプ形成方法について説明する。
【００７５】
図９は本発明の実施形態におけるバンプ形成方法を示す工程断面図である。
【００７６】
図９Ａに示すように、複数の電極１１’が形成された基板１０’上に、導電粉１２を含有する樹脂１３を供給する。次に、図９Ｂに示すように、樹脂１３の表面に平板１４を所定の間隔（例えば４０μｍ）で配置した状態で、導電粉１２を含有する樹脂１３を加熱して、導電粉１２を溶融させる。この工程は、樹脂１３に外部から振動が付与され、この振動により樹脂１３を強制的に流動させながら実行される。溶融した導電粉１２は、樹脂１３の強制的な流動により、基板１０’の電極１１’上に自己集合することによって、図９Ｃに示すように、電極１１’上にバンプ１５を形成する。その後、図９Ｄに示すように、平板１４及び樹脂１３を除去することによって、電極１１’上にバンプが形成された基板１０’が完成する。
【００７７】
本発明の方法によれば、基板１０’上に供給された樹脂１３に外部から振動を付与することによって、樹脂１３を強制的に流動させ、これにより、樹脂１３中に分散している溶融導電粉１２を、基板１０’の電極１１’に強制的に接触させることができる。その結果、樹脂１３中の溶融導電粉１２が、電極１１’に接触する確立が高まり、これにより、溶融導電粉１２が、濡れ性の高い電極１１’上に自己集合し、均一なバンプ１５を形成することが可能となる。
【００７８】
ここで、基板１０’は、配線基板、半導体チップその他の表面に電極１１’が形成された基板であればよく、また、樹脂１３に振動を付与する方法は、上述したフリップチップ実装方法において用いたのと同様の方法を提供することができる。
【００７９】
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、樹脂１３に付与する振動は、直線振動に限らず、円振動、楕円振動その他種々のモードの振動であってもよく、また、横振動、縦振動どちらの振動でも構わない。また、樹脂１３に付与された振動により、導電粉１２自体が強制的に樹脂１３中を移動する効果も生じ、かかる効果により、導電粉１２の端子間への自己集合がより促進される。
【産業上の利用可能性】
【００８０】
本発明によれば、次世代ＬＳＩのフリップチップ実装に適用可能な、生産性及び信頼性の高いフリップチップ実装方法、及びバンプ形成方法を提供することができる。
【図面の簡単な説明】
【００８１】
【図１】図１Ａ〜Ｃは、本発明の一実施形態におけるフリップチップ実装方法を示す工程断面図。
【図２】図２は、本発明の一実施形態における樹脂内に生じた剪断応力を模式的に説明する断面図。
【図３】図３は、本発明の一実施形態における可動ステージを水平方向に振動させて樹脂に振動を付与する方法を示す断面図。
【図４】図４は、本発明の一実施形態における可動ステージの構成を示す平面図。
【図５】図５は、本発明の一実施形態における可動ステージを垂直方向に振動させて樹脂に振動を与える方法を示す断面図。
【図６】図６は、本発明の一実施形態における振動子を用いて樹脂に振動を与える方法を示す断面図。
【図７】図７は、本発明の一実施形態における金型を用いて樹脂に振動を付与する方法を示す断面図。
【図８】図８Ａ〜Ｃは、本発明の一実施形態における超音波振動により発生したキャビテーションの様子を説明する断面図。
【図９】図９Ａ〜Ｄは、本発明の別の実施形態におけるバンプ形成方法を示す工程断面図。

Claims (14)

  1. 複数の接続端子を有する配線基板と対向させて、複数の電極端子を有する半導体チップを配設し、前記配線基板の前記接続端子と、前記半導体チップの前記電極端子とを電気的に接続するフリップチップ実装方法であって、
    前記配線基板上に、導電粉を含有した樹脂を供給する第１の工程と、
    前記樹脂表面に、前記半導体チップを所定の間隔に配置する第２の工程と、
    前記導電粉を含有する樹脂を加熱して、前記導電粉及び前記樹脂を溶融する第３の工程を含み、
    前記第３の工程において、前記溶融樹脂に振動を付与して流動させ、前記導電粉を前記配線基板の前記接続端子と前記半導体チップの前記電極端子との間に自己集合させることによって、前記接続端子と前記電極端子とを電気的に接続する接続体を形成することを特徴とするフリップチップ実装方法。
  2. 前記第３の工程において、前記樹脂に付与された振動による該樹脂の強制的な流動は、前記樹脂が、前記配線基板及び半導体チップに対して相対的に変位することを含む請求項１に記載のフリップチップ実装方法。
  3. 前記樹脂は、ペースト状樹脂で構成されている請求項１に記載のフリップチップ実装方法。
  4. 前記樹脂は、シート状樹脂で構成されており、
    前記第３の工程において、前記シート状樹脂を加熱により流動させる請求項１に記載のフリップチップ実装方法。
  5. 前記第３の工程で前記接続体を形成した後、
    前記樹脂を硬化又は固化させて、前記半導体チップを前記配線基板に固定させる第４の工程をさらに含む請求項１に記載のフリップチップ実装方法。
  6. 前記樹脂は、熱硬化性樹脂で構成されており、
    前記第４の工程において、前記樹脂は加熱により硬化される請求項５に記載のフリップチップ実装方法。
  7. 前記樹脂は、熱可塑性樹脂で構成されており、
    前記第４の工程において、前記樹脂は冷却により固化される請求項５に記載のフリップチップ実装方法。
  8. 前記第３の工程において、前記配線基板又は半導体チップの少なくとも一方を可動ステージに固定し、該可動ステージを水平方向又は垂直方向に振動させることによって、前記樹脂に振動を与える請求項１に記載のフリップチップ実装方法。
  9. 前記第３の工程において、前記樹脂に付与される振動は、超音波振動を含む請求項１に記載のフリップチップ実装方法。
  10. 前記第３の工程において、前記樹脂に付与された超音波振動によって発生したキャビテーションにより、前記溶融した導電粉を前記樹脂中で移動させる請求項９に記載のフリップチップ実装方法。
  11. 前記第３の工程において、前記樹脂に付与された振動により、前記導電粉が前記樹脂中を移動する請求項１に記載のフリップチップ実装方法。
  12. 基板に形成された複数の電極上にバンプを形成するバンプ形成方法において、
    前記基板上に、導電粉を含有する樹脂を供給する第１の工程と、
    前記導電粉を含有する樹脂を加熱して、前記導電粉を溶融する第２の工程とを含み、
    前記第２の工程は、前記樹脂に外部から振動を付与しながら行なわれ、
    前記溶融した導電粉は、前記樹脂に付与された振動により前記樹脂中を強制的に移動されながら、前記基板の電極上に自己集合することによって、前記電極上にバンプを形成することを特徴とするバンプ形成方法。
  13. 前記第２の工程において前記複数の電極上に前記バンプを形成した後、前記樹脂を除去する第３の工程をさらに含む請求項１２に記載のバンプ形成方法。
  14. 前記第１の工程の後であって、前記第２の工程の前に、前記導電粉を含有する樹脂の上に平板を置き、前記電極上にバンプを形成した後に前記平板を除去する請求項１２に記載のバンプ形成方法。
JP2007501630A 2005-02-03 2006-02-02 フリップチップ実装方法及びバンプ形成方法 Active JP4399005B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005027561 2005-02-03
JP2005027561 2005-02-03
PCT/JP2006/301802 WO2006082909A1 (ja) 2005-02-03 2006-02-02 フリップチップ実装体とその実装方法及びバンプ形成方法

Publications (2)

Publication Number Publication Date
JPWO2006082909A1 JPWO2006082909A1 (ja) 2008-06-26
JP4399005B2 true JP4399005B2 (ja) 2010-01-13

Family

ID=36777291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007501630A Active JP4399005B2 (ja) 2005-02-03 2006-02-02 フリップチップ実装方法及びバンプ形成方法

Country Status (5)

Country Link
US (1) US7754529B2 (ja)
JP (1) JP4399005B2 (ja)
KR (1) KR101084777B1 (ja)
CN (1) CN100472742C (ja)
WO (1) WO2006082909A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
JP2008300808A (ja) * 2007-06-04 2008-12-11 Tamura Seisakusho Co Ltd はんだバンプ形成装置およびはんだバンプの形成方法
JP5168221B2 (ja) * 2009-04-21 2013-03-21 日本電気株式会社 半導体装置製造方法
US8318595B2 (en) * 2009-11-24 2012-11-27 The United States Of America As Represented By The Secretary Of The Army Self-assembled electrical contacts
JP5540916B2 (ja) * 2010-06-15 2014-07-02 デクセリアルズ株式会社 接続構造体の製造方法
JP6112797B2 (ja) 2012-07-30 2017-04-12 国立大学法人大阪大学 電子部品の実装方法、回路基板の作製方法及び電子部品のはんだ接合部の形成方法、並びに、接続層付きプリント配線板及びシート状接合部材
WO2015125779A1 (ja) * 2014-02-24 2015-08-27 積水化学工業株式会社 接続構造体の製造方法
WO2016013474A1 (ja) * 2014-07-22 2016-01-28 積水化学工業株式会社 接続構造体の製造方法
KR102431084B1 (ko) * 2014-12-04 2022-08-11 세키스이가가쿠 고교가부시키가이샤 도전 페이스트, 접속 구조체 및 접속 구조체의 제조 방법
KR101637327B1 (ko) * 2015-05-15 2016-07-07 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
KR102542182B1 (ko) * 2018-07-12 2023-06-14 삼성전자주식회사 Led 소자 및 그 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140790A (ja) 1983-12-27 1985-07-25 ソニ−ケミカル株式会社 連結シ−ト
AU572615B2 (en) 1983-12-27 1988-05-12 Sony Corporation Electrically conductive adhesive sheet circuit board and electrical connection structure
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH06125169A (ja) * 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
JPH06196486A (ja) 1992-12-14 1994-07-15 Nec Corp バンプ形成方法およびバンプ形成装置
JP3474937B2 (ja) * 1994-10-07 2003-12-08 株式会社東芝 実装用配線板の製造方法、半導体パッケージの製造方法
US6461890B1 (en) * 1996-12-27 2002-10-08 Rohm Co., Ltd. Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
JP3711873B2 (ja) * 2001-02-19 2005-11-02 ソニーケミカル株式会社 バンプレスｉｃチップの製造方法
JP3681670B2 (ja) 2001-09-25 2005-08-10 シャープ株式会社 半導体集積回路の製造装置および製造方法
US7524748B2 (en) * 2003-02-05 2009-04-28 Senju Metal Industry Co., Ltd. Method of interconnecting terminals and method of mounting semiconductor devices
JP3769688B2 (ja) 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
EP1542272B1 (en) * 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20090203169A1 (en) 2009-08-13
US7754529B2 (en) 2010-07-13
KR20070100363A (ko) 2007-10-10
CN100472742C (zh) 2009-03-25
JPWO2006082909A1 (ja) 2008-06-26
WO2006082909A1 (ja) 2006-08-10
KR101084777B1 (ko) 2011-11-21
CN101111933A (zh) 2008-01-23

Similar Documents

Publication Publication Date Title
JP4399005B2 (ja) フリップチップ実装方法及びバンプ形成方法
JP4084835B2 (ja) フリップチップ実装方法および基板間接続方法
KR101109221B1 (ko) 플립칩 실장방법 및 범프형성방법
JP4402717B2 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
US8097958B2 (en) Flip chip connection structure having powder-like conductive substance and method of producing the same
JP3955302B2 (ja) フリップチップ実装体の製造方法
JP4477062B2 (ja) フリップチップ実装方法
WO2007061216A1 (en) Method for bonding between electrical devices using ultrasonic vibration
KR20090004883A (ko) 전자 부품 실장체, 땜납 범프가 장착된 전자 부품, 땜납 수지 혼합물, 전자 부품의 실장 방법, 및 전자 부품의 제조방법
WO2006098196A1 (ja) 半導体チップを備えた実装体およびその製造方法
JP5173214B2 (ja) 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法
EP1996002B1 (en) Bump forming method and bump forming apparatus
JP4710513B2 (ja) フリップチップ実装方法および基板間接続方法
JP4543899B2 (ja) フリップチップ実装方法およびフリップチップ実装装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090901

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090901

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091001

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4399005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4