DE102021131099A1 - Leiterplattenanordnung - Google Patents

Leiterplattenanordnung Download PDF

Info

Publication number
DE102021131099A1
DE102021131099A1 DE102021131099.7A DE102021131099A DE102021131099A1 DE 102021131099 A1 DE102021131099 A1 DE 102021131099A1 DE 102021131099 A DE102021131099 A DE 102021131099A DE 102021131099 A1 DE102021131099 A1 DE 102021131099A1
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
spacers
solder
electrical component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021131099.7A
Other languages
English (en)
Inventor
Uwe Waltrich
Stanley BUCHERT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rolls Royce Deutschland Ltd and Co KG
Original Assignee
Rolls Royce Deutschland Ltd and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rolls Royce Deutschland Ltd and Co KG filed Critical Rolls Royce Deutschland Ltd and Co KG
Priority to DE102021131099.7A priority Critical patent/DE102021131099A1/de
Priority to PCT/EP2022/082060 priority patent/WO2023094229A1/de
Publication of DE102021131099A1 publication Critical patent/DE102021131099A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10166Transistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036Permanent spacer or stand-off in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Die Erfindung betrifft eine Leiterplattenanordnung, die ein elektrisches Bauteil (1), das für eine Oberflächenmontage ausgebildet ist, und eine Leiterplatte (2), auf deren Oberseite (21) das Bauteil (1) mittels Lotverbindungen (3) oberflächenmontiert ist, aufweist. Es sind Abstandhalter (4) vorgesehen, die beabstandet zu den Lotverbindungen (3) zwischen dem Bauteil (1) und der Leiterplatte (2) angeordnet sind, wobei die Abstandhalter (4) durch aufgeschmolzenes und anschließend erstarrtes Material gebildet und dazu vorgesehen und ausgebildet sind, einen gleichmäßigen Spalt (5) zwischen dem Bauteil (1) und der Leiterplatte (2) bereitzustellen. Die Erfindung betrifft des Weiteren ein Verfahren zur Herstellung einer solchen Leiterplattenanordnung.

Description

  • Die Erfindung betrifft eine Leiterplattenanordnung gemäß dem Oberbegriff des Patentanspruchs 1 und ein Verfahren zur Herstellung einer solchen Leiterplattenanordnung.
  • Es ist bekannt, elektrische Bauteile in sogenannten Prepackage-Modulen anzuordnen, die für eine Oberflächenmontage auf einer Trägerplatine vorgesehen sind. Dabei sind die elektrischen Bauteile in einem Prepackage-Modul beispielsweise in eine Leiterplatte eingebettet.
  • Ein häufiges Problem bei der Anordnung eines solchen Prepackage-Moduls auf einer Trägerplatine ist die Durchbiegung der Leiterplatte des Prepackage-Moduls sowie eine damit einhergehende Verkippung während und nach dem Bestückungs- und Lötprozess. Dadurch ergeben sich Nachteile für die Lebensdauer insbesondere der Lotverbindungen. Bei zu starker Biegung/Verkippung kann es vorkommen, dass einzelne Kontaktstellen nicht beidseitig mit dem Lot benetzt werden und somit kein elektrischer Kontakt hergestellt wird. Die Auschussquote erhöht sich damit. Auch kann eine solche Verkippung nachteilig für eine gute thermische Anbindung des Prepackage-Moduls an einen Kühlkörper sein. Denn vorhandene Spalte werden zur Verbesserung der thermischen Wechselbelastbarkeit typischerweise vergossen (sogenanntes „underfill“). Die mit einer Verkippung einhergehenden inhomogenen Spaltbreiten sind für einen solchen Wirkungsprozess nachteilig.
  • Eine Durchbiegung der Leiterplatte eines Prepackage-Moduls führt darüber hinaus zu einer erhöhten mechanischen Belastung der eingebetteten elektrischen Bauteile.
  • Zur Vermeidung der genannten Probleme ist es bekannt, die Größe des Prepackage-Moduls zu limitieren oder die Verwölbung nach dem Prozess durch relativ dicke Ausgleichsmaterialien wie zum Beispiel Wärmeleitpads auf der Kühlseite auszugleichen. Diese Lösungen sind jedoch mit Nachteilen verbunden. Eine limitierte Größe der Prepackage-Modul verringert die Kontaktfläche an einen Kühlkörper (der typischerweise auf der der Trägerplatine abgewandten Rückseite des Prepackage-Moduls angeordnet ist) und führt damit zu einer Verschlechterung des thermischen Übergangs und einer Limitierung der Leistungsdichte des Systems. Die Verwendung von dicken Ausgleichsmaterialien verschlechtert ebenfalls den thermischen Übergang zum Kühlkörper und limitiert die Leistungsdichte des Systems.
  • Aus der US 2019/0206821 A1 ist es bekannt, Abstandhalter, die ein Verkippen eines Prepackage-Moduls verhindern, in die Lotverbindung zwischen dem Prepackage-Modul und einer angrenzenden Struktur zu integrieren.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Leiterplattenanordnung bereitzustellen, bei der die Gefahr einer Verkippung von Prepackage-Modulen während des Bestückungsprozesses reduziert ist.
  • Diese Aufgabe wird durch eine Leiterplattenanordnung mit den Merkmalen des Anspruchs 1 und ein Verfahren mit den Merkmalen des Anspruchs 15 gelöst. Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Danach betrachtet die Erfindung in einem ersten Erfindungsaspekt eine Leiterplattenanordnung, die ein elektrisches Bauteil, das für eine Oberflächenmontage ausgebildet ist, und eine Leiterplatte, auf deren Oberseite das Bauteil mittels Lotverbindungen oberflächenmontiert ist, aufweist. Es sind Abstandhalter vorgesehen, die beabstandet zu den Lotverbindungen zwischen dem Bauteil und der Leiterplatte angeordnet sind, wobei die Abstandhalter durch aufgeschmolzenes und anschließend erstarrtes Material gebildet und dazu vorgesehen und ausgebildet sind, einen gleichmäßigen Spalt zwischen dem Bauteil und der Leiterplatte bereitzustellen.
  • Die Erfindung beruht auf dem Gedanken, einer Verkippung und Durchbiegung und/oder einem Aufschwimmen eines für eine Oberflächenmontage vorgesehenen elektrischen Bauteils, bei dem es sich insbesondere um ein Prepackage-Modul handeln kann, dadurch entgegenzuwirken, dass Abstandhalter eingesetzt werden, die beabstandet zu den eigentlichen Lotverbindungen ausgebildet und durch geschmolzene und wieder erstarrte Materialanhäufungen gebildet sind. Durch die Ausbildung der Abstandhalter als zu den Lotverbindungen gesonderte Teile wird erreicht, dass die Abstandhalter von dem Prozess der elektrischen Kontaktierung nicht tangiert werden und während des Prozesses das elektrische Bauteil sicher auf der Leiterplatte abstützen und einen konstanten Abstand zwischen elektrischem Bauteil und Leiterplatte bzw. Trägerplatine gewährleisten. Durch die Ausbildung der Abstandhalter durch aufgeschmolzenes und wieder erstarrtes Material kann eine identische Größe und Formgebung der Abstandhalter in einfacher Weise erreicht werden. Dabei liegt die Erweichungstemperatur des Materials, das die Abstandhalter bildet, bevorzugt oberhalb der Erweichungstemperatur des für die Lotverbindungen verwendeten Lots, so dass die Abstandhalter im eigentlichen Lötprozess mechanisch stabil bleiben.
  • Die Erfindung erreicht somit eine Reduktion einer Verkippung von für eine Oberflächenmontage vorgesehenen elektrischen Bauteilen beim Lötprozess. Damit einher geht eine verbesserte Lebensdauer der durch die Abstandhalter mechanisch abgestützten Lotverbindungen. Eine Reduktion der Verkippung verbessert auch die thermische Anbindung einer Kühlfläche des elektrischen Bauteils an einen Kühlkörper, da dünne und gleichmäßige thermische Ausgleichsmaterialien eingesetzt werden können. Auch kommt die erfindungsgemäße Lösung ohne zusätzliche Komponenten wie zum Beispiel Lotrahmen aus, die verbaut werden müssten.
  • Es wird darauf hingewiesen, dass in der verwendeten Terminologie die Seite des elektrischen Bauteils, die für eine Oberflächenmontage vorgesehen und der Leiterplatte zugewandt ist, als Unterseite bezeichnet wird, unabhängig davon, wie die Leiterplatte und das elektrische Bauteil im dreidimensionalen Raum orientiert sind. Dementsprechend wird die dem elektrischen Bauteil zugewandte Seite der Leiterplatte als Oberseite der Leiterplatte bezeichnet.
  • Bei der Leiterplatte handelt es sich beispielsweise um eine Trägerplatine, die mit einer Mehrzahl von Prepackage-Modulen bestückt ist.
  • Eine Ausgestaltung der Erfindung sieht vor, dass das Material, aus dem die Abstandhalter gebildet sind, Hochtemperaturlot ist, das bei einer höheren Temperatur schmilzt als das Lot der Lotverbindungen. Dadurch ist sichergestellt, dass die Abstandhalter im eigentlichen Lötprozess stabil bleiben und sicher ihre Funktion, das elektrische Bauteil während des Lötprozesses auf der Leiterplatte bzw. Trägerplatine abzustützen, erfüllen können.
  • Dabei wird als Hochtemperaturlot jedes Lot bezeichnet, dass beim Lötprozess zur Bereitstellung der Lotverbindungen nicht schmilzt und mechanisch stabil bleibt. Lot besteht aus einer Legierung verschiedener Metalle. Typische Komponenten eines Lots können Kupfer, Bronze, Messing, Tombak, Neusilber, Silber, Gold, Hartblei, Zink, Aluminium und Eisen sein. Über die Metallzusammensetzung lässt sich die Schmelztemperatur einstellen. Dabei werden in der Elektronik für den eigentlichen Lötprozess üblicherweise sogenannten Weichlote eingesetzt, die eine Erweichungstemperaturen von unter 450 °C aufweisen. Im Sinne der vorliegenden Erfindung wird als Hochtemperaturlot ein Lot bezeichnet, das gegenüber dem Lot, das für die eigentliche Lotverbindung eingesetzt wird, eine höhere Erweichungstemperatur aufweist. Der Begriff „Hochtemperaturlot“ im Sinne der vorliegenden Erfindung ist somit ein relativer Begriff, der sich im Vergleich mit dem Lot der Lotverbindungen definiert. In Ausgestaltungen weist das verwendete Hochtemperaturlot eine Erweichungstemperatur von mehr als 260 °C auf.
  • Insbesondere kann vorgesehen sein, dass das aufgeschmolzene und anschließend erstarrte Material, das die Abstandhalter bildet, nach dem ersten Aufschmelzen bei einer Erweichungstemperatur im Bereich zwischen 260 °C und 500 °C, insbesondere im Bereich zwischen 260 °C und 300 °C aufschmilzt. Dabei wird auf ein Aufschmelzen nach dem ersten Aufschmelzen insofern abgestellt, als das erste Aufschmelzen bei einer niedrigeren Temperatur erfolgt als ein nachfolgendes Aufschmelzen, was auf dem Material typischerweise beigemengte Flussmittel zurückzuführen ist.
  • Eine weitere Ausgestaltung der Erfindung sieht vor, dass die Abstandhalter angrenzend an den Rand des elektrischen Bauteils angeordnet sind. Hierdurch wird einerseits eine bestmögliche Abstützung gegen ein Verkippen bereitgestellt. Zum anderen wird durch die Anordnung der Abstandhalter angrenzend an den Rand erreicht, dass sie den eigentlichen Lötprozess möglichst wenig stören.
  • Eine Ausgestaltung der Erfindung sieht vor, dass die Abstandhalter auf Lotpads angeordnet sind, die auf der Oberfläche von Leiterplatte und elektrischem Bauteil ausgebildet sind. Hierdurch wird eine definierte Grundlage und Anordnung der Abstandhalter auf der jeweiligen Komponente sichergestellt. Die Lotpads sind beispielsweise aus Kupfer mit einer Oberflächenmetallisierung aus einer Antioxidationsschicht, beispielsweise einer Gold-Nickellegierung gebildet. Die Lotpads und damit auch die Abstandhalter können auf einem elektrischen Potenzial liegen oder elektrisch isoliert sein.
  • Zur Bereitstellung identischer Abstandhalter, die insbesondere die gleiche Länge aufweisen, ist vorgesehen, dass die Abstandhalter durch die jeweils gleiche Menge an Material gebildet sind. Dabei ist es möglich, durch die Menge des verwendeten Materials die Größe und Länge der Abstandhalter einzustellen. Wenn beispielsweise im elektrischem Bauteil oder der Leiterplatte abschnittsweise ein Versatz realisiert ist, der bereichsweise zu einem vergrößerten Abstand zwischen Bauteil und Leiterplatte führt, so kann ein solcher Versatz durch Abstandhalter, die aus einer größeren Menge an Material gebildet sind, ausgeglichen werden.
  • Ein weiterer, mit der Erfindung verbundener Vorteil besteht darin, dass die Formgebung der Abstandhalter in identischer Weise beim Erstarren der Abstandhalter durch die Oberflächenspannung des für die Abstandhalter verwendeten Materials vorgegeben ist und sich automatisch einstellt. Dabei sieht eine Ausgestaltung vor, dass die Abstandhalter halbkugelförmig ausgebildet sind.
  • Eine Ausgestaltung der Erfindung sieht vor, dass die Abstandhalter auf dem elektrischen Bauteil aufgeschmolzen werden und anschließend erstarren. Alternativ kann vorgesehen sein, dass die Abstandhalter auf der Leiterplatte aufgeschmolzen werden und anschließend erstarren. Die Anbringung der Abstandhalter kann somit entweder auf dem elektrischen Bauteil oder auf der Leiterplatte erfolgen.
  • Wie bereits erwähnt, handelt es sich bei dem elektrischen Bauteil in einer Ausgestaltung um ein Prepackage-Modul mit einer eingebetteten elektronischen Komponente.
  • Die Erfindung betrifft in einem weiteren Erfindungsaspekt ein Verfahren zur Herstellung einer Leiterplattenanordnung. Das Verfahren umfasst die Schritte:
    • - Bereitstellen eines elektrischen Bauteils mit ersten elektrischen Kontakten auf einer Unterseite des Bauteils,
    • - Bereitstellen einer Leiterplatte mit zweiten elektrischen Kontakten auf einer Oberseite der Leiterplatte zur Kontaktierung der ersten elektrischen Kontakte des Bauteils,
    • - Aufbringen einer definierten Menge an Abstandhalter-Material auf die Unterseite des elektrischen Bauteils seitlich der ersten elektrischen Kontakte oder auf die Oberseite der Leiterplatte seitlich der zweiten elektrischen Kontakte,
    • - Aufschmelzen und Erstarren des Abstandhalter-Materials zu Abstandhaltern, und
    • - Oberflächenmontage des elektrischen Bauteils auf der Leiterplatte unter elektrischer Verbindung der ersten und zweiten elektrischen Kontakte durch das Setzen von Lotverbindungen, ohne dass das Material, das die Abstandhalter bildet, dabei wieder aufschmilzt.
  • Das erfindungsgemäße Verfahren sieht vor, dass das Abstandhalter-Material vor dem eigentlichen Lötprozess zur elektrischen Kontaktierung appliziert und aufgeschmolzen wird. Die durch das Abstandhalter-Material gebildeten Abstandhalter stützen das elektrische Bauteil während des nachfolgenden Lötprozesses auf der Leiterplatte ab.
  • Dabei kann wie bereits erläutert vorgesehen sein, dass als Abstandhalter-Material ein Hochtemperaturlot ist, das eine höhere Erweichungstemperatur als das Lot der Lotverbindungen aufweist und das während des Lötprozesses stabil ist.
  • Das Abstandhalter-Material wird in einer Ausgestaltung der Erfindung angrenzend an den Rand des elektrischen Bauteils aufgebracht, so dass die Abstandhalter möglichst beabstandet zu den eigentlichen Lotverbindungen angeordnet sind.
  • Eine Ausgestaltung des Verfahrens sieht vor, dass das elektrische Bauteil als Prepackage-Modul mit einer eingebetteten elektronischen Komponente ausgebildet ist, wobei eine Mehrzahl von Prepackage-Modulen im Nutzen in einem Gesamtpaneel hergestellt wird. Dabei wird das Abstandhalter-Material auf Punkte des Gesamtpaneels aufgebracht, bevor das Gesamtpaneel zu einzelnen Prepackage-Modulen vereinzelt wird. Dies ermöglicht eine besonders effektive Anbringung der Abstandhalter bereits auf dem Fertigungsnutzen.
  • Das Abstandhalter-Material kann grundsätzlich statt auf das Prepackage-Modul auf die Leiterplatte appliziert werden.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die Figuren der Zeichnung anhand mehrerer Ausführungsbeispiele näher erläutert. Es zeigen:
    • 1 ein Ausführungsbeispiel einer Leiterplattenanordnung mit Abstandhaltern, die durch aufgeschmolzenes und anschließend erstattetes Lot gebildet und zwischen einem Prepackage-Modul und einer Leiterplatte angeordnet sind;
    • 2 einen ersten Zwischenzustand bei der Herstellung einer Leiterplattenanordnung gemäß der 1;
    • 3 einen zweiten Zwischenzustand bei der Herstellung einer Leiterplattenanordnung gemäß der 1;
    • 4 den Endzustand bei der Herstellung einer Leiterplattenanordnung gemäß der 1;
    • 5 schematisch die Anbringung von Abstandhalter an einem Gesamtpaneel vor einer Vereinzelung des Gesamtpaneels zu einzelnen Prepackage-Modulen;
    • 6 eine Leiterplattenanordnung gemäß dem Stand der Technik; und
    • 7 ein Ablaufdiagramm mit Verfahrensschritten zur Herstellung einer Leiterplattenanordnung gemäß der 1.
  • Zum besseren Verständnis des Hintergrunds der vorliegenden Erfindung wird zunächst eine Leiterplattenanordnung gemäß dem Stand der Technik anhand der 6 erläutert.
  • Die Leiterplattenanordnung der 6 umfasst ein Prepackage-Modul 1, das über Lotverbindungen 3 auf einer Leiterplatte 2 oberflächenmontiert ist. Das Prepackage-Modul 1 besitzt eine Unterseite 11 und eine Oberseite 12, wobei die Unterseite 11 der Leiterplatte 2 zugewandt ist. An der Unterseite 11 sind eine Mehrzahl von ersten elektrischen Kontakten 14 ausgebildet.
  • Das Prepackage-Modul 1 umfasst mindestens eine elektrische Komponente 15, die über die elektrischen Kontakte 14 kontaktiert wird. Die elektrische Komponente 15 kann grundsätzlich eine beliebige, für eine Oberflächenmontage vorgesehene elektrische Komponente sein. Beispielsweise handelt es sich um einen integrierten Schaltkreis (Chip), passive elektrische Elemente oder eine Leistungselektronikbaugruppe wie beispielsweise einen Umrichter oder Wechselrichter.
  • An der Oberseite 12 des Prepackage-Moduls kann ein nicht dargestellter Kühlkörper angeordnet sein.
  • Die Leiterplatte 2 ist beispielsweise eine Trägerplatine, auf der eine Vielzahl von Modulen angeordnet sind. Die Leiterplatte 2 besitzt eine Oberseite 21 und eine Unterseite 22. An der Oberseite 21 sind eine Mehrzahl von zweiten elektrischen Kontakten 24 ausgebildet. Bei einer Oberflächenmontage treten die ersten elektrischen Kontakte 14 des Prepackage-Moduls 1 in elektrischen Kontakt mit den zweiten elektrischen Kontakten 24 der Leiterplatte 2. Dies erfolgt in einem Lötprozess, in dem Lotverbindungen 3 gesetzt werden.
  • Bei einer solchen Oberflächenmontage besteht die Gefahr, dass es während des Prozesses zu einem Verbiegen und/oder Verkippen des Prepackage-Moduls 1 kommt. Dies hängt mit den mechanischen Kräften zusammen, die während des Lötprozesses auf das Prepackage-Modul wirken. Eine solche Verkippung führt dazu, dass der Spalt 5 zwischen der Unterseite 11 des Prepackage-Moduls 1 und der Oberseite 21 der Leiterplatte 2 eine inhomogene Spaltbreite aufweist. Dies bereitet Schwierigkeiten, eine Unterfüllung („underfill“) zwischen dem Prepackage-Modul und der Leiterplatte 1 auszubilden. Darüber hinaus führt eine Verkippung des Prepackage-Moduls 1 dazu, dass auch ein ungleichmäßiger Spalt zu einem an der Oberseite 12 angrenzenden Kühlkörper besteht, so dass eine nicht optimale thermische Anbindung des Kühlkörpers 1 und der Leiterplatte 2 an einen Kühlkörper vorliegt.
  • Die 1 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Leiterplattenanordnung. Der grundsätzliche Aufbau ist der gleiche wie in Bezug auf die 6 beschrieben, so dass auf die diesbezüglichen Ausführungen Bezug genommen wird. Anders als bei der Leiterplattenanordnung der 6 sind zusätzlich Abstandhalter 4 vorgesehen, die sich zwischen der Unterseite 11 des Prepackage-Moduls 1 und der Oberseite 21 der Leiterplatte 2 erstrecken und sicherstellen, dass der Spalt 5 zwischen dem Prepackage-Modul 1 und der Leiterplatte 2 gleichmäßig ausgebildet ist. Wie sich aus den 2 bis 5 ergibt, sind dabei eine Vielzahl von Abstandshaltern 6 im Randbereich und an den Ecken des Prepackage-Moduls 1 ausgebildet, so dass eine Verkippung des Prepackage-Moduls durch die Abstandhalter 4 vermieden oder zumindest deutlich reduziert werden kann.
  • Die Abstandhalter 4 sind horizontal beabstandet zu den Lotverbindungen 3 angeordnet, d.h. sie sind in der Ebene der Unterseite 11 des Prepackage-Moduls 1 gegenüber den Lotverbindungen 3 versetzt. Bei den Abstandhaltern 4 handelt es sich somit um gegenüber den Lotverbindungen 3 gesonderte Elemente.
  • Die Abstandhalter 4 bestehen aus einem Lot, das als Abstandhalter-Lot bezeichnet wird. Das Abstandhalter-Lot ist aufgeschmolzen worden und anschließend wieder erstarrt. Die Abstandhalter 4 sind dabei jeweils durch die gleiche Lotmenge gebildet bzw. weisen das gleiche Lotvolumen auf. Die Form der Abstandhalter 4 ergibt sich automatisch durch die Oberflächenspannung des Abstandhalter-Lots. Gemäß der 1 bildet das Abstandhalter-Lot nach seiner Erstarrung im Wesentlichen eine Halbkugelform auf.
  • Die Abstandhalter 4 sind auf definierten Lotpads 6 appliziert, die angrenzend an den Rand 13 des Prepackage-Moduls 1 angeordnet sind. Die Lotpads 6 bestehen beispielsweise aus Kupfer, das mit einer Oberflächenmetallisierung aus einer Antioxidationsschicht versehen ist. Die Lotpads 6 können elektrisch isoliert ausgebildet sein.
  • Die Abstandhalter 4 sind somit im dargestellten Ausführungsbeispiel auf Lotpads 6 an der Unterseite 11 des Prepackage-Moduls 1 angebracht worden. Sie stützen sich an ihrem der Leiterplatte zugewandten Ende 41 an der Oberseite 21 der Leiterplatte bzw. den darauf angeordneten Kontakten 24 ab. Es wird jedoch darauf hingewiesen, dass die Abstandhalter 4 statt an der Unterseite des Prepackage-Moduls 1 auch an der Oberseite der Leiterplatte 2 ausgebildet sein könnten. Für diesen Fall wären die Lotpads 6 auf der Oberseite der Leiterplatte 2 angeordnet. Die durch die Abstandhalter 4 bereitgestellte Funktion ist bei dieser Abwandlung die gleiche.
  • Das verwendete Abstandhalter-Lot ist ein Hochtemperaturlot, das eine höhere Schmelztemperatur aufweist als das für die Lotverbindungen 3 verwendete Lot. Abhängig von dem verwendeten Weichlot für die Lotverbindungen 3 wird ein Hochtemperaturlot als Abstandhalter-Lot gewählt, das z.B. ein Weichlot mit einer höheren Schmelztemperatur oder ein Hartlot sein kann. Beispielsweise liegt die Schmelztemperatur des Hochtemperaturlots oberhalb von 260 °C, so dass das Hochtemperaturlot bis mindestens 260 °C mechanisch stabil ist.
  • In Ausführungsbeispielen wird als Hochtemperaturlot für die Abstandhalter 4 das Hochtemperaturlot Heraeus Microbond DA5118 oder das Hochtemperaturlot Indium NC-AMQ 75 verwendet.
  • Im Herstellungsprozess werden die Abstandhalter 4 zeitlich vor den Lotverbindungen 3 hergestellt. Durch die höhere Schmelztemperatur des Abstandhalter-Lots bleiben die Abstandhalter 4 im Lötprozess zur elektrischen Kontaktierung der Kontakte 14, 24 mechanisch stabil und stützen das Prepackage-Modul 1 während des Lötprozesses auf der Leiterplatte 2 ab.
  • Die 2 bis 4 zeigen einzelne Stadien bei der Herstellung einer Leiterplattenanordnung gemäß der 1. Die 2 zeigt in ihrer oberen Darstellung eine Draufsicht auf die Unterseite 11 eines Prepackage-Moduls 1. Auf der Unterseite 11 sind erste elektrische Kontakte 14 des Prepackage-Moduls 1 ausgebildet. Weiter umfasst die Unterseite 11 eine Mehrzahl von Lotpads 6, die in Abstand zueinander an den Seitenkanten 13 und in den Ecken des rechteckig ausgebildeten Prepackage-Moduls 1 angeordnet sind.
  • Die untere Darstellung der 2 zeigt die entsprechenden elektrischen Kontakte 14 und Lotpads 6 in einer Schnittansicht, in der auch die elektrische Komponente 15 zu erkennen ist.
  • Die 3 stellt das Herstellungsstadium dar, in dem auf die Lotpads 6 jeweils ein Abstandhalter-Lot aufgebracht wird. Das Abstandhalter-Lot wird aufgeschmolzen und erstarrt anschließend zu den Abstandhaltern 4. Das Aufschmelzen des Abstandhalter-Lots kann bei der Applikation des Abstandhalter-Lots erfolgen, d. h. dieses wird im bereits flüssigen Zustand appliziert, oder dass Abstandhalter-Lot wird in festem Zustand appliziert und in einem nachfolgenden Schritt aufgeschmolzen. Die Abkühlung des aufgeschmolzenen Abstandhalter-Lots erfolgt automatisch aufgrund der niedrigeren Raumtemperatur. In Ausführungsvarianten kann zusätzlich eine gezielte Kühlung des aufgeschmolzenen Abstandhalter-Lots erfolgen.
  • Die 4 zeigt den fertigen Zustand gemäß der 1. Zunächst wird die Leiterplatte 2 mit dem Prepackage-Modul 1 bestückt. Anschließend erfolgt der Lötprozess. Dabei werden die Lotverbindungen 3 zur elektrischen Kontaktierung der jeweiligen elektrischen Kontakte 14, 24 bereitgestellt. Der Lötprozess erfolgt erst, wenn das Abstandhalter-Lot zu den Abstandhaltern 4 erstarrt ist.
  • Die 5 zeigt eine Ausführungsvariante, bei der das Abstandhalter-Lot auf ein Gesamtpaneel 100 aufgebracht wird, dass anschließend zu einzelnen Prepackage-Modulen vereinzelt wird. Hierdurch kann in besonders effektiver und kostengünstiger Weise in einem Arbeitsprozess das Abstandhalter-Lot für eine Vielzahl von Prepackage-Modulen bereitgestellt werden.
  • Die 7 stellt die Schritte zur Herstellung einer erfindungsgemäßen Leiterplattenanordnung dar. Gemäß Schritt 701 wird zunächst ein elektrisches Bauteil mit ersten elektrischen Kontakten auf einer Unterseite des Bauteils bereitgestellt. Bei dem elektrischen Bauteil handelt es sich insbesondere um ein Prepackage-Modul. Gemäß Schritt 702 wird eine Leiterplatte mit zweiten elektrischen Kontakten auf einer Oberseite der Leiterplatte bereitgestellt, wobei die zweiten elektrischen Kontakt zur Kontaktierung der ersten elektrischen Kontakten des elektrischen Bauteils dienen. Bei der Leiterplatte handelt es sich insbesondere um eine Trägerplatine.
  • Es wird gemäß Schritt 703 eine definierte Menge eines Abstandhalter-Lots seitlich der ersten elektrischen Kontakte auf die Unterseite des elektrischen Bauteils oder seitlich der zweiten elektrischen Kontakte auf die Oberseite der Leiterplatte appliziert. Dabei wird in Ausgestaltungen ein Hochtemperaturlot in einem Randbereich des Prepackage-Moduls auf ein Lotpad appliziert.
  • Das aufgebrachte Abstandhalter-Lot wird gemäß Schritt 704 aufgeschmolzen und erstarrt anschließend zu Abstandhaltern. Anschließend erfolgt in Schritt 705 eine Oberflächenmontage des elektrischen Bauteils auf die Leiterplatte. Dabei werden die ersten und zweiten elektrischen Kontakten in einem Lötprozess durch das Setzen von Lotverbindungen miteinander verbunden. Dies erfolgt, ohne dass das Lot, dass die Abstandhalter bildet, dabei wieder aufschmilzt, so dass die Abstandhalter einem Verkippen und einem Aufschwimmen des elektrischen Bauteils beim Lötprozess entgegenwirken.
  • Die Erfindung wurde beispielhaft an Abstandhaltern erläutert, die durch ein aufgeschmolzenes und anschließend erstarrtes Hochtemperaturlot gebildet sind. Die Abstandhalter können jedoch grundsätzlich durch jedes Material gebildet sein, das eine Erweichungstemperatur aufweist, die oberhalb der Erweichungstemperatur des für die Lotverbindungen verwendeten Lots liegt.
  • Es versteht sich, dass die Erfindung nicht auf die oben beschriebenen Ausführungsformen beschränkt ist und verschiedene Modifikationen und Verbesserungen vorgenommen werden können, ohne von den hier beschriebenen Konzepten abzuweichen. Weiter wird darauf hingewiesen, dass beliebige der beschriebenen Merkmale separat oder in Kombination mit beliebigen anderen Merkmalen eingesetzt werden können, sofern sie sich nicht gegenseitig ausschließen. Die Offenbarung dehnt sich auf alle Kombinationen und Unterkombinationen eines oder mehrerer Merkmale aus, die hier beschrieben werden und umfasst diese. Sofern Bereiche definiert sind, so umfassen diese sämtliche Werte innerhalb dieser Bereiche sowie sämtliche Teilbereiche, die in einen Bereich fallen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2019/0206821 A1 [0006]

Claims (20)

  1. Leiterplattenanordnung, die aufweist: - ein elektrisches Bauteil (1), das für eine Oberflächenmontage ausgebildet ist, und - eine Leiterplatte (2), auf deren Oberseite (21) das Bauteil (1) mittels Lotverbindungen (3) oberflächenmontiert ist, gekennzeichnet durch Abstandhalter (4), die beabstandet zu den Lotverbindungen (3) zwischen dem Bauteil (1) und der Leiterplatte (2) angeordnet sind, wobei die Abstandhalter (4) durch aufgeschmolzenes und anschließend erstarrtes Material gebildet und dazu vorgesehen und ausgebildet sind, einen gleichmäßigen Spalt (5) zwischen dem Bauteil (1) und der Leiterplatte (2) bereitzustellen.
  2. Leiterplattenanordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Material, aus dem die Abstandhalter (4) gebildet sind, Hochtemperaturlot ist, das bei einer höheren Temperatur schmilzt als das Lot der Lotverbindungen (3).
  3. Leiterplattenanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Abstandhalter (4) angrenzend an den Rand (13) des elektrischen Bauteils angeordnet sind.
  4. Leiterplattenanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Abstandhalter (4) auf Lotpads (6) angeordnet sind, die auf der Oberfläche (11, 21) von Leiterplatte (2) oder elektrischem Bauteil (1) ausgebildet sind.
  5. Leiterplattenanordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Lotpads (6) aus Kupfer mit einer Oberflächenmetallisierung aus einer Antioxidationsschicht gebildet sind.
  6. Leiterplattenanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass die Lotpads (6) elektrisch isoliert sind.
  7. Leiterplattenanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Abstandhalter (4) durch die jeweils gleiche Menge an Material gebildet sind.
  8. Leiterplattenanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Abstandhalter (4) halbkugelförmig ausgebildet sind.
  9. Leiterplattenanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Abstandhalter (4) alle die gleiche Länge aufweisen.
  10. Leiterplattenanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Abstandhalter (4) auf dem elektrischen Bauteil (1) aufgeschmolzen worden und anschließend erstarrt sind.
  11. Leiterplattenanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Abstandhalter (4) auf der Leiterplatte (2) aufgeschmolzen worden und anschließend erstarrt sind.
  12. Leiterplattenanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das elektrische Bauteil (1) als Prepackage-Modul mit einer eingebetteten elektronischen Komponente (15) ausgebildet ist.
  13. Leiterplattenanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das aufgeschmolzene und anschließend erstarrte Material, das die Abstandhalter bildet, nach dem ersten Aufschmelzen bei einer Temperatur höher als 260 °C aufschmilzt.
  14. Leiterplattenanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das aufgeschmolzene und anschließend erstarrte Material, das die Abstandhalter bildet, nach dem ersten Aufschmelzen bei einer Temperatur im Bereich zwischen 260 °C und 500 °C, insbesondere im Bereich zwischen 260 °C und 300 °C aufschmilzt.
  15. Verfahren zur Herstellung einer Leiterplattenanordnung nach Anspruch 1 mit den Schritten: - Bereitstellen (701) eines elektrischen Bauteils (1) mit ersten elektrischen Kontakten (14) auf einer Unterseite (11) des Bauteils (1), - Bereitstellen (702) einer Leiterplatte (2) mit zweiten elektrischen Kontakten (24) auf einer Oberseite (21) der Leiterplatte (2) zur Kontaktierung der ersten elektrischen Kontakte (14) des elektrischen Bauteils (1), - Aufbringen (703) einer definierten Menge an Abstandhalter-Material auf die Unterseite (11) des elektrischen Bauteils (1) seitlich der ersten elektrischen Kontakte (14) oder auf die Oberseite (21) der Leiterplatte (2) seitlich der zweiten elektrischen Kontakte (24), - Aufschmelzen und Erstarren (704) des Abstandhalter-Materials zu Abstandhaltern (4), - Oberflächenmontage (705) des elektrischen Bauteils (1) auf der Leiterplatte (2) unter elektrischer Verbindung der ersten und zweiten elektrischen Kontakte (14, 24) durch das Setzen von Lötverbindungen (3), ohne dass das Material, das die Abstandhalter (4) bildet, dabei wieder aufschmilzt.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass als Abstandhalter-Material Hochtemperaturlot aufgeschmolzen wird.
  17. Verfahren nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass das Abstandhalter-Material angrenzend an den Rand (13) des elektrischen Bauteils (1) aufgebracht wird.
  18. Verfahren nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass das elektrische Bauteil (1) als Prepackage-Modul mit einer eingebetteten elektronischen Komponente (15) ausgebildet ist, wobei eine Mehrzahl von Prepackage-Modulen im Nutzen in einem Gesamtpaneel (100) hergestellt wird, das Abstandhalter-Material auf Punkte des Gesamtpaneels (100) aufgebracht und anschließend das Gesamtpaneel (100) zu einzelnen Prepackage-Modulen vereinzelt wird.
  19. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass das Abstandhalter-Material auf die Unterseite (11) des elektrischen Bauteils (1) aufgebracht wird.
  20. Verfahren nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass das Abstandhalter-Material auf die Oberseite (21) der Leiterplatte (2) aufgebracht wird.
DE102021131099.7A 2021-11-26 2021-11-26 Leiterplattenanordnung Pending DE102021131099A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102021131099.7A DE102021131099A1 (de) 2021-11-26 2021-11-26 Leiterplattenanordnung
PCT/EP2022/082060 WO2023094229A1 (de) 2021-11-26 2022-11-16 Leiterplattenanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021131099.7A DE102021131099A1 (de) 2021-11-26 2021-11-26 Leiterplattenanordnung

Publications (1)

Publication Number Publication Date
DE102021131099A1 true DE102021131099A1 (de) 2023-06-01

Family

ID=84387853

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021131099.7A Pending DE102021131099A1 (de) 2021-11-26 2021-11-26 Leiterplattenanordnung

Country Status (2)

Country Link
DE (1) DE102021131099A1 (de)
WO (1) WO2023094229A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7506794B1 (en) 2008-07-02 2009-03-24 International Business Machines Corporation High-temperature alloy standoffs for injection molding of solder
US20090085227A1 (en) 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
DE102011000866A1 (de) 2011-02-22 2012-08-23 Friedrich-Alexander-Universität Erlangen-Nürnberg Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung
US20190206821A1 (en) 2017-12-29 2019-07-04 Intel Corporation Substrate assembly with spacer element

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4126913A1 (de) * 1991-08-14 1993-02-18 Siemens Ag Verfahren zum beloten und montieren von leiterplatten mit bauelementen
JPH07335694A (ja) * 1994-06-15 1995-12-22 Shimadzu Corp 電子デバイス
JPH0945807A (ja) * 1995-08-03 1997-02-14 Sony Corp 半導体装置
TWI581376B (zh) * 2014-09-17 2017-05-01 矽品精密工業股份有限公司 封裝結構及其製法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085227A1 (en) 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
US7506794B1 (en) 2008-07-02 2009-03-24 International Business Machines Corporation High-temperature alloy standoffs for injection molding of solder
DE102011000866A1 (de) 2011-02-22 2012-08-23 Friedrich-Alexander-Universität Erlangen-Nürnberg Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung
US20190206821A1 (en) 2017-12-29 2019-07-04 Intel Corporation Substrate assembly with spacer element

Also Published As

Publication number Publication date
WO2023094229A1 (de) 2023-06-01

Similar Documents

Publication Publication Date Title
DE102005008491B4 (de) Leistungs-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10066446B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit zwei Abstrahlungsbauteilen
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE69535629T2 (de) Montage von elektronischen komponenten auf einer leiterplatte
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102017209770A1 (de) Leistungsmodul mit doppelseitiger Kühlung
DE19634202C2 (de) Halbleitervorrichtung
DE102006002452A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102009042600A1 (de) Leistungshalbleitermodul und Herstellungsverfahren für dieses
DE3511722A1 (de) Elektromechanische baugruppe fuer integrierte schaltkreismatrizen
DE102018121403A1 (de) Verfahren zur Herstellung einer stabilisierten Platine
DE102012211424A1 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE60319939T2 (de) Verfahren zum Fliess-Glätten leitender Anschlüsse
DE102008011631A1 (de) Elektronische Einrichtung und Montageverfahren für Elektronische Komponenten
EP2361001A1 (de) Lötmaske für Wellenlötverfahren und Verfahren zum Selektivlöten einzelner Bauteile einer Leiterplatte in einem Wellenlöt-Automaten
DE102017207727B4 (de) Halbleiteranordnung
DE112010005383B4 (de) Halbleitervorrichtung
DE102014115588A1 (de) Sicherungseinrichtung und Verfahren zum Herstellen einer Sicherungseinrichtung
AT516724B1 (de) Herstellen einer schaltungsanordnung mit thermischen durchkontaktierungen
EP2543240A1 (de) Elektrische kontaktanordnung
DE112020002865T5 (de) Halbleitermodul-herstellungsverfahren, herstellungsverfahren für ein elektronisches gerät, halbleitermodul und elektronisches gerät
DE102021131099A1 (de) Leiterplattenanordnung
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE112017002029T5 (de) Leiterplatte, Schaltungsanordnung und Herstellungsverfahren für eine Leiterplatte
EP4214748A1 (de) Vorrichtung mit bauelement und angekoppeltem kühlkörper

Legal Events

Date Code Title Description
R163 Identified publications notified