JP2016018880A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法 Download PDF

Info

Publication number
JP2016018880A
JP2016018880A JP2014140402A JP2014140402A JP2016018880A JP 2016018880 A JP2016018880 A JP 2016018880A JP 2014140402 A JP2014140402 A JP 2014140402A JP 2014140402 A JP2014140402 A JP 2014140402A JP 2016018880 A JP2016018880 A JP 2016018880A
Authority
JP
Japan
Prior art keywords
temperature
resin layer
semiconductor device
solder
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014140402A
Other languages
English (en)
Inventor
岡本　圭史郎
Keishiro Okamoto
圭史郎 岡本
赤松　俊也
Toshiya Akamatsu
俊也 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014140402A priority Critical patent/JP2016018880A/ja
Publication of JP2016018880A publication Critical patent/JP2016018880A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】信頼性を改善した半導体装置の実装方法を提供する。
【解決手段】半導体装置の実装方法は、半導体装置の実装面の第１電極と第１はんだ層との側面に第１樹脂層を形成する工程と、第１温度で第１硬化剤を硬化させる成分を含む第２樹脂層で、第１樹脂層及び第１はんだ層を被覆する工程と、回路基板の第２電極と第２はんだ層との側面に第１硬化剤を含む第３樹脂層を形成する工程と、第１硬化剤を硬化させる成分を含む第４樹脂層で、第３樹脂層と第２はんだ層を被覆する工程と、半導体装置と回路基板の間に導電フィラーを含むアンダーフィル材を配置した状態で、第１及び第２はんだ層が溶融する第２温度に昇温して接合する工程と、第２及び第４樹脂層が硬化する第３温度に昇温して接合する工程と、アンダーフィル材が硬化する第４温度に昇温して硬化させる工程とを含む。
【選択図】図１

Description

本発明は、半導体装置の実装方法に関する。
従来より、熱硬化性樹脂からなる媒体と、前記媒体中に分散保持された複数のはんだ粒と、前記はんだ粒中に保持されたフラックスとを具備する異方性導電材料を用いて第１の電極が複数個形成された基板に前記第１の電極に対応する第２の電極が形成されたベアチップが接続されてなる半導体実装装置の製造方法がある。
前記製造方法は、前記媒体を前記基板の前記第１の電極が形成されている面に被着させる異方性導電材料被着工程と、前記異方性導電材料被着工程後に前記第１の電極に対して前記第２の電極を前記異方性導電材料を介して当接させる位置決め工程とを含む。
前記製造方法は、さらに、前記位置決め工程後に少なくとも前記第１の電極に対する前記第２の電極が当接する部位を前記はんだ粒が溶融する温度にまで加熱して前記第１の電極と前記第２の電極とをはんだ付けするはんだ付け工程と、前記はんだ付け工程における加熱により前記媒体を熱硬化させ前記ベアチップと前記基板との間隙を封止する樹脂封止工程とを含む（例えば、特許文献１参照）。
特開平１１−１８６３３４号公報
ところで、従来の製造方法では、前記ベアチップと前記基板との間隙を封止する熱硬化性樹脂は、第１の電極と第２の電極とが接続されて形成される電極を直接的に覆っているため、隣接する電極同士の間がはんだ粒によって短絡するおそれがある。
このように、従来の製造方法では、隣接する電極同士の短絡により、半導体実装装置の信頼性が低下するおそれがある。
そこで、信頼性を改善した半導体装置の実装方法を提供することを目的とする。
本発明の実施の形態の半導体装置の実装方法は、半導体装置の実装面に形成される第１電極と、前記第１電極に積層される第１はんだ層との側面に、第１硬化剤を含む第１樹脂層を形成する工程と、第１温度において、前記第１温度で前記第１硬化剤を硬化又は半硬化させる成分を含む第２樹脂層で、前記第１樹脂層及び前記第１はんだ層を被覆する工程と、回路基板の表面に形成される第２電極と、前記第２電極に積層される第２はんだ層との側面に前記第１硬化剤を含む第３樹脂層を形成する工程と、前記第１温度において、前記第１硬化剤を硬化又は半硬化させる前記成分を含む第４樹脂層で、前記第３樹脂層及び前記第２はんだ層を被覆する工程と、前記半導体装置の前記実装面と、前記回路基板の前記表面とを対向させて、前記実装面と前記表面との間に導電フィラーを含むアンダーフィル材を配置した状態で、前記半導体装置及び前記回路基板を、前記第１はんだ層及び前記第２はんだ層が溶融する第２温度に昇温することにより、前記第１はんだ層と前記第２はんだ層とを接合する工程と、前記半導体装置及び前記回路基板を、前記第２温度から前記第２樹脂層及び前記第４樹脂層が硬化する第３温度に昇温することにより、前記第２樹脂層と前記第４樹脂層とを接合する工程と、前記半導体装置及び前記回路基板を、前記第３温度から前記アンダーフィル材が硬化する第４温度に昇温することにより、前記アンダーフィル材を硬化させる工程とを含む。
信頼性を改善した半導体装置の実装方法を提供することができる。
実施の形態の半導体装置１０の実装構造１００を示す図である。明する。 実施の形態の半導体装置１０の実装工程を示す図である。 実施の形態の半導体装置１０の実装工程を示す図である。 比較例１、２による半導体装置の実装構造を示す図である。
以下、本発明の半導体装置の実装方法を適用した実施の形態について説明する。
＜実施の形態＞
図１は、実施の形態の半導体装置１０の実装構造１００を示す図である。
半導体装置１０は、例えば、半導体製造技術によってシリコン基板に所定の回路が形成された製品であり、典型的にはＣＰＵ(Central Processing Unit：中央演算処理装置)チップ又はメモリ等である。半導体装置１０は、実装面１０Ａにバンプ１１０Ａが形成されており、回路基板２０の表面２０Ａにフリップチップ実装されている。
回路基板２０は、例えば、ＦＲ−４(Flame Retardant type 4)規格のガラスエポキシ樹脂製の基板であり、表面２０Ａに形成されるバンプ１１０Ｂを含む。
バンプ１１０Ａ、１１０Ｂは、例えば、銅ポストの表面をニッケル層と金層で被覆したものを用いることができる。銅ポストは、例えば、電解めっきなどによるめっき法で形成すればよく、ニッケル層と金層は、電解めっき、または、無電解めっき処理で形成すればよい。 バンプ１１０Ａは、半導体装置１０の回路等に接続されており、バンプ１１０Ｂは、回路基板２０の配線等に接続されている。バンプ１１０Ａと１１０Ｂは、半導体装置１０の回路等と回路基板２０の配線等との電気的な接続を確保するために設けられており、はんだ層１２０を介して接続される。
はんだ層１２０は、バンプ１１０Ａと１１０Ｂのそれぞれの表面に形成したはんだ層同士が接合されたものである。バンプ１１０Ａと１１０Ｂのそれぞれの表面に形成されるはんだ層としては、例えば、錫ビスマス(SnBi)系のはんだ層を用いることができる。
バンプ１１０Ａと１１０Ｂの側面は、それぞれ、樹脂層１３０Ａ、１３０Ｂで覆われている。はんだ層１２０の側面と、樹脂層１３０Ａ、１３０Ｂの外周面とは、樹脂層１４０で覆われている。樹脂層１４０の外周面は、アンダーフィル材１５０で覆われている。
樹脂層１３０Ａ、１３０Ｂと樹脂層１４０とは、互いに異なる処理温度において熱硬化される。樹脂層１３０Ａ、１３０Ｂと樹脂層１４０との材料及び処理温度については、後述する。
アンダーフィル材１５０は、導電フィラー１５０Ａを含み、半導体装置１０と回路基板２０との間に充填されている。アンダーフィル材１５０は、半導体装置１０を回路基板２０に対して固定するために設けられている。
アンダーフィル材１５０としては、主剤、硬化剤、及び導電粒子を含む異方導電性接着剤を用いることができる。ここでは、アンダーフィル材１５０がペースト状のものとして説明するが、アンダーフィル材１５０はフィルム状であってもよい。
ここで、アンダーフィル材１５０として異方導電性接着剤を用いるのは、次のような理由による。
半導体装置１０の小型化及び薄型化が進むにつれて、半導体装置１０及び回路基板２０の間隙と、隣接するバンプ１１０Ａ、１１０Ｂ同士の間隙とが小さくなると、はんだ層１２０Ａと１２０Ｂを接続した後にフラックスを除去する工程は煩雑となる。また、フリップチップ接続後にアンダーフィル材を流入させることは難しくなる。
このため、樹脂中に導電フィラー１５０Ａを均一に分散させ、半導体装置１０と回路基板２０の間に導電フィラー１５０Ａを介在させた状態で熱圧着することにより、電気的接続を行うと同時に隣接するバンプ１１０Ａ、１１０Ｂ同士の絶縁性を確保するために、アンダーフィル材１５０として異方導電性接着剤を用いる。
アンダーフィル材１５０の主剤としては、例えば、エポキシ樹脂を用いることができる。また、アンダーフィル材１５０の硬化剤としては、例えば、ジシアンジアミド、フェノールノボラック、又は、イミダゾールを用いることができる。また、これらの硬化剤は、例えば、アミン、ポリアミン、ヒドラジン、酸無水物、オニウム塩、ポリチオール、フェノール、又は、ケチミン等の硬化剤と併用してもよい。
導電粒子（導電フィラー１５０Ａ）としては、例えば、銀(Ag)、金(Au)、ニッケル(Ni)、銅(Cu)、プラチナ(Pt)、パラジウム(Pd)、又はそれらを含む合金、または、錫(Sn)等の金属粉末を用いることができる。また、導電粒子として、ITO(Indium Tin Oxide:酸化インジウム錫)、又は、はんだ用の金属の粉末を用いてもよい。はんだ用の金属としては、錫(Sn)又はビスマス(Bi)等を含むものを用いることができる。なお、これらを２種以上を組み合わせて用いてもよい。
また、導電粒子としては、無機物あるいは有機物のコア粒子の表面に、導電材料を被覆したものを用いてもよい。コア粒子となる基材粒子の形状は、特に制限されず、真球状、粒状、塊状、破砕状、多孔質状、凝集状、フレーク状、スパイク状、フィラメント状、ファイバー状、ウイスカー状の形状のものを用途に応じて用いればよい。なお、電気伝導度のバラツキを小さくするためには、できるだけ粒径の揃った真球状の粉末を使用することが良い。
また、導電粒子の表面に、絶縁性樹脂を被覆したものを用いてもよい。絶縁性樹脂としては、ポリエチレン、アクリロニトリル、スチレン、ポリブタジエン、エチルセルロース、ポリエステル、ポリアミド、ポリウレタン、天然ゴム、シリコン系ゴム、又は、ポリクロロプレン等の合成ゴム類、又は、ポリビニルエーテル等を用いることができる。
導電粒子の表面を絶縁性樹脂で被覆する方法としては、例えば、有機溶媒又は分散剤による化学変化を利用した湿式方式、又は、機械的なエネルギーを与えることによる物理化学的変化を利用した乾式方式がある。具体的には、例えば、噴霧法、高速撹拌法、スプレードライヤー法等がある。
また、異方導電性接着剤の熱膨張率を半導体装置１０の基板の熱膨張率に近づけることにより、応力低減を図ってもよい。例えば、半導体装置１０がシリコン基板を含む場合には、シリカ（SiO2）又はアルミナ（Al2O3）等の非導電性の無機粒子を添加してもよい。また、ガラス粒子、又は、その他種々のセラミックス粒子、あるいは、FRP（繊維強化プラスチック）粒子を用いてもよい。
以上のような構成において、半導体装置１０の実装構造１００は、バンプ１１０Ａ、１１０Ｂ、はんだ層１２０、樹脂層１３０Ａ、１３０Ｂ、樹脂層１４０、及びアンダーフィル材１５０によって構築される。
なお、説明の便宜上、図１には、それぞれ２つのバンプ１１０Ａ、１１０Ｂを示すが、実際には、さらに多くのバンプ１１０Ａ、１１０Ｂが設けられる。一例として、半導体装置１０の平面視でのサイズが１０ｍｍ×１０ｍｍで、回路基板２０の平面視でのサイズが２０ｍｍ×２０ｍｍである場合に、バンプ１１０Ａ、１１０Ｂは、それぞれ約１０００個設けられる。このように、バンプ１１０Ａ、１１０Ｂは、それぞれ、半導体装置１０の実装面１０Ａと、回路基板２０の表面２０Ａとに非常に高い密度で（ファインピッチで）実装されている。
次に、図２及び図３を用いて、実施の形態の半導体装置１０の実装方法について説明する。
図２及び図３は、実施の形態の半導体装置１０の実装工程を示す図である。
ここで、バンプ１１０Ａ及び１１０Ｂは同様の構成を有し、樹脂層１３０Ａ及び１３０Ｂは同様の構成を有し、半導体装置１０を回路基板２０にフリップチップ実装する前においては、半導体装置１０と回路基板２０に対して同様の処理を行う。
このため、フリップチップ実装を行う前までの工程については、半導体装置１０についての処理について主体的に説明する。
まず、図２（Ａ）に示すように、実装面１０Ａにバンプ１１０Ａとはんだ層１２０Ａとが形成された半導体装置１０を用意する。はんだ層１２０Ａは、錫ビスマス(SnBi)系のはんだ層であり、バンプ１１０Ａの表面に形成されている。
そして、図２（Ａ）に示すように、実装面１０Ａとバンプ１１０Ａ及びはんだ層１２０Ａの上に樹脂層１３０Ａ１を形成する。
樹脂層１３０Ａ１は、後述する温度Ｔ１で樹脂層１４０Ａ１と反応することによって熱硬化する機能を有する硬化剤を含む樹脂層であればよく、例えば、脂肪族アミン、芳香族アミン、ポリアミノアミド、ポリチオール、ケチミン等を用いることができる。この場合に、樹脂層１３０Ａ１は、硬化剤を含んでいればよく、主剤は含まなくてよい。温度Ｔ１は、第１温度の一例である。
また、樹脂層１３０Ａ１は、主剤を含み、硬化剤を含まない構成のものを用いてもよい。主剤を含む樹脂層１３０Ａ１を塗布した後、樹脂層１４０Ａ１に含まれる硬化剤を利用して、樹脂層１３０Ａ１が硬化を開始するものであってもよい。
ここで、温度Ｔ１における硬化は、半硬化であってもよい。半硬化とは、熱硬化性を有する樹脂の硬化反応の中間的な段階であって、熱硬化によって高分子が架橋した状態に至る手前の状態である。半硬化は、所謂Bステージ化である。Bステージとは、熱硬化性樹脂の硬化中間状態であり、この状態での樹脂は加熱すると軟化し、ある種の溶剤に触れると膨潤するが、完全な溶融・溶解はないものです。また、半硬化の代わりに、樹脂層１３０Ａ１の溶剤を揮発させて固化させてもよい。
また、樹脂層１３０Ａ１としては、上述のような熱硬化機能を有するもの以外に、例えば、主材と、光又は紫外線で硬化反応を起こす硬化剤とを含む樹脂を用いてもよい。主材としては、エポキシ樹脂、ポリイミド樹脂、ウレタン樹脂、又は、シリコーン樹脂等を用いることができる。例えば、樹脂層１３０Ａ１を光又は紫外線等で予め硬化させておいてもよい。
樹脂層１３０Ａ１の形成方法としては、例えば、スピンコート法、スプレー法、又は、ドクターブレード法等を用いることができる。
なお、回路基板２０についても同様に、表面２０Ａと、表面２０Ａに形成されたバンプ１１０Ｂ及びはんだ層１２０Ｂとの上に樹脂層１３０Ｂ１を形成する。はんだ層１２０Ｂは、はんだ層１２０Ａと同様に、錫ビスマス(SnBi)系のはんだ層であり、バンプ１１０Ｂの表面に形成されている。また、樹脂層１３０Ｂ１は、樹脂層１３０Ａ１と同様の樹脂材料製のものを用いればよい。
次に、半導体装置１０に形成した樹脂層１３０Ａ１のうち、実装面１０Ａとはんだ層１２０Ａとの上にある部分を除去することにより、図２（Ｂ）に示すように、バンプ１１０Ａ及びはんだ層１２０Ａの側面に位置する樹脂層１３０Ａ２を形成する。
樹脂層１３０Ａ１（図２（Ａ）参照）の一部を除去する工程は、例えば、エッチバック法又は研磨法で行えばよい。エッチバック法では、樹脂層１３０Ａ１の必要部分（樹脂層１３０Ａ２として残す部分）にフォトレジストを形成し、プラズマエッチング等で樹脂層１３０Ａ１の不要部分を除去した後に、フォトレジストをエッチングで除去する。
また、研磨法は、例えば、樹脂層１３０Ａ１のうち、実装面１０Ａとはんだ層１２０Ａとの上にある部分を機械的研磨（バフ研磨）などで除去すればよい。
なお、回路基板２０についても同様に、樹脂層１３０Ａ２のうち、表面２０Ａとはんだ層１２０Ｂとの上にある部分を除去することにより、図２（Ｂ）に示すように、バンプ１１０Ｂ及びはんだ層１２０Ｂの側面に位置する樹脂層１３０Ｂ２を形成すればよい。
ここで、図２（Ａ）、（Ｂ）に示す工程は、特に加熱を必要とする工程ではないので、後述する温度Ｔ１以下で行えばよい。
次に、半導体装置１０のはんだ層１２０Ａと樹脂層１３０Ａ２の上に樹脂層１４０Ａ１を形成する。これにより、樹脂層１３０Ａ２は、樹脂層１４０Ａ１と反応して硬化し、図２（Ｃ）に示すように樹脂層１３０Ａになる。樹脂層１３０Ａは、絶縁性を有する。
この工程は、温度Ｔ１で行えばよい。温度Ｔ１は、室温以下の温度、室温よりも高いが特段の加熱を必要としない環境温度、又は、室温に近い５０℃以下の温度であり、樹脂層１３０Ａ２が樹脂層１４０Ａ１と反応して熱硬化することができる温度である。なお、室温とは、摂氏２７度である。
ここで、樹脂層１３０Ａをバンプ１１０Ａ及びはんだ層１２０Ａの側壁に形成するのは、後に導電フィラー１５０Ａを含むアンダーフィル材１５０を熱硬化させる際に、導電フィラー１５０Ａがバンプ１１０Ａ及びはんだ層１２０Ａに接触しないようにするためである。
樹脂層１４０Ａ１としては、例えば、主剤と硬化剤とを含む２液性接着剤を用いることができる。樹脂層１４０Ａ１は、ディスペンス法、又は、転写法等の方法で形成すればよい。
樹脂層１４０Ａ１の主剤は、温度Ｔ１で樹脂層１３０Ａ２の硬化剤と反応し、樹脂層１３０Ａ２の硬化剤を硬化させるものであればよい。樹脂層１４０Ａ１の主剤としては、エポキシ樹脂、ポリイミド樹脂、ウレタン樹脂、又は、シリコーン樹脂を用いることができる。
また、樹脂層１４０Ａ１の硬化剤は、後述する温度Ｔ２で半硬化し、さらに後述する温度Ｔ４で熱硬化するものであればよい。なお、半硬化とは、熱硬化性を有する樹脂の硬化反応の中間的な段階であって、熱硬化によって高分子が架橋した状態に至る手前の状態である。
また、樹脂層１４０Ａ１の硬化剤は、フラックス機能を有することが好ましく、酸無水物などを用いてもよい。フラックス機能は必須ではないが、後にはんだ層１２０Ａと１２０Ｂを接合しやすくなるため、フラックス機能を有することが好ましい。
なお、硬化剤としては、一例として、無水フタル酸、無水コハク酸、無水マレイン酸等を用いてもよく、又は、誘導体を用いてもよい。
なお、回路基板２０についても同様に、樹脂層１４０Ａ１と同様の樹脂層１４０Ｂ１をはんだ層１２０Ｂと樹脂層１３０Ｂ２の上に形成する。これにより、樹脂層１３０Ｂ２は、樹脂層１４０Ｂ１と反応して硬化し、図２（Ｃ）に示すように樹脂層１３０Ｂになる。
また、樹脂層１３０Ａ１、１３０Ｂ１として、熱硬化機能を有するものではなく、例えば、主材と、光又は紫外線で硬化反応を起こす硬化剤とを含む樹脂を用いる場合は、樹脂層１４０Ａ１、１４０Ｂ１を形成する前に、樹脂層１３０Ａ１、１３０Ｂ１に光又は紫外線を照射して硬化させればよい。この場合には、樹脂層１４０Ａ１、１４０Ｂ１の主剤は、樹脂層１３０Ａ１、１３０Ｂ１の硬化剤に硬化反応を起こさせるものである必要はない。
次に、半導体装置１０を温度Ｔ２に加熱することにより、樹脂層１４０Ａ１を半硬化させることにより、図２（Ｄ）に示すように樹脂層１４０Ａ２を形成する。樹脂層１４０Ａ２は、所謂Ｂステージの状態のものである。温度Ｔ２は、例えば、４０℃から８０℃程度の範囲に含まれる適切な温度であり、温度Ｔ１より高く、温度Ｔ３より低い温度の一例である。
なお、半硬化させなくても、樹脂層１４０Ａ１の形状が保持されるのであれば、半硬化を行わなくてもよい。
なお、回路基板２０についても同様に、温度Ｔ２に加熱することにより、樹脂層１４０Ｂ１を半硬化させることにより、図２（Ｄ）に示すように樹脂層１４０Ｂ２を形成する。
次に、フリップチップボンダー装置を用いて、図２（Ｄ）に示す半導体装置１０を天地逆にして回路基板２０と対向させてバンプ１１０Ａと１１０Ｂとの位置を合わせた状態で、図３（Ａ）に示すように、半導体装置１０と回路基板２０との間にアンダーフィル材１５０を充填する。
次に、フリップチップボンダー装置ではんだ層１２０Ａと１２０Ｂが接触する程度まで半導体装置１０を回路基板２０に対して押圧した状態で、温度Ｔ３まで加熱すると、はんだ層１２０Ａと１２０Ｂが溶融し、図３（Ｂ）に示すようにはんだ層１２０が形成される。これは、所謂リフローにより、はんだ層１２０Ａと１２０Ｂを接合する工程である。温度Ｔ３は、第２温度の一例である。
また、このようにはんだ層１２０Ａ及び１２０Ｂが溶融して接合されてはんだ層１２０が形成される過程では、溶融した状態のはんだ層１２０Ａ及び１２０Ｂの間に導電フィラー１５０Ａが介在することによって、はんだ層１２０の形成が補助される。
また、溶融した状態のはんだ層１２０Ａ及び１２０Ｂは、フラックス機能を有する樹脂層１４０Ａ１の硬化剤によって濡れ性が高くなり、はんだ層１２０の形成が促進される。
温度Ｔ３は、例えば、１４０℃であり、錫ビスマス(SnBi)系のはんだ層１２０Ａ及び１２０Ｂが溶融する温度である。なお、はんだ層１２０Ａ及び１２０Ｂの錫とビスマスと比率を、例えば、４２：５８にすると、融点が１３８℃のはんだ層が得られる。
なお、温度Ｔ３は、温度Ｔ２より高く、はんだ層１２０Ａ及び１２０Ｂが溶融する温度以上であり、かつ、樹脂層１４０Ａ２及び１４０Ｂ２の熱硬化が生じる温度Ｔ４よりも低い温度であればよい。温度Ｔ４は、第３温度の一例である。
はんだ層１２０Ａ及び１２０Ｂの組成によらずに、樹脂層１４０Ａ２、１４０Ｂ２が半硬化する温度Ｔ２よりも、はんだ層１２０Ａ及び１２０Ｂの融点の方が高いため、温度Ｔ３は、はんだ層１２０Ａ及び１２０Ｂの組成に応じて、融点以上の温度になるように設定すればよい。
次に、フリップチップボンダー装置で半導体装置１０及び回路基板２０を温度Ｔ４まで加熱すると、樹脂層１４０Ａ２及び１４０Ｂ２（図３(Ａ)参照）から図３（Ｂ）に示す樹脂層１４０が形成される。
温度Ｔ４は、樹脂層１４０Ａ２及び１４０Ｂ２が熱硬化する温度であり、例えば、１６０℃から１８０℃程度である。温度Ｔ４は、はんだ層１２０Ａ及び１２０Ｂが溶融する温度Ｔ３よりも高く、アンダーフィル材１５０が熱硬化する温度よりも低い温度であればよい。
樹脂層１４０Ａ２及び１４０Ｂ２は、熱硬化される過程で溶融するため、溶融した段階で一体的になり、樹脂層１４０が形成される。樹脂層１４０は、図３（Ｂ）に示すように、樹脂層１３０Ａ及び１３０Ｂの側面を覆うとともに、樹脂層１３０Ａと１３０Ｂとの間において、はんだ層１２０の側面を覆う。
そして最後に、フリップチップボンダー装置で半導体装置１０及び回路基板２０を温度Ｔ５まで加熱して、アンダーフィル材１５０の異方導電性接着剤を熱硬化させる。温度Ｔ５は、温度Ｔ４よりも高く、アンダーフィル材１５０の熱硬化が生じる温度であればよい。温度Ｔ５は、例えば、２００℃から２２０℃程度であり、第４温度の一例である。
以上により、半導体装置１０は回路基板２０にフリップチップ実装され、半導体装置１０の実装構造１００が完成する。
なお、上述の実装工程において、温度をＴ１からＴ５に上昇させる際は、ステップ状に上昇させてもよいし、連続的又は線形的に上昇させてもよい。
また、バンプ１１０Ａは、第１電極の一例であり、バンプ１１０Ｂは、第２電極の一例である。また、はんだ層１２０Ａは、第１はんだ層の一例であり、はんだ層１２０Ｂは、第２はんだ層の一例である。
樹脂層１３０Ａと１３０Ｂは、それぞれ、第１樹脂層と第３樹脂層の一例であり、樹脂層１３０Ａと１３０Ｂに含まれる硬化剤は、第１硬化剤の一例である。また、樹脂層１４０Ａ１と１４０Ｂ１は、第２樹脂層と第４樹脂層の一例である。樹脂層１４０Ａ１と１４０Ｂ１に含まれる主剤は、第１温度で第１硬化剤を硬化させる成分の一例であり、樹脂層１４０Ａ１と１４０Ｂ１に含まれる硬化剤は、第２硬化剤の一例である。
上述のような半導体装置１０の実装構造１００を実際に作製し、回路基板２０の引き出し配線を用いて導通試験を行った結果、実際には約１０００個あるバンプ１１０Ａ、はんだ層１２０、及びバンプ１１０Ｂのすべて接合部において導通が確認できた。すなわち、隣接する接合部同士の間で導電フィラー１５０Ａによる短絡パスが生じていないことが確認できた。
さらに、−２５℃〜１２５℃の熱サイクル試験を行った。具体的には、−２５℃で３０分保持し、その後温度を徐々に上昇させて、＋１２５℃で３０分保持するサイクルを１サイクルとして、これを１０００サイクル繰り返す熱サイクル試験を行った。この結果、バンプ１１０Ａ、はんだ層１２０、及びバンプ１１０Ｂの接合部における接続抵抗の変化率は＋５％以下であった。
また、はんだ層１２０Ａ、１２０Ｂとして、上述の錫ビスマス(SnBi)系はんだの代わりに、錫銀(SnAg)系はんだを用いた半導体装置１０の実装構造１００を実際に作製した。温度Ｔ３を２２０℃、温度Ｔ４を２４０℃、温度Ｔ５を２６０℃に設定して、半導体装置１０の実装構造１００を作製した。
そして、バンプ１１０Ａ、はんだ層１２０、及びバンプ１１０Ｂの接合部の導通試験を行った結果、実際には約１０００個あるバンプ１１０Ａ、はんだ層１２０、及びバンプ１１０Ｂのすべて接合部において導通が確認できた。すなわち、隣接する接合部同士の間で導電フィラー１５０Ａによる短絡パスが生じていないことが確認できた。
さらに、−２５℃〜１２５℃の同様の熱サイクル試験を行った結果、バンプ１１０Ａ、はんだ層１２０、及びバンプ１１０Ｂの接合部における接続抵抗の変化率は＋５％以下であった。
以上、実施の形態によれば、バンプ１１０Ａ、はんだ層１２０、及びバンプ１１０Ｂの接合部の信頼性を改善した半導体装置１０の実装方法及び実装構造１００を提供することができる。
また、樹脂層１３０Ａ、１３０Ｂ、１４０を追加することと、温度Ｔ１〜Ｔ５を上述のように設定することとで実現できるため、低コストで信頼性の高い半導体装置１０の実装方法及び実装構造１００を提供することができる。
また、異方性導電接着剤を用いることによって、フラックスを使って洗浄して行うものと比較して、洗浄工程が不要になる分だけ低コスト化を測ることができる。
上述のようにバンプ１１０Ａ、はんだ層１２０、及びバンプ１１０Ｂの接合部の信頼性を改善できるのは、次のような理由による。
一つ目の理由は、バンプ１１０Ａ及び１１０Ｂの側面を予め温度Ｔ１で形成する樹脂層１３０Ａ、１３０Ｂで覆ってから、その後に温度Ｔ３に昇温して、はんだ層１２０Ａ及び１２０Ｂを接続するため、バンプ１１０Ａ及び１１０Ｂの側面に導電フィラー１５０Ａが付着しないからである。
また、二つ目の理由は、温度Ｔ３で、はんだ層１２０を形成した後に、温度Ｔ４に昇温して、はんだ層１２０の側面と、樹脂層１３０Ａ及び１３０Ｂの側面とを樹脂層１４０で覆うため、隣接するはんだ層１２０同士が導電フィラー１５０Ａによって接続されることを抑制できるからである。
そして、三つ目の理由は、温度Ｔ４で樹脂層１４０を熱硬化させてバンプ１１０Ａ、はんだ層１２０、及びバンプ１１０Ｂを覆った状態で、アンダーフィル材１５０を熱硬化させるため、バンプ１１０Ａ、はんだ層１２０、及びバンプ１１０Ｂによって構築される電極が導電フィラー１５０Ａによって隣接する電極と接続されることを抑制できるからである。
ここで、図４を用いて、比較例１、２による半導体装置の実装構造について説明する。図４は、比較例１、２による半導体装置の実装構造を示す図である。図４（Ａ）、（Ｂ）では、半導体装置１０と回路基板２０の全体を示さずに、バンプ１１０Ａ、１１０Ｂの周辺の部分のみを示す。
図４（Ａ）に示す実装構造では、半導体装置１０のバンプ１１０Ａ、１１０Ｂには、樹脂層１３０Ａ、１３０Ｂと、樹脂層１４０とは形成されておらず、バンプ１１０Ａ、１１０Ｂが直接的に、アンダーフィル材１５０によって覆われている。
このような状態で、はんだ層１２０Ａ、１２０Ｂを溶融させて接合してはんだ層１２０を形成すると、図４（Ｂ）に示すように隣り合うバンプ１１０Ａ、１１０Ｂ、及びはんだ層１２０の積層体同士が導電フィラー１５０Ａによって接続され、短絡するおそれがある。
また、図４（Ｃ）に示す実装構造では、図４（Ａ）に示すバンプ１１０Ａ、１１０Ｂの側面を熱可塑性の樹脂層５０Ａ、５０Ｂで覆っている。熱可塑性の樹脂層５０Ａ、５０Ｂは、はんだ層１２０Ａ、１２０Ｂを溶融させて接合してはんだ層１２０を形成する際に溶融し、図４（Ｄ）に示すように下方に流れ落ちるおそれがある。このような場合には、図４（Ｄ）に示すように、隣り合うバンプ１１０Ａ同士が導電フィラー１５０Ａによって接続され、短絡するおそれがある。
これに対して、実施の形態の半導体装置１０の実装方法及び実装構造１００では、隣接するバンプ１１０Ａ、はんだ層１２０、及びバンプ１１０Ｂが導電フィラー１５０Ａによって短絡することを抑制できるので、接合部の信頼性を改善できる。
また、従来の製造方法では、電極にアンダーフィル材（熱硬化性樹脂）が直接的に接しているため、はんだ付け工程における加熱によって熱硬化性樹脂を熱硬化すると、はんだ粒が十分に第１の電極と第２の電極の間に供給される前に熱硬化の反応が進み、第１と第２の電極間の接続が不十分になるおそれがある。
これに対して、実施の形態の半導体装置１０の実装方法及び実装構造１００では、バンプ１１０Ａ、１１０Ｂの側面を予め樹脂層１３０Ａ、１３０Ｂで覆った状態でバンプ１１０Ａと１１０Ｂをはんだ層１２０で接合し、さらに樹脂層１４０で覆ってからアンダーフィル材１５０を熱硬化させる。アンダーフィル材１５０を熱硬化させる温度Ｔ５は、はんだ層１２０の融点（温度Ｔ３）よりも高い。
このため、バンプ１１０Ａ、はんだ層１２０、及びバンプ１１０Ｂによって構築される電極が導電フィラー１５０Ａによって隣接する電極と接続されることを抑制でき、信頼性を改善した半導体装置１０の実装方法及び実装構造１００を提供することができる。
以上、本発明の例示的な実施の形態の半導体装置の実装方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
以上の実施の形態に関し、さらに以下の付記を開示する。
(付記１）
半導体装置の実装面に形成される第１電極と、前記第１電極に積層される第１はんだ層との側面に、第１硬化剤を含む第１樹脂層を形成する工程と、
第１温度において、前記第１温度で前記第１硬化剤を硬化又は半硬化させる成分を含む第２樹脂層で、前記第１樹脂層及び前記第１はんだ層を被覆する工程と、
回路基板の表面に形成される第２電極と、前記第２電極に積層される第２はんだ層との側面に前記第１硬化剤を含む第３樹脂層を形成する工程と、
前記第１温度において、前記第１硬化剤を硬化又は半硬化させる前記成分を含む第４樹脂層で、前記第３樹脂層及び前記第２はんだ層を被覆する工程と、
前記半導体装置の前記実装面と、前記回路基板の前記表面とを対向させて、前記実装面と前記表面との間に導電フィラーを含むアンダーフィル材を配置した状態で、前記半導体装置及び前記回路基板を、前記第１はんだ層及び前記第２はんだ層が溶融する第２温度に昇温することにより、前記第１はんだ層と前記第２はんだ層とを接合する工程と、
前記半導体装置及び前記回路基板を、前記第２温度から前記第２樹脂層及び前記第４樹脂層が硬化する第３温度に昇温することにより、前記第２樹脂層と前記第４樹脂層とを接合する工程と、
前記半導体装置及び前記回路基板を、前記第３温度から前記アンダーフィル材が硬化する第４温度に昇温することにより、前記アンダーフィル材を硬化させる工程と
を含む、半導体装置の実装方法。
(付記２)
前記第２樹脂層及び前記第４樹脂層は、それぞれ、前記第１温度よりも高く前記第２温度よりも低い温度で半硬化する第２硬化剤を含み、
前記第２樹脂層を前記第１温度よりも高く前記第２温度よりも低い前記温度に昇温して半硬化させる工程と、
前記第４樹脂層を前記第１温度よりも高く前記第２温度よりも低い前記温度に昇温して半硬化させる工程と
をさらに含む、半導体装置の実装方法。
(付記３）
前記第２硬化剤は、前記第１はんだ層及び前記第２はんだ層の濡れ性を向上させるフラックスを含む、付記２記載の半導体装置の実装方法。
(付記４）
前記導電フィラーは、前記第２温度で溶融する、付記１乃至３のいずれか一項記載の半導体装置の実装方法。
(付記５）
前記第１温度は、室温、又は、加熱の不要な環境温度である、付記１乃至４のいずれか一項記載の半導体装置の実装方法。
(付記６）
前記第１樹脂層を形成する工程は、
前記実装面と、前記第１電極及び前記第１はんだ層の側面と、前記第１はんだ層の上面とに樹脂層を形成する工程と、
前記樹脂層のうち、前記第１電極と、前記第１はんだ層との側面に形成される部分以外の部分を除去する工程とを含み、
前記第３樹脂層を形成する工程は、
前記表面と、前記第２電極及び前記第２はんだ層の側面と、前記第２はんだ層の上面とに樹脂層を形成する工程と、
前記樹脂層のうち、前記第２電極と、前記第２はんだ層との側面に形成される部分以外の部分を除去する工程とを含む、付記１乃至４のいずれか一項記載の半導体装置の実装方法。
１０ 半導体装置
１０Ａ 実装面
２０ 回路基板
２０Ａ 表面
１００ 実装構造
１１０Ａ、１１０Ｂ バンプ
１２０、１２０Ａ、１２０Ｂ はんだ層
１３０Ａ、１３０Ａ１、１３０Ａ２、１３０Ｂ、１３０Ｂ１、１３０Ｂ２ 樹脂層
１４０、１４０Ａ１、１４０Ａ２、１４０Ｂ１、１４０Ｂ２ 樹脂層
１５０ アンダーフィル材
１５０Ａ 導電フィラー

Claims (5)

  1. 半導体装置の実装面に形成される第１電極と、前記第１電極に積層される第１はんだ層との側面に、第１硬化剤を含む第１樹脂層を形成する工程と、
    第１温度において、前記第１温度で前記第１硬化剤を硬化又は半硬化させる成分を含む第２樹脂層で、前記第１樹脂層及び前記第１はんだ層を被覆する工程と、
    回路基板の表面に形成される第２電極と、前記第２電極に積層される第２はんだ層との側面に前記第１硬化剤を含む第３樹脂層を形成する工程と、
    前記第１温度において、前記第１硬化剤を硬化又は半硬化させる前記成分を含む第４樹脂層で、前記第３樹脂層及び前記第２はんだ層を被覆する工程と、
    前記半導体装置の前記実装面と、前記回路基板の前記表面とを対向させて、前記実装面と前記表面との間に導電フィラーを含むアンダーフィル材を配置した状態で、前記半導体装置及び前記回路基板を、前記第１はんだ層及び前記第２はんだ層が溶融する第２温度に昇温することにより、前記第１はんだ層と前記第２はんだ層とを接合する工程と、
    前記半導体装置及び前記回路基板を、前記第２温度から前記第２樹脂層及び前記第４樹脂層が硬化する第３温度に昇温することにより、前記第２樹脂層と前記第４樹脂層とを接合する工程と、
    前記半導体装置及び前記回路基板を、前記第３温度から前記アンダーフィル材が硬化する第４温度に昇温することにより、前記アンダーフィル材を硬化させる工程と
    を含む、半導体装置の実装方法。
  2. 前記第２樹脂層及び前記第４樹脂層は、それぞれ、前記第１温度よりも高く前記第２温度よりも低い温度で半硬化する第２硬化剤を含み、
    前記第２樹脂層を前記第１温度よりも高く前記第２温度よりも低い前記温度に昇温して半硬化させる工程と、
    前記第４樹脂層を前記第１温度よりも高く前記第２温度よりも低い前記温度に昇温して半硬化させる工程と
    をさらに含む、半導体装置の実装方法。
  3. 前記第２硬化剤は、前記第１はんだ層及び前記第２はんだ層の濡れ性を向上させるフラックスを含む、請求項２記載の半導体装置の実装方法。
  4. 前記導電フィラーは、前記第２温度で溶融する、請求項１乃至３のいずれか一項記載の半導体装置の実装方法。
  5. 前記第１温度は、室温、又は、加熱の不要な環境温度である、請求項１乃至４のいずれか一項記載の半導体装置の実装方法。
JP2014140402A 2014-07-08 2014-07-08 半導体装置の実装方法 Pending JP2016018880A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014140402A JP2016018880A (ja) 2014-07-08 2014-07-08 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014140402A JP2016018880A (ja) 2014-07-08 2014-07-08 半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JP2016018880A true JP2016018880A (ja) 2016-02-01

Family

ID=55233905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014140402A Pending JP2016018880A (ja) 2014-07-08 2014-07-08 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP2016018880A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113330589A (zh) * 2019-01-23 2021-08-31 Lg伊诺特有限公司 热电元件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113330589A (zh) * 2019-01-23 2021-08-31 Lg伊诺特有限公司 热电元件
CN113330589B (zh) * 2019-01-23 2024-02-20 Lg伊诺特有限公司 热电元件

Similar Documents

Publication Publication Date Title
CN101156238B (zh) 电子零件连接用突起电极与电子零件安装体的制造方法
JP4084835B2 (ja) フリップチップ実装方法および基板間接続方法
JP4402717B2 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
US8033016B2 (en) Method for manufacturing an electrode and electrode component mounted body
JP4401386B2 (ja) ハンダバンプ形成方法および半導体素子の実装方法
US7875496B2 (en) Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
KR100315158B1 (ko) 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
TWI461118B (zh) 具有電子零件之配線基板及其製造方法
JP2002026070A (ja) 半導体装置およびその製造方法
JP2012164965A (ja) 配線基板及びその製造方法
US7119000B2 (en) Method of manufacturing semiconductor device
US20160148864A1 (en) Integrated device package comprising heterogeneous solder joint structure
JP2016018880A (ja) 半導体装置の実装方法
JP4479582B2 (ja) 電子部品実装体の製造方法
JPH114064A (ja) 異方性導電樹脂及びこれを用いた電子部品の実装構造
JPH11219982A (ja) 導電粒子及びそれを用いた異方性導電接着剤
JP2008244277A (ja) 半導体装置及びその製造方法
JPH01226161A (ja) 半導体チップの接続方法
JP2000058597A (ja) 電子部品実装方法
JP2014183100A (ja) 電子部品の接合方法および電子機器
US20160133553A1 (en) Printed circuit board and manufacturing method thereof
JP2721790B2 (ja) 半導体装置の封止方法
JPH11265910A (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JP2002170851A (ja) 電気的接続構造及びその形成方法
KR20120017171A (ko) 저가형 이방 도전성 페이스트를 사용한 전기적 접합 구조물의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180619