JPWO2006123554A1 - フリップチップ実装体およびフリップチップ実装方法 - Google Patents

フリップチップ実装体およびフリップチップ実装方法 Download PDF

Info

Publication number
JPWO2006123554A1
JPWO2006123554A1 JP2007516252A JP2007516252A JPWO2006123554A1 JP WO2006123554 A1 JPWO2006123554 A1 JP WO2006123554A1 JP 2007516252 A JP2007516252 A JP 2007516252A JP 2007516252 A JP2007516252 A JP 2007516252A JP WO2006123554 A1 JPWO2006123554 A1 JP WO2006123554A1
Authority
JP
Japan
Prior art keywords
circuit board
resin
solder
semiconductor chip
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007516252A
Other languages
English (en)
Other versions
JP4402718B2 (ja
Inventor
白石　司
司 白石
中谷　誠一
誠一 中谷
靖治 辛島
靖治 辛島
平野　浩一
浩一 平野
孝史 北江
孝史 北江
山下　嘉久
嘉久 山下
貴志 一柳
貴志 一柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2006123554A1 publication Critical patent/JPWO2006123554A1/ja
Application granted granted Critical
Publication of JP4402718B2 publication Critical patent/JP4402718B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H01L2224/06505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H01L2224/83888—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid with special adaptation of the surface of the body to be connected, e.g. surface shape specially adapted for the self-assembly process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9201—Forming connectors during the connecting process, e.g. in-situ formation of bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/083—Evaporation or sublimation of a compound, e.g. gas bubble generating agent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

複数の接続端子を有する回路基板と接続端子と対向して配置された複数の電極端子を有する電子部品（半導体チップ）とを、両者の間隔が均一になるようにスペーサ等の手段を介在させて、または電子部品（半導体チップ）を２以上の突起部を有する板状体の内部に設置させて、はんだ粉と樹脂と対流添加剤からなる樹脂組成物を挟んで対向させ、対流添加剤の沸騰によりはんだ粉を移動させ自己集合させてはんだ層を形成させ接続端子と電極端子とを電気的に接続させてなるフリップチップ実装体および該実装体の実装方法。

Description

本発明は、半導体チップ、電子部品を回路基板に搭載するフリップチップ実装方法に関し、特に、狭ピッチ化された半導体チップ、電子部品にも対応可能な、生産性が高く、かつ接続の信頼性に優れたフリップチップ実装体およびフリップチップ実装方法に関する。
近年、電子機器に使用される半導体集積回路（以下、「半導体」または「ＬＳＩ」と記す）チップの高密度、高集積化により、電子機器の高機能／多機能化が飛躍的に進み、それに伴い、半導体チップの電極端子の多ピン、狭ピッチ化が急速に進んでいる。これら半導体チップの回路基板への実装には、配線遅延を少なくするために、フリップチップ実装が広く用いられている。
ＬＳＩチップを回路基板上に実装する方法としてはＬＳＩチップを直接回路基板上に実装するフリップチップ実装する方法と、一旦半導体パッケージに組み立ててから実装する方法に大別される。
一般に多ピンを有するＬＳＩチップの実装方法としては、フリップチップ実装工法としては、エリアアレイ状に配列したＬＳＩチップのパッド電極端子上に形成した半田バンプで回路基板上の電極と接合する実装形態が、またパッケージ実装としては、パッケージ裏面に電極をエリアアレイ状に配列したエリアアレイ型パッケージを半田ボールを介して回路基板上に実装する形態が、信頼性の高い、優れた技術としてとして広く生産に用いられている（例えば特許文献１あるいは特許文献２）。
しかしながら、ＬＳＩチップの多ピン化に加えて、配線プロセスルールの微細化に伴うＬＳＩチップサイズの縮小化により、ピン間隔の狭ピッチ化が加速している。従来のＬＳＩチップ電極に形成する半田バンプや、エリアアレイ型半導体パッケージの裏面電極に形成する半田ボールによる接合する実装形態では、狭ピッチ化に伴い電極サイズが縮小化するのに合わせて、半田バンプや半田ボールのサイズを小さくする必要がある。これは、大きなサイズの半田バンプや半田ボールでは、溶融した半田が電極パッドを溢れて、隣接するピン同士のショートが発生するからである。しかし、微小なサイズの半田バンプや半田ボールを均一に形成した上で、さらに安定して回路基板上に接合することは極めて困難である。
また、フリップチップ実装においては、半導体チップの電極端子の上にはんだバンプを形成し、そのはんだバンプと回路基板の上に形成された接続端子とを一括に接合することが一般であるが、電極端子数が５０００を超えるような次世代半導体チップを回路基板に実装するためには、１００μｍ以下の狭ピッチに対応したはんだバンプを形成する必要がある。しかし、現在のはんだバンプ形成技術では、それに対応することが難しい。
また、電極端子数に応じた多数のはんだバンプを形成する必要があるので、低コスト化をはかるためには、チップ当たりの搭載タクトの短縮による高い生産性も要求される。
現在では、電極端子の増大に対応するために、半導体チップの電極端子がペリフェラル配置からエリア配置に移行してきている。
また、高密度化、高集積化の要求から、半導体プロセスが９０ｎｍから６５ｎｍ、４５ｎｍへと進展するものと予想される。これに対応するために、低誘電率を有する絶縁材料が強く要望され、それを実現するために、ポーラスな絶縁材料の導入がはかられている。
しかし、ポーラスな絶縁材料を使用するためには、絶縁材料やアクティブな回路へのダメージを低減するために、低荷重での実装が必要になっている。さらに、半導体チップの薄型化による取り扱い時の破壊を防止するためにも、低荷重での実装が望まれている。特に、エリア配置の場合、アクティブな回路上に電極を構成する必要があるため、より低荷重での実装方法が求められている。
そのため、今後の半導体プロセスの進展による薄型・高密度化に適用できるフリップチップ実装方法が要望されている。
従来、はんだバンプの形成技術としては、メッキ法やスクリーン印刷法などが開発されている。しかし、メッキ法は、狭ピッチには適するものの、工程が複雑になるなど生産性に問題がある。また、スクリーン印刷法は、生産性には優れているが、マスクを用いる点で、狭ピッチ化には適していない。
このような状況の中、最近では、半導体チップや回路基板の電極端子の上に、はんだバンプを選択的に形成する技術がいくつか開発されている。これらの技術は、微細なはんだバンプの形成に適しているだけでなく、はんだバンプを一括に形成できるため、生産性に優れ、次世代半導体チップの回路基板への実装に適応可能な技術として注目されている。
その一つに、はんだ粉とフラックスの混合物によるソルダーペーストを、表面に電極端子が形成された回路基板の上にベタ塗りし、回路基板を加熱することによって、はんだ粉を溶融させ、濡れ性の高い電極端子の上に選択的にはんだバンプを形成させるものである（例えば、特許文献３参照）。
また、スーパーソルダー法と呼ばれる技術がある。この技術は、有機酸鉛塩と金属錫を主要成分とするペースト状組成物（化学反応析出型はんだ）を、電極端子が形成された回路基板の上にベタ塗りし、回路基板を加熱することによって、ＰｂとＳｎの置換反応を起こさせ、ＰｂとＳｎの合金を回路基板の電極端子の上に選択的に析出させるものである（例えば、特許文献４参照）。
また、従来のフリップチップ実装では、はんだバンプが形成された回路基板に半導体チップを搭載した後、半導体チップを回路基板に固定するために、アンダーフィルと呼ばれる樹脂を半導体チップと回路基板の間に注入する工程を、さらに必要とする。それにより、工程数の増加や歩留まりが低下するという課題もあった。
そこで、対向する半導体チップの電極端子と回路基板の接続端子との電気的接続と、半導体チップの回路基板への固定を同時に行う方法として、異方性導電材料を用いたフリップチップ実装技術が開発されている。これは、回路基板と半導体チップの間に、導電粒子を含有させた熱硬化性樹脂を供給し、半導体チップを加圧すると同時に、熱硬化性樹脂を加熱することによって、半導体チップと回路基板の電気的接続と固定を同時に実現する方法である（例えば、特許文献５参照）。
特開平１１−１６３５１０号公報 特開平１１−０６７８２９号公報 特開２０００−９４１７９号公報 特開平１−１５７７９６号公報 特開２０００−３３２０５５号公報
しかしながら、特許文献３に示すようなはんだバンプの形成方法や特許文献４に示すようなスーパーソルダー法においては、単純にペースト状組成物を回路基板の上に塗布すると、局所的な厚みや濃度のバラツキが生じ、接続端子ごとにはんだ析出量が異なるため、均一な高さのはんだバンプが得られない。また、これらの方法は、表面に接続端子が形成された凹凸のある回路基板の上に、ペースト状組成物を塗布するので、凸部となる接続端子の上には、十分な量のはんだを供給できず、フリップチップ実装において必要とされる所望のはんだバンプの高さを得ることが難しい。
また、特許文献５に示すようなフリップチップ実装方法においては、生産性や信頼性の面で以下に示すような解決すべき多くの課題があった。
つまり、第１に、導電粒子を介した機械的接触により電極端子間の電気的導通を得るため、安定した導通状態の実現が難しい。第２に、半導体チップと回路基板の各端子間に存在する導電粒子の量によって間隔が一定しないため、電気的接合が不安定である。第３に、熱硬化性樹脂を硬化させる熱プロセスで、導電粒子が飛散し短絡による歩留まりの低下が起きる。第４に、半導体チップが回路基板の上で露出した構造となるため、機器への回路基板の装着時の擦れ、衝撃などにより、半導体チップの接続不良を生じ、故障の原因となる。第５に、安定した電気接続を実現するには、高い圧力（荷重）で加圧し圧着する必要があり、それにより半導体チップの破壊を生じ易いなどの課題があった。
本発明は、上記課題を解決するためになされたもので、電極端子数が５０００を超えるような次世代半導体チップを回路基板に実装することが可能な、生産性および信頼性に優れたフリップチップ実装体およびフリップチップ実装方法を提供することを目的とするものである。
すなわち、電子部品と、前記電子部品が実装される回路基板とを備えた電子部品実装体であって、前記電子部品には、前記回路基板に面する電子部品表面に複数の電極端子が形成されており、前記回路基板には、前記複数の電極端子のそれぞれに対応して、電極端子が形成されており、前記接続した回路基板の電極端子と電子部品の電極端子部以外の領域に、複数個のスペーサ部材を配した構成をしており、前記回路基板の電極端子と、前記電子部品の電極端子とは、自己集合的に形成された半田バンプによって電気的に接続されている、ことを特徴とする電子部品実装品（第１の発明）を提供するものである。
ある好適な実施形態において、前記複数個のスペーサの高さは、前記半田バンプの高さが、前記電子部品の電極端子において最も短い辺の長さの半分と、前記回路基板の電極端子において最も短い辺の長さの半分を加えた高さ以下となるようにして設定している。
ある好適な実施形態において、前記複数個のスペーサ部材は、半田材料である構成としている。
ある好適な実施形態において、前記複数個のスペーサ部材は、熱硬化型樹脂材料である構成としている。
ある好適な実施形態において、前記複数個のスペーサ部材は、光硬化型樹脂材料である構成としている。
ある好適な実施形態においては、前記複数個のスペーサ部材は、熱可塑性樹脂材料である構成としている。
ある好適な実施形態においては、前記複数個のスペーサ部材は、ホットメルト型樹脂材料である構成としている。
ある好適な実施形態においては、前記複数個のスペーサ部材は、コア材を樹脂材料で被覆した構成としている。
本発明の電子機器は、上記電子部品実装体を備えた電子機器である。
本発明の電子部品実装体の製造方法は、電極端子が配列された表面を有する電子部品を用意する工程（ａ）と、前記電子部品の電極端子に対応して配列された電極端子が配列された表面を有する回路基板を用意する工程（ｂ）と、前記電子部品または回路基板の少なくとも一方に、前記電極端子を有する面上の前記電極端子部以外に、複数個のスペーサが形成されてなり（ｃ）、樹脂中に、半田粉と、当該樹脂が加熱されたときに沸騰する対流添加剤とが含有された半田樹脂ペーストを、前記回路基板上に付与する工程（ｄ）と、前記電子部品を、半田樹脂ペーストを挟んで、前記回路基板の上に配置する工程（ｅ）と、前記半田樹脂ペーストを加熱することにより、前記対流添加剤を沸騰させて前記樹脂により、前記電子部品が有する電極端子と、前記電極端子に対応して前記回路基板に形成されている電極端子とを電気的に接続する工程（ｆ）を包含し、前記工程で用意されている複数個のスペーサにより、前記電子部品に配列した電極端子と、それに対応して回路基板面上に配列された電極端子間には、一定の間隙が形成されている。
本発明の電子部品実装体の他の製造方法は、電極端子が配列された表面を有する電子部品を用意する工程（ａ）と、前記電子部品の電極端子に対応して配列された電極端子が配列された表面を有する回路基板を用意する工程（ｂ）と、前記電子部品または回路基板の少なくとも一方に、前記電極端子を有する面上の前記電極端子部以外に、複数個のスペーサが形成されてなり（ｃ）、前記電子部品を、前記回路基板の上に配置する工程（ｄ）と、樹脂中に、半田粉と、当該樹脂が加熱されたときに沸騰する対流添加剤とが含有された半田樹脂ペーストを、前記電子部品と回路基板間に形成された空間に充填する工程（ｅ）と、前記半田樹脂ペーストを加熱することにより、前記対流添加剤を沸騰させて前記樹脂により、前記電子部品が有する電極端子と、前記電極端子に対応して前記回路基板に形成されている電極端子とを電気的に接続する工程（ｆ）からなる工程を包含し、前記工程で用意されている複数個のスペーサにより、
前記電子部品に配列した電極端子と、それに対応して回路基板面上に配列された電極端子間には、一定の間隙が形成されている。
本発明のさらに別の製造方法は、前記した本発明の製造方法において、前記前記電子部品を、前記回路基板の上に配置する工程において、前記複数個のスペーサによって電子部品と回路基板との付着、保持を行う。
さらに本発明は、複数の接続端子を有する回路基板と、接続端子と対向して配置される複数の電極端子を有する半導体チップと、半導体チップが内側で位置合わせされ接着された、少なくとも端部に２つの突起部を有する板状体とを有しするフリップチップ実装体であり、回路基板の接続端子と半導体チップの電極端子とがはんだ層で電気的に接続されるとともに、少なくとも回路基板と半導体チップが樹脂で固定されて構成されるている、ことを特徴とするフリップチップ実装体（第２の発明）を提供するものである。
さらに、回路基板の接続端子を囲うように電極を設け、電極の上に擬似バンプが形成されていてもよい。
さらに、電極が、離散的に形成されていてもよい。
さらに、少なくとも板状体の突起部の先端が金属または金属を被覆した樹脂からなり、はんだに対して濡れ性を有していてもよい。
さらに、回路基板と板状体の突起部が圧着または超音波接合によって接合されていてもよい。
さらに、回路基板と板状体が樹脂組成物の樹脂によって接合されていてもよい。
これらの構成により、突起部があることで、回路基板の電極端子と半導体チップの電極の間隔を一定にできるため、均一な接続が可能となる。さらに、回路基板上で半導体チップが露出していないため、輸送時の衝撃、擦れにより接続不良の故障に強く、信頼性に優れたフリップチップ実装体を実現できる。
また、本発明のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、回路基板の接続端子と半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、少なくとも端部に２つの突起部を有する板状体に半導体チップを位置合わせして接着させる工程と、はんだ粉と対流添加剤および樹脂を主成分とする樹脂組成物を回路基板または半導体チップに塗布または付着する工程と、回路基板の上に半導体チップを接着した板状体の突起部を位置合わせして配置するとともに、突起部により回路基板と半導体チップとの間隔を一定にして固定する工程と、樹脂組成物をはんだ粉が溶融する温度に加熱し、対流添加剤の沸騰または分解によりガスを発生させる工程と、ガスが対流し板状体の突起部の間から排出する過程で、溶融したはんだ粉を樹脂組成物中で流動させ、はんだ粉を自己集合および成長させることにより接続端子と電極端子とを電気的に接続させる工程とを有する。
さらに、樹脂組成物が、板状樹脂、シート状樹脂またはペースト状樹脂からなり、回路基板または半導体チップに付着させてもよい。
さらに、板状体の突起部を回路基板に固定する工程が、予め回路基板の上に形成された固定用のはんだによって固定されてもよい。
さらに、板状体の突起部を回路基板に固定する工程が、回路基板に板状体の突起部を圧着または超音波接合によって接合してもよい。
これらの方法により、低荷重で実装できるため、薄型、エリア配置などの半導体チップや低誘電率の絶縁材料を用いることができる。さらに、半導体チップと回路基板との確実な接続と信頼性の高いフリップチップ実装方法を実現できる。さらに、電極端子と接続端子間の接合状態を均一にできるため、歩留まりが高く、製造効率も向上できるものである。
また、本発明のフリップチップ実装体は、複数の接続端子を有する回路基板と、接続端子と対向して配置される複数の電極端子を有する半導体チップと、半導体チップが内側で位置合わせされ接着された、少なくとも１方向が開口した通気可能な孔を有する箱状体とを有し、回路基板の接続端子と半導体チップの電極端子とがはんだ層で電気的に接続されるとともに、少なくとも回路基板と半導体チップが樹脂で固定された構成を有する。
さらに、箱状体が、半導体チップを覆い、箱状体の開口した周辺部に周端辺が突き出した鍔を有する箱形状に加工されていてもよい。
さらに、箱状体の通気可能な孔が、箱状体の半導体チップを接着させていない側壁部にのみ開口されていてもよい。
さらに、回路基板の接続端子を囲うように電極を設け、電極の上に擬似バンプが形成されていてもよい。
さらに、電極が、離散的に形成されていてもよい。
さらに、箱状体が金属または金属を被覆した樹脂からなり、はんだに対して濡れ性を有していてもよい。
さらに、回路基板と箱状体が圧着または超音波接合によって接合されていてもよい。
さらに、回路基板と箱状体が樹脂組成物の樹脂によって接合されていてもよい。
これらの構成により、箱状体の側壁部により、回路基板の電極端子と半導体チップの電極の間隔を一定にできるため、均一な接続が可能となるとともに、回路基板の反りを低減することもできる。さらに、回路基板上で半導体チップが露出していないため、輸送時の衝撃、擦れにより接続不良の故障に強く、信頼性に優れたフリップチップ実装体を実現できる。
また、本発明のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、回路基板の接続端子と半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、少なくとも１方向が開口した通気可能な孔を有する箱状体の内側に半導体チップを位置合わせして接着する工程と、はんだ粉と対流添加剤および樹脂を主成分とする樹脂組成物を回路基板または半導体チップに塗布または付着する工程と、回路基板の上に半導体チップを接着した箱状体を位置合わせして配置とともに、箱状体の開口した側の側端部により回路基板と半導体チップとの間隔を一定にして固定する工程と、樹脂組成物をはんだ粉が溶融する温度に加熱し、対流添加剤の沸騰または分解によりガスを発生させる工程と、ガスが対流し箱状体の孔から排出する過程で、溶融したはんだ粉を樹脂組成物中で流動させ、はんだ粉を自己集合および成長させることにより接続端子と電極端子とを電気的に接続させる工程とを有する。
さらに、樹脂組成物が、板状樹脂、シート状樹脂またはペースト状樹脂からなり、回路基板または半導体チップに付着させてもよい。
さらに、箱状体の開口した側の側端部を回路基板に固定する工程が、予め回路基板の上に形成された固定用のはんだによって固定されてもよい。
さらに、箱状体の開口した側の側端部を回路基板に固定する工程が、回路基板に箱状体を圧着または超音波接合によって接合してもよい。
さらに、箱状体の開口した側の側端部を回路基板に固定する工程が、樹脂組成物を回路基板と半導体チップとの間に介在させて、箱状体が開口した側の側端部が回路基板と接するまで押しつける工程でもよい。
これらの方法により、低荷重で実装できるため、薄型、エリア配置などの半導体チップや低誘電率の絶縁材料を用いることができる。さらに、半導体チップと回路基板との確実な接続と信頼性の高いフリップチップ実装方法を実現できる。また、電極端子と接続端子間の接合状態を均一にできるため、歩留まりが高く、製造効率も向上できるものである。
本発明によれば、電子部品と、前記電子部品が実装される回路基板とを備えた実装体であって、前記電子部品には、前記回路基板に面する電子部品表面に複数の電極端子が形成されており、前記回路基板には、前記複数の電極端子のそれぞれに対応して、電極端子が形成されており、前記接続した回路基板の電極端子と電子部品の電極端子部以外の領域に、複数個のスペーサ部材を配した構成において、前記回路基板の電極端子と、前記電子部品の電極端子とは、自己集合的に形成された半田バンプによって電気的に接続されている。従って、実装する電子部品の電極とそれに対応する回路基板の電極との間の間隙距離を、この間を一括接続する自己集合的に形成される半田バンプ形成に適切な距離とすることが、精度良く、容易に実現することが可能となる。その結果、生産性や信頼性に優れた電子部品実装体を実現することができる。
さらに、本発明のフリップチップ実装体およびその実装方法によれば、半導体チップと回路基板との接続が確実な実装方法を可能にするとともに、半導体チップを実装した回路基板の上で、半導体チップが露出しないため、輸送時の衝撃、擦れにより接続不良などの故障が生じにくく、信頼性に優れたフリップチップ実装体を実現できる。さらに、電極端子と接続端子間の接合状態を均一にできるため、歩留まりが高く、製造効率も向上するという効果も生み出されるものである。
（ａ）〜（ｃ）は、半田バンプ形成技術を利用した電子部品実装体の製造工程における該実装体の概略断面図。 （ａ）〜（ｅ）は、本発明の一態様における電子部品実装体の製造工程における該実装体の概略断面図。 本発明の一態様における電子部品実装体の製造工程のフローチャート図。 （ａ）〜（ｅ）は、本発明の別の一態様における電子部品実装体の製造工程における該実装体の概略断面図。 本発明の別の一態様における電子部品実装体の製造工程のフローチャート図。 本発明の実施形態に係る半導体パッケージの裏面電極と回路基板の電極端子の好ましい間隙距離を説明する図。 （ａ）〜（ｅ）は、本発明の別の一態様における電子部品実装体の製造工程における該実装体の概略断面図。 （ａ）本発明の実施の形態１におけるフリップチップ実装体の斜視図（ｂ）図２（ａ）のＡ−Ａ線断面図。 本発明の実施の形態１におけるフリップチップ実装体およびフリップチップ実装方法を説明する概略工程断面図。 （ａ）図３（ａ）の板状体を斜め下方から見た斜視図（ｂ）図３（ｂ）の半導体チップが装着された板状体を斜め下方から見た斜視図。 （ａ）本発明の実施の形態２におけるフリップチップ実装体の斜視図（ｂ）図５（ａ）のＡ−Ａ線断面図。 本発明の実施の形態２におけるフリップチップ実装体およびフリップチップ実装方法を説明する概略工程断面図。 （ａ）図６（ａ）の箱状体を斜め下方から見た斜視図（ｂ）図６（ｂ）の半導体チップが装着された箱状体を斜め下方から見た斜視図。
符号の説明
１０ 半導体パッケージ（電子部品）
１１ 裏面電極端子
２０ スペーサ
２１、２２ 接合パッド
２３ コア材料
２４ 樹脂材料
３０ 半田樹脂ペースト
３１ 対流
４０ 回路基板
４１ 電極端子
５０ 半田バンプ
１００ 電子部品実装体
１１０ 回路基板
１１１ 接続端子
１１２ 対流添加剤
１１３ 半田樹脂ペースト
１２１ 素子電極
１２２ 半田バンプ
２０１，３０７，４０１，５１０ 回路基板
２０４，３０８，４０２，５１１ 接続端子
４０７ 樹脂
３０６ 樹脂組成物
２０６，３０４，４０４，５０７ 半導体チップ
２０７，３０５，４０６，５０８ 電極端子
２０８，３１３，４０５，５１４ はんだ層
２００，４００ フリップチップ実装体
２０２，３０２ 突起部
２０３，４０７，５０９ 樹脂組成物
２０５，３０１ 板状体
２０９，３１４ 擬似バンプ
２１０，３０９ 電極
４０３，５０４ 箱状体
３０３ 真空吸引装置
３１０ 接合電極
３１１，５１２ ヒータ
３１２，５１３ ガス
４０８，５０６ 孔
４０９，５０５ 鍔
５０１ 搬送装置
５０２ ヒンジ
第１の発明について以下説明する。
本願出願人は、所定条件下で半田を自己集合させて、半田バンプ形成またはフリップチップ実装を可能にする独自の技術を開発し、特願２００４−２５７２０６号明細書および特願２００４−２６７９１９号明細書に開示した。ここに特願２００４−２５７２０６号明細書および特願２００４−２６７９１９号明細書を本願明細書の一部としてここに引用する。
図１（ａ）〜図１（ｃ）を参照しながら、自己集合による半田バンプ形成技術について簡単に説明する。
まず、図１（ａ）に示すように、複数の接続端子１１１が形成された回路基板１１０上に、不図示の金属粒子（例えば、はんだ粉）及び対流添加剤１１２を含有する半田樹脂ペースト１１３を供給する。なお、上記のものと同様に、対流添加剤１１２は、半田樹脂ペースト１１３が加熱されたときに沸騰して対流を発生させる添加剤である。
次に、図１（ｂ）に示すように、半田樹脂ペースト１１３の表面に、複数の素子電極１２１を有する半導体チップ１２０を当接させる。このとき、半導体チップ１２０の素子電極１２１は、回路基板１１０の接続端子１１１と対向するように配置される。そして、この状態で、半田樹脂ペースト１１３を加熱する。ここで、半田樹脂ペースト１１３の加熱温度は、金属粒子の融点、及び対流添加剤１１２の沸点よりも高い温度で行なわれる。
加熱により溶融した金属粒子は、半田樹脂ペースト１１３中で互いに結合し、図１（ｃ）に示すように、濡れ性の高い接続端子１１１と素子電極１２１との間に自己集合する。
これにより、半導体チップ１２０の素子電極１２１と、回路基板１１０の接続端子１１１との間を電気的に接続する接続体１２２が形成される。その後、半田樹脂ペースト１１３中の樹脂を硬化させて、半導体チップ１２０を回路基板１１０に固定させる。
上記技術の特徴は、半田樹脂ペースト１１３が加熱されたときに、半田樹脂ペースト１１３中に含有する対流添加剤１１２が沸騰し、沸騰した対流添加剤１１２が半田樹脂ペースト１１３中に対流を発生させることによって、半田樹脂ペースト１１３中に分散している金属粒子の移動を促進させることにある。これにより、金属粒子の結合が均一に進行して、接続体（半田バンプ）１２２を自己集合的に形成することができる。ここで、半田樹脂ペースト１１３は、金属粒子が自由に浮遊、移動できる“海”の役目をもつと考えられるが、金属粒子同士の結合過程は、極めて短時間に終了するため、いくら金属粒子が自由に移動できる“海”を設けても、局所的な結合しか進行しないので、当該“海”となる半田樹脂ペースト１１３と対流添加剤１１２による対流との組合せにより、半田バンプ１２２が自己集合的に形成する。なお、半田バンプ１２２は、自己集合的に形成されると同時に、半田バンプの性質として、自己整合的に形成される。
上記方法は、はんだ粉を含有する樹脂組成物に対流添加剤をさらに含有させることによって、溶融したはんだ粉を強制的に移動させる手段を付加することを意図したものである。なお、対流添加剤は、加熱によって沸騰または蒸発する溶剤でよく、工程終了後には、樹脂組成物中にほとんど残ることはない。
上記技術においては、図１（ｂ）に示すように半導体チップ１２０の素子電極１２１と、回路基板１１０の接続端子１１１との間には半田樹脂ペースト１１３を介した、適切な一定の間隙距離を形成しておく必要がある。すなわち、半導体チップ１２０と回路基板１１０の間隔が近付きすぎて、この間隙がない接続部位では前記した接続体１２２が形成されず、逆に、広がりすぎて前記した樹脂に当接していない接続部位では接続体１２２が形成されないという課題が生じる。
そこで、本願発明者は、この接続体が形成しないという課題を解消すべく、当該自己集合的な半田接合技術の内容を鋭意検討した結果、その問題の解決策を見出し、本発明に至った。
以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡素化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
図２から図７を参照しながら、本発明の実施の形態に係る電子部品実装体１００及びその製造方法について説明する。
図２（ａ）〜図２（ｅ）は、本実施の形態にかかる電子部品実装体の主要工程中及び完成時の概略断面図であり、図３はこの実装工程のフローチャートである。
図２（ａ）において、１０は本実施形態の電子部品実装体１００に用いるエリアアレイ端子配列を有した半導体パッケージの断面構成を示しており、１１はエリアアレイ配列の裏面電極端子、２０は高融点を有する半田材料からなるスペーサであり、２１はスペーサと接合する接合パッドを示している。
図２（ｂ）において、４０は本実施形態の電子部品実装体１００に用いる回路基板の断面構成を示しており、４１は半導体パッケージ１０に形成した裏面電極端子１１にそれぞれ対応して接続する、回路基板４０の表面に形成された電極端子であり、２２はスペーサ２０と接合する回路基板４０表面に形成した接合パッドを示している。３０は半田樹脂ペーストを示す。
まず、図２（ａ）に示したように、一面に裏面電極端子１１を有した半導体パッケージ１０の所定の位置に、接合パッド２１とその上にスペーサ２０を形成したものを用意しておく（Ｓ０１）。接合パッド２１の材料としては、スペーサ２０に用いるはんだ等の材料が塗れて接合保持されることが必要である。一例としては、一般的な半導体パッケージの裏面電極と同様な、Ｃｕ等の金属上に金（Ａｕ）１をめっきをした構成としてもよい。スペーサ２０は、後述する半田樹脂ペースト３０中に含有される半田粉体材料の溶融温度より高い、高融点半田材料からなることが望ましい。例えば、半田樹脂ペースト３０中に含有される半田粉体材料がＰｂＳｎ共晶半田（融点１８３℃）であり、スペーサ２０の高融点半田材料はＳｎＡｇＣｕ系材料（融点２２０℃）である。
一方、所望の配線パターン（図では省略）を有し、その一面に半導体パッケージ１０の裏面電極端子１１にそれぞれ対応した電極端子４１と、スペーサ２０との接合パッド２２を形成した回路基板４０を用意しておく（Ｓ０２）。
図２（ｂ）に示したように、半導体パッケージ１０を回路基板４０上の所定の位置に、スペーサ２０を介して搭載する（Ｓ０３）。この際、半導体パッケージ１０に形成した裏面電極端子１１とそれに対応した回路基板４０に形成した電極端子４１は、所定の間隙を設けている。
半導体パッケージ１０搭載後、図２（ｃ）に示したように、半導体パッケージ１０と回路基板４０の間隙空間に、樹脂中に半田粉と対流添加剤とが添加された半田樹脂ペースト３０を流し込んで充填する（Ｓ０４）。
対流添加剤は、当該樹脂が加熱された時に沸騰するものであり、例えば、有機溶剤である。半田樹脂ペースト３０を加熱すると、図２（ｄ）に示すように、半田樹脂ペースト３０中の対流添加剤が沸騰して、樹脂に対流３１が発生する。すると、図２（ｅ）に示すように半田樹脂ペースト３０中の半田粉が自己集合して半田バンプ５０が形成される。その半田バンプ５０によって、半導体チップ１０の裏面電極端子１１と回路基板４０の電極端子４１とが一括的に接続される（Ｓ０５）。
なお、半導体パッケージ１０搭載工程（Ｓ０３）以降の工程においては、半導体パッケージ１０が回路基板４０から外れないように、例えば半導体パッケージ１０と回路基板を狭持するなどの処置を施す必要がある。
本実施の形態では、半導体パッケージ１０の裏面電極端子１１と、それに対応した回路基板４０の電極端子４１間において、所定の適切な間隙距離を精度良く、容易に設けることが出来るので、接続バンプ５０が形成されないという課題発生を防止できる。
次に、図４（ａ）〜図４（ｅ）及び図５を参照しながら、本実施形態の製造方法の一改変例を説明する。
図４（ａ）〜図４（ｅ）は、本実施形態の改変例にかかる電子部品実装体の主要工程中及び完成時の概略断面図である。さらに、図５はこの実装工程のフローチャートである。
本実施形態においては、まず、図４（ａ）に示したように、一面に裏面電極端子１１を有した半導体パッケージ１０の所定の位置に、接合パッド２１とその上にスペーサ２０を形成したものを用意しておく（Ｓ０１）。
図４（ｂ）に示したように、所望の配線パターン（図では省略）を有し、その一面に半導体パッケージ１０の裏面電極端子１１にそれぞれ対応した電極端子４１と、スペーサ２０との接合パッド２２を形成した回路基板４０面上に、所定の位置に所望の量の半田樹脂ペースト３０を塗布したものを用意しておく（Ｓ０６）。
図４（ｃ）に示すように、半導体パッケージ１０を回路基板４０上の所定の位置に、スペーサ２０を介して半田樹脂ペースト３０に当接して搭載する（Ｓ０３）。
半田樹脂ペースト３０を加熱すると、図４（ｄ）に示すように、半田樹脂ペースト３０中の対流添加剤が沸騰して、樹脂に対流３１が発生する。すると、図５（ｅ）に示すように半田樹脂ペースト３０中の半田粉が自己集合して半田バンプ５０が形成される。その半田バンプ５０によって、半導体チップ１０の裏面電極端子１１と回路基板４０の電極端子４１とが一括的に接続される（Ｓ０５）。
なお、半導体パッケージ１０搭載工程（Ｓ０３）以降の工程においては、半導体パッケージ１０が回路基板４０から外れないように、例えば半導体パッケージ１０と回路基板を狭持するなどの処置を施す必要がある。
本実施形態の改変例では、予め半田樹脂ペースト３０を回路基板４０の面上に塗布しておくことで、半導体パッケージ１０と回路基板４０の間隙に半田樹脂ペースト３０を流し込む工程（Ｓ０４）を省略できる。従って、半田樹脂ペースト３０は流れ込み性能を必要としないので、材料選択の範囲拡大が実現することとなる。
上記実施形態においては、半導体パッケージ１０を回路基板４０に搭載する工程（Ｓ０３）の後に、はんだで形成したスペーサ２０部材を用いてはんだ接合による保持を行うことで、半導体パッケージ１０が回路基板４０から外れるのを防止することが可能となる。なお、半導体樹脂ペースト３０を、予め半導体パッケージ１０側に塗布しておいても同様の効果を得ることはもちろんである。
上記実施形態においてはスペーサ２０を形成する個数は、精度高い間隙を形成するには望ましくは３個以上がよい。これは回路基板４０上に搭載する半導体パッケージ１０の傾きがなくなり、間隙距離の精度が高まるからである。
上記実施形態における、半導体パッケージ１０の裏面電極１１と回路基板４０の電極端子間の好ましい間隙距離は、図６に示すように半導体パッケージ１０側の裏面電極端子１１において最も短い辺の長さをｍｉｎ．Ｌｐ、一方の回路基板４０側の電極端子４１において最も短い辺の長さをｍｉｎ．Ｌｓとすると、間隙距離の最大値は、ｍｉｎ．Ｌｐとｍｉｎ．Ｌｓの和の半分以下とすることが好ましい。この理由は、半導体パッケージ１０の裏面電極端子１１及び回路基板４０の電極端子４１間に形成される半田バンプ５０がこの距離より大きくなると、電極端子１１、４１を溢れ落ちてショート発生の可能性が高いからである。
上記実施形態においては、スペーサ２０として高温半田材料を使用したが、これは、熱硬化型樹脂、光硬化型樹脂、熱可塑性樹脂、ホットメルト型樹脂などの多様な接着性を有する樹脂材料を用いても同様な効果を発現することができる。
さらに、図７（ａ）〜（ｅ）に示すように、例えば完全硬化した熱硬化型樹脂のコア材料２３に接着性を有する未硬化部分を残す熱硬化型樹脂材料２４を被覆した構成の接着樹脂被覆コアスペーサのような複合構成としても良い。
ここで、熱硬化型樹脂は、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、またはそれらの混合物などが例示できる。
光硬化型樹脂は、所定の紫外線の照射によって重合反応が生じて形成される樹脂であり、例えば、ラジカル重合系として、ポリエステルアクリレート、ウレタンアクリレート、エポキシアクリレートなどのアクリル系オリゴマーや、不飽和ポリエステル、エンチオールまたはこれらの化合物を用いたものを挙げることができる。カチオン重合系として、グリシジルエーテル系、脂環式エポキシ系などのエポキシ系またはオキセタン系、ビニルエーテル系またはこれらの化合物を用いたものを挙げることができる。
熱可塑性樹脂としては、例えばポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ポリスチレン（ＰＳ）、アクリロニトリル／スチレン樹脂（ＡＳ）、アクリロニトリル／ブタジエン／スチレン樹脂（ＡＢＳ）、メタクリル樹脂（ＰＭＭＡ）、塩化ビニル（ＰＶＣ）などを例示できる。
ホットメルト型樹脂材料としては、例えばＥＶＡ（酢ビ系）、ＰＡ（ポリアミド系）、ＰＰ（ポリプロ系）、ゴム系などがあげられる。
上記実施形態の半田樹脂ペースト３０は、上述したように、樹脂中に、半田粉と、当該樹脂が加熱されたときに沸騰する対流添加剤とが含有されている。言い換えると、半田樹脂ペースト３０は、樹脂と、樹脂中に分散された半田粉（不図示）と、当該樹脂が加熱されたときに沸騰する対流添加剤（不図示）とから構成されている。本実施形態では、樹脂として、熱硬化性樹脂（例えば、エポキシ樹脂）を用い、半田粉としてＰｂフリー半田粉を用いている。対流添加剤としては、溶剤（例えば、高沸点有機溶剤）を用いることができ、一例を挙げると、イソプロピルアルコール、酢酸ブチル、ブチルカルビトール、エチレングリコール等を用いることができる。半田粉の含有量は３０ｖｏｌ％以下であることが望ましい。対流添加剤の樹脂中での含有量に特に制限はないが、０．１〜２０重量％の割合で樹脂中に含有していることが好ましい。
また、上述したように、対流添加剤の「対流」とは、運動の形態としての対流を意味し、樹脂中を沸騰した対流添加剤が運動することによって、樹脂中に分散する金属粒子（半田粉）に運動エネルギーを与え、金属粒子の移動を促進させる作用を与える運動であれば、どのような形態であっても構わない。なお、対流添加剤は、それ自身が沸騰して対流を発生させるものの他、樹脂の加熱により気体（Ｈ２Ｏ、ＣＯ２、Ｎ２等の気体）を発生する対流添加剤を用いることもでき、そのような例としては、結晶水を含む化合物、加熱により分解する化合物、または発泡剤を挙げることができる。
図２（ｂ）から（ｃ）及び図４（ｄ）から（ｅ）における半田バンプ５０の形成時間は、条件によっても異なるが、例えば、５秒〜３０秒程度（典型的には、約５秒）である。なお、半田バンプ５０の形成においては、半田樹脂ペースト３０を事前に加熱するプリヒート工程を導入することができる。
半田バンプ５０は、自己集合的に形成されるとともに、裏面電極端子１１および電極端子４１に対して自己整合的に形成されている。したがって、裏面電極端子１１および電極端子４１と、半田バンプとの間の位置ズレは実質的になく、裏面電極端子１１および電極端子４１のパターンに自動的に対応して半田バンプは形成される。
半田バンプ５０は、半田樹脂ペースト３０中の半田粉が自己集合して形成されているので、半田バンプ５０が形成された後、半田樹脂ペースト３０を構成していた樹脂中には導電粒子が実質的に含まれておらず、隣接する半田バンプ５０同士は、図２（ｅ）及び図４（ｅ）における半田樹脂ペースト３０を構成する樹脂により絶縁されている。また、対流添加剤は、加熱により気体となって外部に排出されて、半田樹脂ペースト３０からは取り除かれる。なお、半田バンプ５０が形成された後、半田樹脂ペースト３０を洗い流した後、他の樹脂（同種の樹脂でも構わない）を充填することも可能である。
半田樹脂ペースト３０を構成する樹脂（または他の樹脂）を硬化させると、図２（ｅ）及び図４（ｅ）に示した本実施形態の実装体１００を得ることができるが、当該他の樹脂を充填する場合には、半田樹脂ペースト３０を構成する樹脂として、熱硬化性樹脂以外の樹脂（熱可塑性樹脂、光硬化型樹脂など）を用いることもできる。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。
半導体パッケージ１０を構成するＬＳＩチップは、典型的には、メモリＩＣや、ロジックＩＣ、あるいは、システムＬＳＩであるが、その種類は特に問わない。上述した本発明の実施形態では、ＬＳＩチップをパッケージ１０にした場合について説明したが、半導体パッケージに限らず、例えば、フリップチップ技術によるベアチップ実装手段として使用することも可能である。さらには、半導体パッケージ１０は、ベアチップ等の半導体素子がインターポーザ（中間基板）を介してモジュール化されたものでもあってもよい。そのモジュールは、複数の電極（実装用端子）を備えており、そのようなモジュールとしては、ＲＦモジュール、電源モジュール等が含まれ得る。なお、インターポーザを用いてモジュール化したものの他、実装用端子を複数備えた部品内蔵基板モジュール（例えば、ＳＩＭＰＡＣＴＴＭ）のようなものであってもよい。
また、本発明の実施形態に係る実装体１００は、実装面積が制限されるような薄型・小型の電子機器に搭載すると良い。また、携帯電話に限らず、ＰＤＡや、ノートパソコンに用いることが可能であり、また、他の用途（例えば、デジタルスチルカメラ、壁掛けタイプの薄型テレビ（ＦＰＤ；フラットパネルディスプレイ））に適用することも可能である。
第２の発明について以下説明する。
本願出願人は、次世代半導体チップの新規なフリップチップ実装方法を提案している（特願２００４−２６７９１９号）。そして、本発明は、上記出願特許を基にして、より高い効果が得られるフリップチップ実装方法およびフリップチップ実装体を示すものである。
本発明は、図１で説明したフリップチップ実装方法これと同様の技術的視点に立ち、より確実で、信頼性の高い新規なフリップチップ実装方法を実現するものである。そして、本発明の実施により、フリップチップ実装体が生産性よく作製できるものである。
以下に、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図面は、理解を容易にするために任意に拡大して示している。
（実施の形態１）
図８（ａ）は、本発明の実施の形態１におけるフリップチップ実装体の斜視図であり、図８（ｂ）は、図８（ａ）のＡ−Ａ線断面図である。
図８において、本発明の実施の形態１におけるフリップチップ実装体２００は、回路基板２０１の上に形成された複数の接続端子２０４と対向して配置された複数の電極端子２０７を有する半導体チップ２０６とがはんだ層２０８により電気的に接続された構成を有する。そして、半導体チップ２０６の電極端子２０７の形成面の反対側と接着された板状体２０５には、その角部近傍に４つの突起部２０２が半導体チップ２０６を覆うように形成されている。板状体２０５の４つの突起部２０２は、回路基板２０１に直接的に、例えば圧着またははんだなどで接合されている。なお、突起部２０２は、少なくともはんだで回路基板２０１と接合する場合、はんだに対する濡れ性の良い金属または樹脂に金属をコーティングしたものが用いられる。さらに、回路基板２０１と板状体２０５で形成された空間内では、接続端子２０４と電極端子２０７とを電気的に接続するはんだ層２０８とともに、その周囲を覆う樹脂２０３により、少なくとも半導体チップ２０６と回路基板２０１が固定されている。
また、回路基板２０１の半導体チップ２０６の電極端子２０７と接合される接続端子２０４を囲むように電極２１０が設けられ、その上には、はんだ粉が溶融集合されて擬似バンプ２０９が形成される。そして、はんだ粉は、加熱溶融時に電極２１０の上に、擬似バンプ２０９として溶融集合することにより捕捉されるため、外部に飛散することがない。これにより、板状体２０５からはんだ粉の流出による短絡などを防ぐことができ、信頼性の高いフリップチップ実装体２００が得られる。
また、本発明のフリップチップ実装体２００によれば、板状体２０５の突起部２０２によって高さが規定できるため、半導体チップ２０６と回路基板２０１との間隔が一定で均一なフリップチップ実装体２００が形成できる。そのため、半導体チップ２０６と回路基板２０１の間隔を予め設定し、最良の距離になるように突起部２０２の長さを決めておけば、一定量のはんだにより接続端子２０４と電極端子２０７との接続ができる。その結果、安定で確実な接合状態を実現するとともに、回路基板のそりなどを抑制できるなど信頼性に優れたフリップチップ実装体２００を実現できる。
なお、本発明の実施の形態１においては、４つの突起部のある板状体を用いて説明したが、これに限られない。例えば、突起部の形状は任意に設計できるとともに、少なくとも１つの開口部が形成されていればよい。また、板状体の角部近傍のみに設けられた場合、突起部は、少なくとも３つであればよく、安定に板状体を保持できる。さらに、板状体の対向する側面に突起部を設ける場合には、静置状態で安定に位置を保持できるのであれば、２つの突起部だけでもよいことはいうまでもない。
また、本発明のフリップチップ実装体によれば、板状体によって、内部の半導体チップを保護できる。さらに、搬送時などにおいて、半導体チップが擦れたり、衝撃を受けることがなくなるため、信頼性を大幅に向上させることができる。例えば、３０μｍ程度の厚みの半導体チップでも、１００μｍ程度の厚みの板状体を用いれば取り扱う上で十分な強度が補償される。
以下に、図９と図１０を用いて、本発明の実施の形態１におけるフリップチップ実装体およびフリップチップ実装方法を説明する。
図９は、本発明の実施の形態１におけるフリップチップ実装体およびフリップチップ実装方法を説明する概略工程断面図である。また、図１０（ａ）は、図９（ａ）の板状体を斜め下方から見た斜視図であり、図１０（ｂ）は、図９（ｂ）の半導体チップが装着された板状体を斜め下方から見た斜視図である。
まず、図９（ａ）に示すように、板状体３０１が真空吸引装置３０３に吸引され搬送される。そして、図１０（ａ）に示すように、板状体３０１は、その角部近傍に、４つの突起部３０２を備えている。
つぎに、図９（ｂ）に示すように、板状体３０１の内側に半導体チップ３０４が接着または吸引により所定の位置に固定される。ここで、図１０（ｂ）に示すように、半導体チップ３０４は、複数の電極端子３０５が下面に設けられている。そして、半導体チップ３０４の電極端子３０５の面に、例えばシート状のはんだ粉と対流添加剤および樹脂を主成分とする樹脂組成物３０６が接着される。
つぎに、図９（ｃ）に示すように、回路基板３０７の所定の位置まで搬送装置（図示せず）を用いて移動させる。そして、例えば画像処理装置などを用いて、回路基板３０７の接続端子３０８と半導体チップ３０４の電極端子３０５の位置合わせを行い、回路基板３０７と板状体３０１とを突起部３０２を介して当接させる。これにより、半導体チップ３０４の電極端子３０５と回路基板３０７の接続端子３０８とは、板状体３０１の突起部３０２により所定の間隔で対向する。ここで、所定の間隔とは、少なくとも半導体チップ３０４の電極端子３０５と回路基板３０７の接続端子３０８が接触しない程度で、下記で述べる溶融したはんだ粉が浸入できる程度である。例えば、突起部３０２の高さは、半導体チップ３０４の厚みなどを考慮し、半導体チップ３０４の電極端子３０５と回路基板３０７の接続端子３０８との距離が１０μｍ〜５０μｍ程度になるように調整される。なお、回路基板３０７には、複数の接続端子３０８とは別の、以下で述べる擬似バンプを形成するための電極３０９や板状体３０１の突起部３０２と接合する接合電極３１０を必要に応じて設けてもよい。
また、画像処理装置による位置合わせは、例えば回路基板３０７の上に配置された板状体３０１と回路基板３０７を接合する接合電極３１０との認識により行うことができる。なお、樹脂組成物３０６は、回路基板３０７の上に接着してもよいことはいうまでもない。
つぎに、図９（ｄ）に示すように、半導体チップ３０４を搭載した板状体３０１と回路基板３０７とを真空吸引装置３０３を用いて当接させた状態で、例えば１５０℃〜２５０℃程度で、樹脂組成物３０６中のはんだ粉が溶融する温度に、外部から、例えば赤外線ヒータなどの加熱装置３１１によって加熱する。
この加熱によって、樹脂組成物３０６の中の対流添加剤（図示せず）は沸騰または蒸発してガス化するとともに、はんだ粉（図示せず）が溶融はんだ粉となる。そして、ガス３１２が、板状体３０１の突起部３０２間を通過して外部に排出される過程で、樹脂組成物３０６中の溶融はんだ粉を対流により移動させる。
さらに、移動させられた溶融はんだ粉は、対向して配置された濡れ性がよい半導体チップ３０４の電極端子３０５と回路基板３０７の接続端子３０８との間に自己集合し、成長する。
これにより、図９（ｅ）に示すように、電極端子３０５と接続端子３０８を電気的に接続するはんだ層３１３が形成されとともに、樹脂組成物３０６中の樹脂を硬化させた後、真空吸引装置３０３を取り外すことによりフリップチップ実装体２００が作製される。
また、擬似バンプが形成される電極３１０の上にも溶融はんだ粉は、自己集合して成長し、擬似バンプ３１４を形成する。この擬似バンプ３１４が形成されることによって、はんだ層３１３の形成に用いられなかった溶融はんだ粉は、擬似バンプを形成する電極３１０の上に捕捉されて、外部への流出が防止される。
なお、擬似バンプを形成する電極３１０は、はんだ粉が飛散しない場合や飛散しても問題を発生しない場合には、必ずしも設ける必要はない。
また、実施の形態１では、回路基板３０７と板状体３０１を真空吸引装置３０３で保持した状態ではんだ層３１３を形成する例で説明したがこれに限られない。例えば、予め板状体３０１の突起部３０２を回路基板３０７に圧着や超音波接合により固定した後、真空吸引装置３０３から取り外して、加熱工程以降の処理を実施してもよい。例えば、リフロー装置などで自動的に製造することができる。
また、実施の形態１では、シート状の樹脂組成物を半導体チップまたは回路基板に接着してから加熱したが、これに限られない。例えば、板状体３０１の突起部３０２を回路基板３０７に接着後、一定ギャップを保持した状態で半導体チップ３０４および回路基板３０７の間にペースト状の樹脂組成物を注入し、加熱してもよい。
これにより、多数の回路基板と板状体が固定されたフリップチップ実装体の中間体を作製し、加熱工程で一括に処理できるため、生産性をさらに向上することができる。
また、金属または少なくとも先端が金属でコーティングされた突起部３０２を有する板状体３０１の突起部３０２や回路基板３０７の電極３１０に、予めはんだ膜を形成し、加熱処理が完了した時点で回路基板３０７と板状体３０１とをはんだにより接合し固定する構成としてもよい。さらに、はんだ膜を樹脂組成物３０６中のはんだ粉の融点より高い、例えば３００℃の融点を有する材料で形成し、例えばレーザなどで局所的にはんだ膜を溶融させて回路基板３０７と突起部３０２をはんだで接合し、後の工程を行ってもよい。この場合には、真空吸引装置３０３を取り外した状態で、以降の加熱処理を行うことができる。ただし、樹脂組成物３０６を加熱する工程において、突起部３０２と回路基板３０７の電極３１０とが外れないように、例えばはんだ膜の融点（３００℃）以下の温度で、以降の加熱処理をする必要がある。
なお、はんだ膜の融点と樹脂組成物３０６中のはんだ粉の融点が同じ程度の場合には、加熱が完了するときに、板状体３０１と回路基板３０７が接合されることになる。これにより、工程の数を増やすことなく、確実に回路基板と板状体の固定が可能となる。
また、実施の形態１では、半導体チップと板状体の突起部との間に、説明をわかり易くするために隙間がある例で説明したが、突起部の内寸いっぱいに半導体チップが設けられる構成でもよい。これにより、さらなる小型を実現できる。
また、実施の形態１では、樹脂組成物３０６を、シート状の樹脂を例に説明したが、これに限られない。例えば、ペースト状やゼリー状の樹脂を塗布してもよいことはいうまでもない。
以上で述べたように本発明の実施の形態１によれば、非常に簡便にかつ確実な方法で半導体チップのフリップチップ実装が実現できる。
また、板状体によって半導体チップが保護されるとともに、搬送時の衝撃などによる接続不良の発生を防止できるため、信頼性や生産性に優れたフリップチップ実装体を実現できる。
（実施の形態２）
図１１（ａ）は、本発明の実施の形態２におけるフリップチップ実装体の斜視図であり、図１１（ｂ）は、図１１（ａ）のＡ−Ａ線断面図である。
図１１において、本発明の実施の形態２におけるフリップチップ実装体４００は、回路基板４０１の上に形成された複数の接続端子４０２と対向して配置された半導体チップ４０４の複数の電極端子４０６とがはんだ層４０５により電気的に接続された構成を有する。そして、半導体チップ４０４の電極端子４０６の反対側と接着された箱状体４０３が、半導体チップ４０４を覆うように構成されている。さらに、箱状体４０３は、周辺に鍔４０９を備えるとともに、内外を通気可能な複数の孔４０８を有し、鍔４０９を介して回路基板４０１と、例えば樹脂接着剤などにより接合される。なお、上記では、樹脂接着剤による接合で説明したが、圧着、はんだ付けや超音波接合などの各種方法を用いて箱状体４０３を回路基板４０１に取り付けることもできる。また、箱状体４０３は、樹脂または金属や樹脂に金属をコーティングしたもの用いることもできる。そして、箱状体４０３に、半導体チップ４０４を静電気から保護するために、例えばカーボンなどを混合させた導電性樹脂を用いてもよい。さらに、箱状体４０３に、電磁波を遮蔽するために、例えばニッケルなどを混合させた導電性樹脂を用いてもよいことはいうまでもない。
また、回路基板４０１と箱状体４０３は、接続端子４０２と電極端子４０６とを電気的に接続するはんだ層４０５とともに、その周囲を覆う樹脂４０７により、少なくとも半導体チップ４０４と回路基板４０１が固定されている。ここで、箱状体４０３の固定に用いるための樹脂４０７は、樹脂組成物中の樹脂と同一の材料でもよいし、異なったものを用いてもよい。この場合には、はんだ層４０５を形成した後、樹脂組成物樹脂を一旦除去し、再度箱状体４０３の孔４０８から、別の樹脂を注入し充填することにより実現することができる。
なお、本発明の実施の形態２では、回路基板４０１の半導体チップ４０４が接合されている部分の周辺に、実施の形態１に示したようなはんだ粉の飛散を防止するための電極を設けていない。この理由は、はんだ粉の流出が、鍔４０９で妨げられ、外部に飛散することを防止できるためである。もちろん、鍔４０９がない箱状体や孔が大きな箱状体の場合には、実施の形態１と同様に、はんだ粉の飛散を防止する電極を設け、擬似バンプを形成してもよいことはいうまでもない。
本発明の実施の形態２によれば、簡単な構造で、外部へのはんだ粉の流出や飛散による短絡などを発生することがなく、信頼性の高いフリップチップ実装体が得られる。
また、箱状体で半導体チップを完全に囲う形状にできるため、変形などに対する機械的強度に優れるとともに、導電性材料などで構成することにより、電磁波などの輻射を低減できる。
また、箱状体４０３の側面の高さによって、半導体チップ４０４と回路基板４０１の間隔が一定に保持できるため、半導体チップ４０４の実装時のはんだ層４０５の高さや大きさなどの均一性が確保される。そのため、半導体チップ４０４と回路基板４０１の間隔を予め設定し、最良の距離になるように箱状体４０３の側面の高さを決めておくと、一定量のはんだにより接続端子４０２と電極端子４０６との接続ができるため、非常に安定で確実な接合状態を有する信頼性に優れたフリップチップ実装体４００を実現できる。
なお、本発明の実施の形態２では、箱状体４０３の孔４０８は比較的大きく、配置数も少ない例で示したが、孔４０８の数、大きさに関しては任意であり、各種変形例が考えられることはいうまでもない。
また、本発明のフリップチップ実装体によれば、箱状体によって、内部の半導体チップを保護できる。さらに、搬送時において、半導体チップが擦れたり、衝撃を受けることがなくなるため、信頼性を大幅に向上させることができる。
以下に、図１２と図１３を用いて、本発明の実施の形態２におけるフリップチップ実装体およびフリップチップ実装方法を説明する。
図１２は、本発明の実施の形態２におけるフリップチップ実装体およびフリップチップ実装方法を説明する概略工程断面図である。また、図１２（ａ）は、図１２（ａ）の箱状体を斜め下方から見た斜視図であり、図１３（ｂ）は、図１２（ｂ）の半導体チップが装着された箱状体を斜め下方から見た斜視図である。
まず、図１２（ａ）に示すように、バイトアーム５０３によって予め形成された箱状体５０４が保持されて搬送される。ここで、搬送装置５０１は、その先端に搬送物を挟むバイトアーム５０３とバイトアーム５０３を開閉し、かつ回転が可能なヒンジ５０２とを有している。そして、図１３（ａ）に示すように、箱状体５０４は、その側面に通気可能な複数個の孔５０６とその端面の開口部に鍔５０５を備えている。
つぎに、図１２（ｂ）に示すように、箱状体５０４の内側に半導体チップ５０７が所定の位置に接着または固定される。そして、図１３（ｂ）に示すように、半導体チップ５０７は、複数の電極端子５０８が下面に設けられている。
つぎに、図１２（ｃ）に示すように、予め回路基板５１０の上に、はんだ粉と対流添加剤および樹脂を主成分とする樹脂組成物５０９を塗布し、半導体チップ５０７が接着された箱状体５０４を所定の位置の上部まで搬送装置５０１を用いて移動させる。そして、例えば画像処理装置などを用いて、回路基板５１０の接続端子５１１と半導体チップ５０７の電極端子５０８の位置合わせを行い、回路基板５１０と箱状体５０４の鍔５０５を当接する。これにより、半導体チップ５０７の電極端子５０８と回路基板５１０の接続端子５１１とは、箱状体５０４の鍔５０５と側面部の高さにより所定の間隔で対向する。ここで、所定の間隔は、少なくとも半導体チップ５０７の電極端子５０８と回路基板５１０の接続端子５１１が接触しない程度で、下記で述べる溶融したはんだ粉が浸入できる程度である。
また、画像処理装置による位置合わせは、例えば回路基板５１０の上に形成されたマーカ（図示せず）と箱状体５０４の鍔５０５との認識により行うことができる。
つぎに、図１２（ｄ）に示すように、半導体チップ５０７を搭載した箱状体５０４と回路基板５１０とを搬送装置５０１を介して当接させた状態で、例えば１５０℃〜２５０℃程度で、樹脂組成物３０６中のはんだ粉が溶融する温度に、外部から、例えば赤外線ヒータなどの加熱装置５１２によって加熱する。
この加熱によって、樹脂組成物５０９の中の対流添加剤（図示せず）は沸騰または蒸発してガス化するとともに、はんだ粉（図示せず）が溶融はんだ粉となる。そして、ガス５１３が、箱状体５０４の孔４０８間を通過して外部に排出される過程で、樹脂組成物５０９中の溶融はんだ粉を対流により移動させる。
さらに、移動させられた溶融はんだ粉は、対向して配置された濡れ性がよい半導体チップ５０７の電極端子５０８と回路基板５１０の接続端子５１１とにそれぞれ自己集合し、成長することで電極端子５０８と接続端子５１１との間に電気的接続が形成される。
これにより、図１２（ｅ）に示すように、電極端子５０８と接続端子５１１を電気的に接続するはんだ層５１４が形成されるとともに、樹脂組成物５０９中の樹脂を硬化させた後、搬送装置５０１を取り外すことによりフリップチップ実装体４００が作製される。
このとき、樹脂組成物５０９中の樹脂が軟化して、半導体チップ５０７と回路基板５１０を接合するとともに、箱状体５０４の鍔５０５と回路基板５１０の隙間に入り込み、箱状体５０４と回路基板５１０を接合し固定する。
なお、本発明の実施の形態２では、はんだ粉の飛散を防止する電極を設けていないが、もちろん設けてもよい。
また、本発明の実施の形態２では、鍔５０５を形成した箱状体５０４を示したが、この鍔５０５はなくてもよく、さらに、鍔５０５が箱状体５０４の外側でなく、内側に曲げた形をとってもよいことはいうまでもない。
以上に述べたように本発明の実施の形態２によれば、非常に簡便にかつ確実な方法で半導体チップのフリップチップ実装ができる。
また、箱状体によって半導体チップが保護されるとともに、搬送時の衝撃などによる接続不良の発生を防止できるため、信頼性や生産性に優れたフリップチップ実装体を実現できる。
また、本発明の実施の形態２では、孔５０６が比較的大きなものを示したが、小さい穴を数多く設けてもよい。この場合、樹脂組成物５０９中の樹脂により最終的に孔５０６を塞ぐことも期待できる。その結果、半導体チップ５０７は、完全に外気と遮断されるため、湿度などの浸入がなく、半導体チップおよびはんだ層などの接続部の寿命や信頼性が向上する。
以上、本発明を各実施の形態により説明してきたが、こうした記述は限定事項ではなく、種々の変形が可能である。例えば、はんだ粉と対流添加剤を含有する樹脂として、熱硬化性樹脂を例として説明したが、例えばはんだ粉の溶融温度以上で流動性を有する光硬化性樹脂や、これらの併用型樹脂を用いても構わない。
また、本発明の各実施の形態では、半導体チップが１つの場合を例に説明したが、複数個を同時に回路基板上に配置して、各工程の作業を行うこともできる。
また、本発明の各実施の形態では、板状体や箱状体が直角に折り曲げられた形状で説明したが、これに限られない。例えば、テーパ形状であってもよい。これにより、板状体や箱状体の加工が容易になり、コストも低下する。
また、本発明の各実施の形態において、樹脂組成物中の樹脂として、エポキシ樹脂、不飽和ポリエステル樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂、シアネート樹脂のいずれかを主剤とする樹脂を用いることも可能である。
さらに、本発明の各実施の形態において、対流添加剤として分解型の炭酸水素ナトリウム、メタホウ酸アンモニウム、水酸化アルミニウム、ドーソナイト、メタホウ酸バリウム、沸騰蒸発型としてブチルカルビトール、フラックス、イソブチルアルコール、キシレン、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、エチルカルビトール、ブチルカルビトール、エチレングリコールなどの中沸点溶剤または高沸点溶剤を用いることができる。
本発明によれば、狭ピッチが進む次世代半導体チップのフリップチップ実装に適用可能であるとともに、生産性や信頼性に優れたフリップチップ実装が要望される分野において有用である。
本発明は、半導体チップ、電子部品を回路基板に搭載するフリップチップ実装方法に関し、特に、狭ピッチ化された半導体チップ、電子部品にも対応可能な、生産性が高く、かつ接続の信頼性に優れたフリップチップ実装体およびフリップチップ実装方法に関する。
近年、電子機器に使用される半導体集積回路（以下、「半導体」または「ＬＳＩ」と記す）チップの高密度、高集積化により、電子機器の高機能／多機能化が飛躍的に進み、それに伴い、半導体チップの電極端子の多ピン、狭ピッチ化が急速に進んでいる。これら半導体チップの回路基板への実装には、配線遅延を少なくするために、フリップチップ実装が広く用いられている。
ＬＳＩチップを回路基板上に実装する方法としてはＬＳＩチップを直接回路基板上に実装するフリップチップ実装する方法と、一旦半導体パッケージに組み立ててから実装する方法に大別される。
一般に多ピンを有するＬＳＩチップの実装方法としては、フリップチップ実装工法としては、エリアアレイ状に配列したＬＳＩチップのパッド電極端子上に形成した半田バンプで回路基板上の電極と接合する実装形態が、またパッケージ実装としては、パッケージ裏面に電極をエリアアレイ状に配列したエリアアレイ型パッケージを半田ボールを介して回路基板上に実装する形態が、信頼性の高い、優れた技術としてとして広く生産に用いられている（例えば特許文献１あるいは特許文献２）。
しかしながら、ＬＳＩチップの多ピン化に加えて、配線プロセスルールの微細化に伴うＬＳＩチップサイズの縮小化により、ピン間隔の狭ピッチ化が加速している。従来のＬＳＩチップ電極に形成する半田バンプや、エリアアレイ型半導体パッケージの裏面電極に形成する半田ボールによる接合する実装形態では、狭ピッチ化に伴い電極サイズが縮小化するのに合わせて、半田バンプや半田ボールのサイズを小さくする必要がある。これは、大きなサイズの半田バンプや半田ボールでは、溶融した半田が電極パッドを溢れて、隣接するピン同士のショートが発生するからである。しかし、微小なサイズの半田バンプや半田ボールを均一に形成した上で、さらに安定して回路基板上に接合することは極めて困難である。
また、フリップチップ実装においては、半導体チップの電極端子の上にはんだバンプを形成し、そのはんだバンプと回路基板の上に形成された接続端子とを一括に接合することが一般であるが、電極端子数が５０００を超えるような次世代半導体チップを回路基板に実装するためには、１００μｍ以下の狭ピッチに対応したはんだバンプを形成する必要がある。しかし、現在のはんだバンプ形成技術では、それに対応することが難しい。
また、電極端子数に応じた多数のはんだバンプを形成する必要があるので、低コスト化をはかるためには、チップ当たりの搭載タクトの短縮による高い生産性も要求される。
現在では、電極端子の増大に対応するために、半導体チップの電極端子がペリフェラル配置からエリア配置に移行してきている。
また、高密度化、高集積化の要求から、半導体プロセスが９０ｎｍから６５ｎｍ、４５ｎｍへと進展するものと予想される。これに対応するために、低誘電率を有する絶縁材料が強く要望され、それを実現するために、ポーラスな絶縁材料の導入がはかられている。
しかし、ポーラスな絶縁材料を使用するためには、絶縁材料やアクティブな回路へのダメージを低減するために、低荷重での実装が必要になっている。さらに、半導体チップの薄型化による取り扱い時の破壊を防止するためにも、低荷重での実装が望まれている。特に、エリア配置の場合、アクティブな回路上に電極を構成する必要があるため、より低荷重での実装方法が求められている。
そのため、今後の半導体プロセスの進展による薄型・高密度化に適用できるフリップチップ実装方法が要望されている。
従来、はんだバンプの形成技術としては、メッキ法やスクリ−ン印刷法などが開発されている。しかし、メッキ法は、狭ピッチには適するものの、工程が複雑になるなど生産性に問題がある。また、スクリーン印刷法は、生産性には優れているが、マスクを用いる点で、狭ピッチ化には適していない。
このような状況の中、最近では、半導体チップや回路基板の電極端子の上に、はんだバンプを選択的に形成する技術がいくつか開発されている。これらの技術は、微細なはんだバンプの形成に適しているだけでなく、はんだバンプを一括に形成できるため、生産性に優れ、次世代半導体チップの回路基板への実装に適応可能な技術として注目されている。
その一つに、はんだ粉とフラックスの混合物によるソルダーペーストを、表面に電極端子が形成された回路基板の上にベタ塗りし、回路基板を加熱することによって、はんだ粉を溶融させ、濡れ性の高い電極端子の上に選択的にはんだバンプを形成させるものである（例えば、特許文献３参照）。
また、スーパーソルダー法と呼ばれる技術がある。この技術は、有機酸鉛塩と金属錫を主要成分とするペースト状組成物（化学反応析出型はんだ）を、電極端子が形成された回路基板の上にベタ塗りし、回路基板を加熱することによって、ＰｂとＳｎの置換反応を起こさせ、ＰｂとＳｎの合金を回路基板の電極端子の上に選択的に析出させるものである（例えば、特許文献４参照）。
また、従来のフリップチップ実装では、はんだバンプが形成された回路基板に半導体チップを搭載した後、半導体チップを回路基板に固定するために、アンダーフィルと呼ばれる樹脂を半導体チップと回路基板の間に注入する工程を、さらに必要とする。それにより、工程数の増加や歩留まりが低下するという課題もあった。
そこで、対向する半導体チップの電極端子と回路基板の接続端子との電気的接続と、半導体チップの回路基板への固定を同時に行う方法として、異方性導電材料を用いたフリップチップ実装技術が開発されている。これは、回路基板と半導体チップの間に、導電粒子を含有させた熱硬化性樹脂を供給し、半導体チップを加圧すると同時に、熱硬化性樹脂を加熱することによって、半導体チップと回路基板の電気的接続と固定を同時に実現する方法である（例えば、特許文献５参照）。
特開平１１−１６３５１０号公報 特開平１１−０６７８２９号公報 特開２０００−９４１７９号公報 特開平１−１５７７９６号公報 特開２０００−３３２０５５号公報
しかしながら、特許文献３に示すようなはんだバンプの形成方法や特許文献４に示すようなスーパーソルダー法においては、単純にペースト状組成物を回路基板の上に塗布すると、局所的な厚みや濃度のバラツキが生じ、接続端子ごとにはんだ析出量が異なるため、均一な高さのはんだバンプが得られない。また、これらの方法は、表面に接続端子が形成された凹凸のある回路基板の上に、ペースト状組成物を塗布するので、凸部となる接続端子の上には、十分な量のはんだを供給できず、フリップチップ実装において必要とされる所望のはんだバンプの高さを得ることが難しい。
また、特許文献５に示すようなフリップチップ実装方法においては、生産性や信頼性の面で以下に示すような解決すべき多くの課題があった。
つまり、第１に、導電粒子を介した機械的接触により電極端子間の電気的導通を得るため、安定した導通状態の実現が難しい。第２に、半導体チップと回路基板の各端子間に存在する導電粒子の量によって間隔が一定しないため、電気的接合が不安定である。第３に、熱硬化性樹脂を硬化させる熱プロセスで、導電粒子が飛散し短絡による歩留まりの低下が起きる。第４に、半導体チップが回路基板の上で露出した構造となるため、機器への回路基板の装着時の擦れ、衝撃などにより、半導体チップの接続不良を生じ、故障の原因となる。第５に、安定した電気接続を実現するには、高い圧力（荷重）で加圧し圧着する必要があり、それにより半導体チップの破壊を生じ易いなどの課題があった。
本発明は、上記課題を解決するためになされたもので、電極端子数が５０００を超えるような次世代半導体チップを回路基板に実装することが可能な、生産性および信頼性に優れたフリップチップ実装体およびフリップチップ実装方法を提供することを目的とするものである。
すなわち、電子部品と、前記電子部品が実装される回路基板とを備えた電子部品実装体であって、前記電子部品には、前記回路基板に面する電子部品表面に複数の電極端子が形成されており、前記回路基板には、前記複数の電極端子のそれぞれに対応して、電極端子が形成されており、前記接続した回路基板の電極端子と電子部品の電極端子部以外の領域に、複数個のスペーサ部材を配した構成をしており、前記回路基板の電極端子と、前記電子部品の電極端子とは、自己集合的に形成された半田バンプによって電気的に接続されている、ことを特徴とする電子部品実装品（第１の発明）を提供するものである。
ある好適な実施形態において、前記複数個のスペーサの高さは、前記半田バンプの高さが、前記電子部品の電極端子において最も短い辺の長さの半分と、前記回路基板の電極端子において最も短い辺の長さの半分を加えた高さ以下となるようにして設定している。
ある好適な実施形態において、前記複数個のスペーサ部材は、半田材料である構成としている。
ある好適な実施形態において、前記複数個のスペーサ部材は、熱硬化型樹脂材料である構成としている。
ある好適な実施形態において、前記複数個のスペーサ部材は、光硬化型樹脂材料である構成としている。
ある好適な実施形態においては、前記複数個のスペーサ部材は、熱可塑性樹脂材料である構成としている。
ある好適な実施形態においては、前記複数個のスペーサ部材は、ホットメルト型樹脂材料である構成としている。
ある好適な実施形態においては、前記複数個のスペーサ部材は、コア材を樹脂材料で被覆した構成としている。
本発明の電子機器は、上記電子部品実装体を備えた電子機器である。
本発明の電子部品実装体の製造方法は、電極端子が配列された表面を有する電子部品を用意する工程（ａ）と、前記電子部品の電極端子に対応して配列された電極端子が配列された表面を有する回路基板を用意する工程（ｂ）と、前記電子部品または回路基板の少なくとも一方に、前記電極端子を有する面上の前記電極端子部以外に、複数個のスペーサが形成されてなり（ｃ）、樹脂中に、半田粉と、当該樹脂が加熱されたときに沸騰する対流添加剤とが含有された半田樹脂ペーストを、前記回路基板上に付与する工程（ｄ）と、前記電子部品を、半田樹脂ペーストを挟んで、前記回路基板の上に配置する工程（ｅ）と、前記半田樹脂ペーストを加熱することにより、前記対流添加剤を沸騰させて前記樹脂により、前記電子部品が有する電極端子と、前記電極端子に対応して前記回路基板に形成されている電極端子とを電気的に接続する工程（ｆ）を包含し、前記工程で用意されている複数個のスペーサにより、前記電子部品に配列した電極端子と、それに対応して回路基板面上に配列された電極端子間には、一定の間隙が形成されている。
本発明の電子部品実装体の他の製造方法は、電極端子が配列された表面を有する電子部品を用意する工程（ａ）と、前記電子部品の電極端子に対応して配列された電極端子が配列された表面を有する回路基板を用意する工程（ｂ）と、前記電子部品または回路基板の少なくとも一方に、前記電極端子を有する面上の前記電極端子部以外に、複数個のスペーサが形成されてなり（ｃ）、前記電子部品を、前記回路基板の上に配置する工程（ｄ）と、樹脂中に、半田粉と、当該樹脂が加熱されたときに沸騰する対流添加剤とが含有された半田樹脂ペーストを、前記電子部品と回路基板間に形成された空間に充填する工程（ｅ）と、前記半田樹脂ペーストを加熱することにより、前記対流添加剤を沸騰させて前記樹脂により、前記電子部品が有する電極端子と、前記電極端子に対応して前記回路基板に形成されている電極端子とを電気的に接続する工程（ｆ）からなる工程を包含し、前記工程で用意されている複数個のスペーサにより、
前記電子部品に配列した電極端子と、それに対応して回路基板面上に配列された電極端子間には、一定の間隙が形成されている。
本発明のさらに別の製造方法は、前記した本発明の製造方法において、前記前記電子部品を、前記回路基板の上に配置する工程において、前記複数個のスペーサによって電子部品と回路基板との付着、保持を行う。
さらに本発明は、複数の接続端子を有する回路基板と、接続端子と対向して配置される複数の電極端子を有する半導体チップと、半導体チップが内側で位置合わせされ接着された、少なくとも端部に２つの突起部を有する板状体とを有しするフリップチップ実装体であり、回路基板の接続端子と半導体チップの電極端子とがはんだ層で電気的に接続されるとともに、少なくとも回路基板と半導体チップが樹脂で固定されて構成されるている、ことを特徴とするフリップチップ実装体（第2の発明）を提供するものである。
さらに、回路基板の接続端子を囲うように電極を設け、電極の上に擬似バンプが形成されていてもよい。
さらに、電極が、離散的に形成されていてもよい。
さらに、少なくとも板状体の突起部の先端が金属または金属を被覆した樹脂からなり、はんだに対して濡れ性を有していてもよい。
さらに、回路基板と板状体の突起部が圧着または超音波接合によって接合されていてもよい。
さらに、回路基板と板状体が樹脂組成物の樹脂によって接合されていてもよい。
これらの構成により、突起部があることで、回路基板の電極端子と半導体チップの電極の間隔を一定にできるため、均一な接続が可能となる。さらに、回路基板上で半導体チップが露出していないため、輸送時の衝撃、擦れにより接続不良の故障に強く、信頼性に優れたフリップチップ実装体を実現できる。
また、本発明のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、回路基板の接続端子と半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、少なくとも端部に２つの突起部を有する板状体に半導体チップを位置合わせして接着させる工程と、はんだ粉と対流添加剤および樹脂を主成分とする樹脂組成物を回路基板または半導体チップに塗布または付着する工程と、回路基板の上に半導体チップを接着した板状体の突起部を位置合わせして配置するとともに、突起部により回路基板と半導体チップとの間隔を一定にして固定する工程と、樹脂組成物をはんだ粉が溶融する温度に加熱し、対流添加剤の沸騰または分解によりガスを発生させる工程と、ガスが対流し板状体の突起部の間から排出する過程で、溶融したはんだ粉を樹脂組成物中で流動させ、はんだ粉を自己集合および成長させることにより接続端子と電極端子とを電気的に接続させる工程とを有する。
さらに、樹脂組成物が、板状樹脂、シート状樹脂またはペースト状樹脂からなり、回路基板または半導体チップに付着させてもよい。
さらに、板状体の突起部を回路基板に固定する工程が、予め回路基板の上に形成された固定用のはんだによって固定されてもよい。
さらに、板状体の突起部を回路基板に固定する工程が、回路基板に板状体の突起部を圧着または超音波接合によって接合してもよい。
これらの方法により、低荷重で実装できるため、薄型、エリア配置などの半導体チップや低誘電率の絶縁材料を用いることができる。さらに、半導体チップと回路基板との確実な接続と信頼性の高いフリップチップ実装方法を実現できる。さらに、電極端子と接続端子間の接合状態を均一にできるため、歩留まりが高く、製造効率も向上できるものである。
また、本発明のフリップチップ実装体は、複数の接続端子を有する回路基板と、接続端子と対向して配置される複数の電極端子を有する半導体チップと、半導体チップが内側で位置合わせされ接着された、少なくとも１方向が開口した通気可能な孔を有する箱状体とを有し、回路基板の接続端子と半導体チップの電極端子とがはんだ層で電気的に接続されるとともに、少なくとも回路基板と半導体チップが樹脂で固定された構成を有する。
さらに、箱状体が、半導体チップを覆い、箱状体の開口した周辺部に周端辺が突き出した鍔を有する箱形状に加工されていてもよい。
さらに、箱状体の通気可能な孔が、箱状体の半導体チップを接着させていない側壁部にのみ開口されていてもよい。
さらに、回路基板の接続端子を囲うように電極を設け、電極の上に擬似バンプが形成されていてもよい。
さらに、電極が、離散的に形成されていてもよい。
さらに、箱状体が金属または金属を被覆した樹脂からなり、はんだに対して濡れ性を有していてもよい。
さらに、回路基板と箱状体が圧着または超音波接合によって接合されていてもよい。
さらに、回路基板と箱状体が樹脂組成物の樹脂によって接合されていてもよい。
これらの構成により、箱状体の側壁部により、回路基板の電極端子と半導体チップの電極の間隔を一定にできるため、均一な接続が可能となるとともに、回路基板の反りを低減することもできる。さらに、回路基板上で半導体チップが露出していないため、輸送時の衝撃、擦れにより接続不良の故障に強く、信頼性に優れたフリップチップ実装体を実現できる。
また、本発明のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、回路基板の接続端子と半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、少なくとも１方向が開口した通気可能な孔を有する箱状体の内側に半導体チップを位置合わせして接着する工程と、はんだ粉と対流添加剤および樹脂を主成分とする樹脂組成物を回路基板または半導体チップに塗布または付着する工程と、回路基板の上に半導体チップを接着した箱状体を位置合わせして配置とともに、箱状体の開口した側の側端部により回路基板と半導体チップとの間隔を一定にして固定する工程と、樹脂組成物をはんだ粉が溶融する温度に加熱し、対流添加剤の沸騰または分解によりガスを発生させる工程と、ガスが対流し箱状体の孔から排出する過程で、溶融したはんだ粉を樹脂組成物中で流動させ、はんだ粉を自己集合および成長させることにより接続端子と電極端子とを電気的に接続させる工程とを有する。
さらに、樹脂組成物が、板状樹脂、シート状樹脂またはペースト状樹脂からなり、回路基板または半導体チップに付着させてもよい。
さらに、箱状体の開口した側の側端部を回路基板に固定する工程が、予め回路基板の上に形成された固定用のはんだによって固定されてもよい。
さらに、箱状体の開口した側の側端部を回路基板に固定する工程が、回路基板に箱状体を圧着または超音波接合によって接合してもよい。
さらに、箱状体の開口した側の側端部を回路基板に固定する工程が、樹脂組成物を回路基板と半導体チップとの間に介在させて、箱状体が開口した側の側端部が回路基板と接するまで押しつける工程でもよい。
これらの方法により、低荷重で実装できるため、薄型、エリア配置などの半導体チップや低誘電率の絶縁材料を用いることができる。さらに、半導体チップと回路基板との確実な接続と信頼性の高いフリップチップ実装方法を実現できる。また、電極端子と接続端子間の接合状態を均一にできるため、歩留まりが高く、製造効率も向上できるものである。
本発明によれば、電子部品と、前記電子部品が実装される回路基板とを備えた実装体であって、前記電子部品には、前記回路基板に面する電子部品表面に複数の電極端子が形成されており、前記回路基板には、前記複数の電極端子のそれぞれに対応して、電極端子が形成されており、前記接続した回路基板の電極端子と電子部品の電極端子部以外の領域に、複数個のスペーサ部材を配した構成において、前記回路基板の電極端子と、前記電子部品の電極端子とは、自己集合的に形成された半田バンプによって電気的に接続されている。従って、実装する電子部品の電極とそれに対応する回路基板の電極との間の間隙距離を、この間を一括接続する自己集合的に形成される半田バンプ形成に適切な距離とすることが、精度良く、容易に実現することが可能となる。その結果、生産性や信頼性に優れた電子部品実装体を実現することができる。
さらに、本発明のフリップチップ実装体およびその実装方法によれば、半導体チップと回路基板との接続が確実な実装方法を可能にするとともに、半導体チップを実装した回路基板の上で、半導体チップが露出しないため、輸送時の衝撃、擦れにより接続不良などの故障が生じにくく、信頼性に優れたフリップチップ実装体を実現できる。さらに、電極端子と接続端子間の接合状態を均一にできるため、歩留まりが高く、製造効率も向上するという効果も生み出されるものである。
第１の発明について以下説明する。
本願出願人は、所定条件下で半田を自己集合させて、半田バンプ形成またはフリップチップ実装を可能にする独自の技術を開発し、特願２００４−２５７２０６号明細書および特願２００４−２６７９１９号明細書に開示した。ここに特願２００４−２５７２０６号明細書および特願２００４−２６７９１９号明細書を本願明細書の一部としてここに引用する。
図１（ａ）〜図１（ｃ）を参照しながら、自己集合による半田バンプ形成技術について簡単に説明する。
まず、図１（ａ）に示すように、複数の接続端子１１１が形成された回路基板１１０上に、不図示の金属粒子（例えば、はんだ粉）及び対流添加剤１１２を含有する半田樹脂ペースト１１３を供給する。なお、上記のものと同様に、対流添加剤１１２は、半田樹脂ペースト１１３が加熱されたときに沸騰して対流を発生させる添加剤である。
次に、図１（ｂ）に示すように、半田樹脂ペースト１１３の表面に、複数の素子電極１２１を有する半導体チップ１２０を当接させる。このとき、半導体チップ１２０の素子電極１２１は、回路基板１１０の接続端子１１１と対向するように配置される。そして、この状態で、半田樹脂ペースト１１３を加熱する。ここで、半田樹脂ペースト１１３の加熱温度は、金属粒子の融点、及び対流添加剤１１２の沸点よりも高い温度で行なわれる。
加熱により溶融した金属粒子は、半田樹脂ペースト１１３中で互いに結合し、図１（ｃ）に示すように、濡れ性の高い接続端子１１１と素子電極１２１との間に自己集合する。これにより、半導体チップ１２０の素子電極１２１と、回路基板１１０の接続端子１１１との間を電気的に接続する接続体１２２が形成される。その後、半田樹脂ペースト１１３中の樹脂を硬化させて、半導体チップ１２０を回路基板１１０に固定させる。
上記技術の特徴は、半田樹脂ペースト１１３が加熱されたときに、半田樹脂ペースト１１３中に含有する対流添加剤１１２が沸騰し、沸騰した対流添加剤１１２が半田樹脂ペースト１１３中に対流を発生させることによって、半田樹脂ペースト１１３中に分散している金属粒子の移動を促進させることにある。これにより、金属粒子の結合が均一に進行して、接続体（半田バンプ）１２２を自己集合的に形成することができる。ここで、半田樹脂ペースト１１３は、金属粒子が自由に浮遊、移動できる“海”の役目をもつと考えられるが、金属粒子同士の結合過程は、極めて短時間に終了するため、いくら金属粒子が自由に移動できる“海”を設けても、局所的な結合しか進行しないので、当該“海”となる半田樹脂ペースト１１３と対流添加剤１１２による対流との組合せにより、半田バンプ１２２が自己集合的に形成する。なお、半田バンプ１２２は、自己集合的に形成されると同時に、半田バンプの性質として、自己整合的に形成される。
上記方法は、はんだ粉を含有する樹脂組成物に対流添加剤をさらに含有させることによって、溶融したはんだ粉を強制的に移動させる手段を付加することを意図したものである。なお、対流添加剤は、加熱によって沸騰または蒸発する溶剤でよく、工程終了後には、樹脂組成物中にほとんど残ることはない。
上記技術においては、図１（ｂ）に示すように半導体チップ１２０の素子電極１２１と、回路基板１１０の接続端子１１１との間には半田樹脂ペースト１１３を介した、適切な一定の間隙距離を形成しておく必要がある。すなわち、半導体チップ１２０と回路基板１１０の間隔が近付きすぎて、この間隙がない接続部位では前記した接続体１２２が形成されず、逆に、広がりすぎて前記した樹脂に当接していない接続部位では接続体１２２が形成されないという課題が生じる。
そこで、本願発明者は、この接続体が形成しないという課題を解消すべく、当該自己集合的な半田接合技術の内容を鋭意検討した結果、その問題の解決策を見出し、本発明に至った。
以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡素化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
図２から図７を参照しながら、本発明の実施の形態に係る電子部品実装体１００及びその製造方法について説明する。
図２（ａ）〜図２（ｅ）は、本実施の形態にかかる電子部品実装体の主要工程中及び完成時の概略断面図であり、図３はこの実装工程のフローチャートである。
図２（ａ）において、１０は本実施形態の電子部品実装体１００に用いるエリアアレイ端子配列を有した半導体パッケージの断面構成を示しており、１１はエリアアレイ配列の裏面電極端子、２０は高融点を有する半田材料からなるスペーサであり、２１はスペーサと接合する接合パッドを示している。
図２（ｂ）において、４０は本実施形態の電子部品実装体１００に用いる回路基板の断面構成を示しており、４１は半導体パッケージ１０に形成した裏面電極端子１１にそれぞれ対応して接続する、回路基板４０の表面に形成された電極端子であり、２２はスペーサ２０と接合する回路基板４０表面に形成した接合パッドを示している。３０は半田樹脂ペーストを示す。
まず、図２（ａ）に示したように、一面に裏面電極端子１１を有した半導体パッケージ１０の所定の位置に、接合パッド２１とその上にスペーサ２０を形成したものを用意しておく（Ｓ０１）。接合パッド２１の材料としては、スペーサ２０に用いるはんだ等の材料が塗れて接合保持されることが必要である。一例としては、一般的な半導体パッケージの裏面電極と同様な、Ｃｕ等の金属上に金（Ａｕ）１をめっきをした構成としてもよい。スペーサ２０は、後述する半田樹脂ペースト３０中に含有される半田粉体材料の溶融温度より高い、高融点半田材料からなることが望ましい。例えば、半田樹脂ペースト３０中に含有される半田粉体材料がＰｂＳｎ共晶半田（融点１８３℃）であり、スペーサ２０の高融点半田材料はＳｎＡｇＣｕ系材料（融点２２０℃）である。
一方、所望の配線パターン（図では省略）を有し、その一面に半導体パッケージ１０の裏面電極端子１１にそれぞれ対応した電極端子４１と、スペーサ２０との接合パッド２２を形成した回路基板４０を用意しておく（Ｓ０２）。
図２（ｂ）に示したように、半導体パッケージ１０を回路基板４０上の所定の位置に、スペーサ２０を介して搭載する（Ｓ０３）。この際、半導体パッケージ１０に形成した裏面電極端子１１とそれに対応した回路基板４０に形成した電極端子４１は、所定の間隙を設けている。
半導体パッケージ１０搭載後、図２（ｃ）に示したように、半導体パッケージ１０と回路基板４０の間隙空間に、樹脂中に半田粉と対流添加剤とが添加された半田樹脂ペースト３０を流し込んで充填する（Ｓ０４）。
対流添加剤は、当該樹脂が加熱された時に沸騰するものであり、例えば、有機溶剤である。半田樹脂ペースト３０を加熱すると、図２（ｄ）に示すように、半田樹脂ペースト３０中の対流添加剤が沸騰して、樹脂に対流３１が発生する。すると、図２（ｅ）に示すように半田樹脂ペースト３０中の半田粉が自己集合して半田バンプ５０が形成される。その半田バンプ５０によって、半導体チップ１０の裏面電極端子１１と回路基板４０の電極端子４１とが一括的に接続される（Ｓ０５）。
なお、半導体パッケージ１０搭載工程（Ｓ０３）以降の工程においては、半導体パッケージ１０が回路基板４０から外れないように、例えば半導体パッケージ１０と回路基板を狭持するなどの処置を施す必要がある。
本実施の形態では、半導体パッケージ１０の裏面電極端子１１と、それに対応した回路基板４０の電極端子４１間において、所定の適切な間隙距離を精度良く、容易に設けることが出来るので、接続バンプ５０が形成されないという課題発生を防止できる。
次に、図４（ａ）〜図４（ｅ）及び図５を参照しながら、本実施形態の製造方法の一改変例を説明する。
図４（ａ）〜図４（ｅ）は、本実施形態の改変例にかかる電子部品実装体の主要工程中及び完成時の概略断面図である。さらに、図５はこの実装工程のフローチャートである。
本実施形態においては、まず、図４（ａ）に示したように、一面に裏面電極端子１１を有した半導体パッケージ１０の所定の位置に、接合パッド２１とその上にスペーサ２０を形成したものを用意しておく（Ｓ０１）。
図４（ｂ）に示したように、所望の配線パターン（図では省略）を有し、その一面に半導体パッケージ１０の裏面電極端子１１にそれぞれ対応した電極端子４１と、スペーサ２０との接合パッド２２を形成した回路基板４０面上に、所定の位置に所望の量の半田樹脂ペースト３０を塗布したものを用意しておく（Ｓ０６）。
図４（ｃ）に示すように、半導体パッケージ１０を回路基板４０上の所定の位置に、スペーサ２０を介して半田樹脂ペースト３０に当接して搭載する（Ｓ０３）。
半田樹脂ペースト３０を加熱すると、図４（ｄ）に示すように、半田樹脂ペースト３０中の対流添加剤が沸騰して、樹脂に対流３１が発生する。すると、図５（ｅ）に示すように半田樹脂ペースト３０中の半田粉が自己集合して半田バンプ５０が形成される。その半田バンプ５０によって、半導体チップ１０の裏面電極端子１１と回路基板４０の電極端子４１とが一括的に接続される（Ｓ０５）。
なお、半導体パッケージ１０搭載工程（Ｓ０３）以降の工程においては、半導体パッケージ１０が回路基板４０から外れないように、例えば半導体パッケージ１０と回路基板を狭持するなどの処置を施す必要がある。
本実施形態の改変例では、予め半田樹脂ペースト３０を回路基板４０の面上に塗布しておくことで、半導体パッケージ１０と回路基板４０の間隙に半田樹脂ペースト３０を流し込む工程（Ｓ０４）を省略できる。従って、半田樹脂ペースト３０は流れ込み性能を必要としないので、材料選択の範囲拡大が実現することとなる。
上記実施形態においては、半導体パッケージ１０を回路基板４０に搭載する工程（Ｓ０３）の後に、はんだで形成したスペーサ２０部材を用いてはんだ接合による保持を行うことで、半導体パッケージ１０が回路基板４０から外れるのを防止することが可能となる。なお、半導体樹脂ペースト３０を、予め半導体パッケージ１０側に塗布しておいても同様の効果を得ることはもちろんである。
上記実施形態においてはスペーサ２０を形成する個数は、精度高い間隙を形成するには望ましくは３個以上がよい。これは回路基板４０上に搭載する半導体パッケージ１０の傾きがなくなり、間隙距離の精度が高まるからである。
上記実施形態における、半導体パッケージ１０の裏面電極１１と回路基板４０の電極端子間の好ましい間隙距離は、図６に示すように半導体パッケージ１０側の裏面電極端子１１において最も短い辺の長さをｍｉｎ． Ｌｐ、一方の回路基板４０側の電極端子４１において最も短い辺の長さをｍｉｎ．Ｌｓとすると、間隙距離の最大値は、ｍｉｎ． Ｌｐとｍｉｎ． Ｌｓの和の半分以下とすることが好ましい。この理由は、半導体パッケージ１０の裏面電極端子１１及び回路基板４０の電極端子４１間に形成される半田バンプ５０がこの距離より大きくなると、電極端子１１、４１を溢れ落ちてショート発生の可能性が高いからである。
上記実施形態においては、スペーサ２０として高温半田材料を使用したが、これは、熱硬化型樹脂、光硬化型樹脂、熱可塑性樹脂、ホットメルト型樹脂などの多様な接着性を有する樹脂材料を用いても同様な効果を発現することができる。
さらに、図７（ａ）〜（ｅ）に示すように、例えば完全硬化した熱硬化型樹脂のコア材料２３に接着性を有する未硬化部分を残す熱硬化型樹脂材料２４を被覆した構成の接着樹脂被覆コアスペーサのような複合構成としても良い。
ここで、熱硬化型樹脂は、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂、ポリフェニレンエーテル樹脂、またはそれらの混合物などが例示できる。
光硬化型樹脂は、所定の紫外線の照射によって重合反応が生じて形成される樹脂であり、例えば、ラジカル重合系として、ポリエステルアクリレート、ウレタンアクリレート、エポキシアクリレートなどのアクリル系オリゴマーや、不飽和ポリエステル、エンチオールまたはこれらの化合物を用いたものを挙げることができる。カチオン重合系として、グリシジルエーテル系、脂環式エポキシ系などのエポキシ系またはオキセタン系、ビニルエーテル系またはこれらの化合物を用いたものを挙げることができる。
熱可塑性樹脂としては、例えばポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ポリスチレン（ＰＳ）、アクリロニトリル／スチレン樹脂（ＡＳ）、アクリロニトリル／ブタジエン／スチレン樹脂（ＡＢＳ）、メタクリル樹脂（ＰＭＭＡ）、塩化ビニル（ＰＶＣ）などを例示できる。
ホットメルト型樹脂材料としては、例えばＥＶＡ（酢ビ系）、ＰＡ（ポリアミド系）、ＰＰ（ポリプロ系）、ゴム系などがあげられる。
上記実施形態の半田樹脂ペースト３０は、上述したように、樹脂中に、半田粉と、当該樹脂が加熱されたときに沸騰する対流添加剤とが含有されている。言い換えると、半田樹脂ペースト３０は、樹脂と、樹脂中に分散された半田粉（不図示）と、当該樹脂が加熱されたときに沸騰する対流添加剤（不図示）とから構成されている。本実施形態では、樹脂として、熱硬化性樹脂（例えば、エポキシ樹脂）を用い、半田粉としてＰｂフリー半田粉を用いている。対流添加剤としては、溶剤（例えば、高沸点有機溶剤）を用いることができ、一例を挙げると、イソプロピルアルコール、酢酸ブチル、ブチルカルビトール、エチレングリコール等を用いることができる。半田粉の含有量は３０ｖｏｌ％以下であることが望ましい。対流添加剤の樹脂中での含有量に特に制限はないが、０．１〜２０重量％の割合で樹脂中に含有していることが好ましい。
また、上述したように、対流添加剤の「対流」とは、運動の形態としての対流を意味し、樹脂中を沸騰した対流添加剤が運動することによって、樹脂中に分散する金属粒子（半田粉）に運動エネルギーを与え、金属粒子の移動を促進させる作用を与える運動であれば、どのような形態であっても構わない。なお、対流添加剤は、それ自身が沸騰して対流を発生させるものの他、樹脂の加熱により気体（Ｈ２Ｏ、ＣＯ２、Ｎ２等の気体）を発生する対流添加剤を用いることもでき、そのような例としては、結晶水を含む化合物、加熱により分解する化合物、または発泡剤を挙げることができる。
図２（ｂ）から（ｃ）及び図４（ｄ）から（ｅ）における半田バンプ５０の形成時間は、条件によっても異なるが、例えば、５秒〜３０秒程度（典型的には、約５秒）である。なお、半田バンプ５０の形成においては、半田樹脂ペースト３０を事前に加熱するプリヒート工程を導入することができる。
半田バンプ５０は、自己集合的に形成されるとともに、裏面電極端子１１および電極端子４１に対して自己整合的に形成されている。したがって、裏面電極端子１１および電極端子４１と、半田バンプとの間の位置ズレは実質的になく、裏面電極端子１１および電極端子４１のパターンに自動的に対応して半田バンプは形成される。
半田バンプ５０は、半田樹脂ペースト３０中の半田粉が自己集合して形成されているので、半田バンプ５０が形成された後、半田樹脂ペースト３０を構成していた樹脂中には導電粒子が実質的に含まれておらず、隣接する半田バンプ５０同士は、図２（ｅ）及び図４（ｅ）における半田樹脂ペースト３０を構成する樹脂により絶縁されている。また、対流添加剤は、加熱により気体となって外部に排出されて、半田樹脂ペースト３０からは取り除かれる。なお、半田バンプ５０が形成された後、半田樹脂ペースト３０を洗い流した後、他の樹脂（同種の樹脂でも構わない）を充填することも可能である。
半田樹脂ペースト３０を構成する樹脂（または他の樹脂）を硬化させると、図２（ｅ）及び図４（ｅ）に示した本実施形態の実装体１００を得ることができるが、当該他の樹脂を充填する場合には、半田樹脂ペースト３０を構成する樹脂として、熱硬化性樹脂以外の樹脂（熱可塑性樹脂、光硬化型樹脂など）を用いることもできる。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。
半導体パッケージ１０を構成するＬＳＩチップは、典型的には、メモリＩＣや、ロジックＩＣ、あるいは、システムＬＳＩであるが、その種類は特に問わない。上述した本発明の実施形態では、ＬＳＩチップをパッケージ１０にした場合について説明したが、半導体パッケージに限らず、例えば、フリップチップ技術によるベアチップ実装手段として使用することも可能である。さらには、半導体パッケージ１０は、ベアチップ等の半導体素子がインターポーザ（中間基板）を介してモジュール化されたものでもあってもよい。そのモジュールは、複数の電極（実装用端子）を備えており、そのようなモジュールとしては、ＲＦモジュール、電源モジュール等が含まれ得る。なお、インターポーザを用いてモジュール化したものの他、実装用端子を複数備えた部品内蔵基板モジュール（例えば、ＳＩＭＰＡＣＴＴＭ）のようなものであってもよい。
また、本発明の実施形態に係る実装体１００は、実装面積が制限されるような薄型・小型の電子機器に搭載すると良い。また、携帯電話に限らず、ＰＤＡや、ノートパソコンに用いることが可能であり、また、他の用途（例えば、デジタルスチルカメラ、壁掛けタイプの薄型テレビ（ＦＰＤ；フラットパネルディスプレイ））に適用することも可能である。
第２の発明について以下説明する。
本願出願人は、次世代半導体チップの新規なフリップチップ実装方法を提案している（特願２００４−２６７９１９号）。そして、本発明は、上記出願特許を基にして、より高い効果が得られるフリップチップ実装方法およびフリップチップ実装体を示すものである。
本発明は、図1で説明したフリップチップ実装方法これと同様の技術的視点に立ち、より確実で、信頼性の高い新規なフリップチップ実装方法を実現するものである。そして、本発明の実施により、フリップチップ実装体が生産性よく作製できるものである。
以下に、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図面は、理解を容易にするために任意に拡大して示している。
（実施の形態１）
図８（ａ）は、本発明の実施の形態１におけるフリップチップ実装体の斜視図であり、図８（ｂ）は、図８（ａ）のＡ−Ａ線断面図である。
図８において、本発明の実施の形態１におけるフリップチップ実装体２００は、回路基板２０１の上に形成された複数の接続端子２０４と対向して配置された複数の電極端子２０７を有する半導体チップ２０６とがはんだ層２０８により電気的に接続された構成を有する。そして、半導体チップ２０６の電極端子２０７の形成面の反対側と接着された板状体２０５には、その角部近傍に４つの突起部２０２が半導体チップ２０６を覆うように形成されている。板状体２０５の４つの突起部２０２は、回路基板２０１に直接的に、例えば圧着またははんだなどで接合されている。なお、突起部２０２は、少なくともはんだで回路基板２０１と接合する場合、はんだに対する濡れ性の良い金属または樹脂に金属をコーティングしたものが用いられる。さらに、回路基板２０１と板状体２０５で形成された空間内では、接続端子２０４と電極端子２０７とを電気的に接続するはんだ層２０８とともに、その周囲を覆う樹脂２０３により、少なくとも半導体チップ２０６と回路基板２０１が固定されている。
また、回路基板２０１の半導体チップ２０６の電極端子２０７と接合される接続端子２０４を囲むように電極２１０が設けられ、その上には、はんだ粉が溶融集合されて擬似バンプ２０９が形成される。そして、はんだ粉は、加熱溶融時に電極２１０の上に、擬似バンプ２０９として溶融集合することにより捕捉されるため、外部に飛散することがない。これにより、板状体２０５からはんだ粉の流出による短絡などを防ぐことができ、信頼性の高いフリップチップ実装体２００が得られる。
また、本発明のフリップチップ実装体２００によれば、板状体２０５の突起部２０２によって高さが規定できるため、半導体チップ２０６と回路基板２０１との間隔が一定で均一なフリップチップ実装体２００が形成できる。そのため、半導体チップ２０６と回路基板２０１の間隔を予め設定し、最良の距離になるように突起部２０２の長さを決めておけば、一定量のはんだにより接続端子２０４と電極端子２０７との接続ができる。その結果、安定で確実な接合状態を実現するとともに、回路基板のそりなどを抑制できるなど信頼性に優れたフリップチップ実装体２００を実現できる。
なお、本発明の実施の形態１においては、４つの突起部のある板状体を用いて説明したが、これに限られない。例えば、突起部の形状は任意に設計できるとともに、少なくとも１つの開口部が形成されていればよい。また、板状体の角部近傍のみに設けられた場合、突起部は、少なくとも３つであればよく、安定に板状体を保持できる。さらに、板状体の対向する側面に突起部を設ける場合には、静置状態で安定に位置を保持できるのであれば、２つの突起部だけでもよいことはいうまでもない。
また、本発明のフリップチップ実装体によれば、板状体によって、内部の半導体チップを保護できる。さらに、搬送時などにおいて、半導体チップが擦れたり、衝撃を受けることがなくなるため、信頼性を大幅に向上させることができる。例えば、３０μｍ程度の厚みの半導体チップでも、１００μｍ程度の厚みの板状体を用いれば取り扱う上で十分な強度が補償される。
以下に、図９と図１０を用いて、本発明の実施の形態１におけるフリップチップ実装体およびフリップチップ実装方法を説明する。
図９は、本発明の実施の形態１におけるフリップチップ実装体およびフリップチップ実装方法を説明する概略工程断面図である。また、図１０（ａ）は、図９（ａ）の板状体を斜め下方から見た斜視図であり、図１０（ｂ）は、図９（ｂ）の半導体チップが装着された板状体を斜め下方から見た斜視図である。
まず、図９（ａ）に示すように、板状体３０１が真空吸引装置３０３に吸引され搬送される。そして、図１０（ａ）に示すように、板状体３０１は、その角部近傍に、４つの突起部３０２を備えている。
つぎに、図９（ｂ）に示すように、板状体３０１の内側に半導体チップ３０４が接着または吸引により所定の位置に固定される。ここで、図１０（ｂ）に示すように、半導体チップ３０４は、複数の電極端子３０５が下面に設けられている。そして、半導体チップ３０４の電極端子３０５の面に、例えばシート状のはんだ粉と対流添加剤および樹脂を主成分とする樹脂組成物３０６が接着される。
つぎに、図９（ｃ）に示すように、回路基板３０７の所定の位置まで搬送装置（図示せず）を用いて移動させる。そして、例えば画像処理装置などを用いて、回路基板３０７の接続端子３０８と半導体チップ３０４の電極端子３０５の位置合わせを行い、回路基板３０７と板状体３０１とを突起部３０２を介して当接させる。これにより、半導体チップ３０４の電極端子３０５と回路基板３０７の接続端子３０８とは、板状体３０１の突起部３０２により所定の間隔で対向する。ここで、所定の間隔とは、少なくとも半導体チップ３０４の電極端子３０５と回路基板３０７の接続端子３０８が接触しない程度で、下記で述べる溶融したはんだ粉が浸入できる程度である。例えば、突起部３０２の高さは、半導体チップ３０４の厚みなどを考慮し、半導体チップ３０４の電極端子３０５と回路基板３０７の接続端子３０８との距離が１０μｍ〜５０μｍ程度になるように調整される。なお、回路基板３０７には、複数の接続端子３０８とは別の、以下で述べる擬似バンプを形成するための電極３０９や板状体３０１の突起部３０２と接合する接合電極３１０を必要に応じて設けてもよい。
また、画像処理装置による位置合わせは、例えば回路基板３０７の上に配置された板状体３０１と回路基板３０７を接合する接合電極３１０との認識により行うことができる。なお、樹脂組成物３０６は、回路基板３０７の上に接着してもよいことはいうまでもない。
つぎに、図９（ｄ）に示すように、半導体チップ３０４を搭載した板状体３０１と回路基板３０７とを真空吸引装置３０３を用いて当接させた状態で、例えば１５０℃〜２５０℃程度で、樹脂組成物３０６中のはんだ粉が溶融する温度に、外部から、例えば赤外線ヒータなどの加熱装置３１１によって加熱する。
この加熱によって、樹脂組成物３０６の中の対流添加剤（図示せず）は沸騰または蒸発してガス化するとともに、はんだ粉（図示せず）が溶融はんだ粉となる。そして、ガス３１２が、板状体３０１の突起部３０２間を通過して外部に排出される過程で、樹脂組成物３０６中の溶融はんだ粉を対流により移動させる。
さらに、移動させられた溶融はんだ粉は、対向して配置された濡れ性がよい半導体チップ３０４の電極端子３０５と回路基板３０７の接続端子３０８との間に自己集合し、成長する。
これにより、図９（ｅ）に示すように、電極端子３０５と接続端子３０８を電気的に接続するはんだ層３１３が形成されとともに、樹脂組成物３０６中の樹脂を硬化させた後、真空吸引装置３０３を取り外すことによりフリップチップ実装体２００が作製される。
また、擬似バンプが形成される電極３１０の上にも溶融はんだ粉は、自己集合して成長し、擬似バンプ３１４を形成する。この擬似バンプ３１４が形成されることによって、はんだ層３１３の形成に用いられなかった溶融はんだ粉は、擬似バンプを形成する電極３１０の上に捕捉されて、外部への流出が防止される。
なお、擬似バンプを形成する電極３１０は、はんだ粉が飛散しない場合や飛散しても問題を発生しない場合には、必ずしも設ける必要はない。
また、実施の形態１では、回路基板３０７と板状体３０１を真空吸引装置３０３で保持した状態ではんだ層３１３を形成する例で説明したがこれに限られない。例えば、予め板状体３０１の突起部３０２を回路基板３０７に圧着や超音波接合により固定した後、真空吸引装置３０３から取り外して、加熱工程以降の処理を実施してもよい。例えば、リフロー装置などで自動的に製造することができる。
また、実施の形態１では、シート状の樹脂組成物を半導体チップまたは回路基板に接着してから加熱したが、これに限られない。例えば、板状体３０１の突起部３０２を回路基板３０７に接着後、一定ギャップを保持した状態で半導体チップ３０４および回路基板３０７の間にペースト状の樹脂組成物を注入し、加熱してもよい。
これにより、多数の回路基板と板状体が固定されたフリップチップ実装体の中間体を作製し、加熱工程で一括に処理できるため、生産性をさらに向上することができる。
また、金属または少なくとも先端が金属でコーティングされた突起部３０２を有する板状体３０１の突起部３０２や回路基板３０７の電極３１０に、予めはんだ膜を形成し、加熱処理が完了した時点で回路基板３０７と板状体３０１とをはんだにより接合し固定する構成としてもよい。さらに、はんだ膜を樹脂組成物３０６中のはんだ粉の融点より高い、例えば３００℃の融点を有する材料で形成し、例えばレーザなどで局所的にはんだ膜を溶融させて回路基板３０７と突起部３０２をはんだで接合し、後の工程を行ってもよい。この場合には、真空吸引装置３０３を取り外した状態で、以降の加熱処理を行うことができる。ただし、樹脂組成物３０６を加熱する工程において、突起部３０２と回路基板３０７の電極３１０とが外れないように、例えばはんだ膜の融点（３００℃）以下の温度で、以降の加熱処理をする必要がある。
なお、はんだ膜の融点と樹脂組成物３０６中のはんだ粉の融点が同じ程度の場合には、加熱が完了するときに、板状体３０１と回路基板３０７が接合されることになる。これにより、工程の数を増やすことなく、確実に回路基板と板状体の固定が可能となる。
また、実施の形態１では、半導体チップと板状体の突起部との間に、説明をわかり易くするために隙間がある例で説明したが、突起部の内寸いっぱいに半導体チップが設けられる構成でもよい。これにより、さらなる小型を実現できる。
また、実施の形態１では、樹脂組成物３０６を、シート状の樹脂を例に説明したが、これに限られない。例えば、ペースト状やゼリー状の樹脂を塗布してもよいことはいうまでもない。
以上で述べたように本発明の実施の形態１によれば、非常に簡便にかつ確実な方法で半導体チップのフリップチップ実装が実現できる。
また、板状体によって半導体チップが保護されるとともに、搬送時の衝撃などによる接続不良の発生を防止できるため、信頼性や生産性に優れたフリップチップ実装体を実現できる。
（実施の形態２）
図１１（ａ）は、本発明の実施の形態２におけるフリップチップ実装体の斜視図であり、図１１（ｂ）は、図１１（ａ）のＡ−Ａ線断面図である。
図１１において、本発明の実施の形態２におけるフリップチップ実装体４００は、回路基板４０１の上に形成された複数の接続端子４０２と対向して配置された半導体チップ４０４の複数の電極端子４０６とがはんだ層４０５により電気的に接続された構成を有する。そして、半導体チップ４０４の電極端子４０６の反対側と接着された箱状体４０３が、半導体チップ４０４を覆うように構成されている。さらに、箱状体４０３は、周辺に鍔４０９を備えるとともに、内外を通気可能な複数の孔４０８を有し、鍔４０９を介して回路基板４０１と、例えば樹脂接着剤などにより接合される。なお、上記では、樹脂接着剤による接合で説明したが、圧着、はんだ付けや超音波接合などの各種方法を用いて箱状体４０３を回路基板４０１に取り付けることもできる。また、箱状体４０３は、樹脂または金属や樹脂に金属をコーティングしたもの用いることもできる。そして、箱状体４０３に、半導体チップ４０４を静電気から保護するために、例えばカーボンなどを混合させた導電性樹脂を用いてもよい。さらに、箱状体４０３に、電磁波を遮蔽するために、例えばニッケルなどを混合させた導電性樹脂を用いてもよいことはいうまでもない。
また、回路基板４０１と箱状体４０３は、接続端子４０２と電極端子４０６とを電気的に接続するはんだ層４０５とともに、その周囲を覆う樹脂４０７により、少なくとも半導体チップ４０４と回路基板４０１が固定されている。ここで、箱状体４０３の固定に用いるための樹脂４０７は、樹脂組成物中の樹脂と同一の材料でもよいし、異なったものを用いてもよい。この場合には、はんだ層４０５を形成した後、樹脂組成物樹脂を一旦除去し、再度箱状体４０３の孔４０８から、別の樹脂を注入し充填することにより実現することができる。
なお、本発明の実施の形態２では、回路基板４０１の半導体チップ４０４が接合されている部分の周辺に、実施の形態１に示したようなはんだ粉の飛散を防止するための電極を設けていない。この理由は、はんだ粉の流出が、鍔４０９で妨げられ、外部に飛散することを防止できるためである。もちろん、鍔４０９がない箱状体や孔が大きな箱状体の場合には、実施の形態１と同様に、はんだ粉の飛散を防止する電極を設け、擬似バンプを形成してもよいことはいうまでもない。
本発明の実施の形態２によれば、簡単な構造で、外部へのはんだ粉の流出や飛散による短絡などを発生することがなく、信頼性の高いフリップチップ実装体が得られる。
また、箱状体で半導体チップを完全に囲う形状にできるため、変形などに対する機械的強度に優れるとともに、導電性材料などで構成することにより、電磁波などの輻射を低減できる。
また、箱状体４０３の側面の高さによって、半導体チップ４０４と回路基板４０１の間隔が一定に保持できるため、半導体チップ４０４の実装時のはんだ層４０５の高さや大きさなどの均一性が確保される。そのため、半導体チップ４０４と回路基板４０１の間隔を予め設定し、最良の距離になるように箱状体４０３の側面の高さを決めておくと、一定量のはんだにより接続端子４０２と電極端子４０６との接続ができるため、非常に安定で確実な接合状態を有する信頼性に優れたフリップチップ実装体４００を実現できる。
なお、本発明の実施の形態２では、箱状体４０３の孔４０８は比較的大きく、配置数も少ない例で示したが、孔４０８の数、大きさに関しては任意であり、各種変形例が考えられることはいうまでもない。
また、本発明のフリップチップ実装体によれば、箱状体によって、内部の半導体チップを保護できる。さらに、搬送時において、半導体チップが擦れたり、衝撃を受けることがなくなるため、信頼性を大幅に向上させることができる。
以下に、図１２と図１３を用いて、本発明の実施の形態２におけるフリップチップ実装体およびフリップチップ実装方法を説明する。
図１２は、本発明の実施の形態２におけるフリップチップ実装体およびフリップチップ実装方法を説明する概略工程断面図である。また、図１２（ａ）は、図１２（ａ）の箱状体を斜め下方から見た斜視図であり、図１３（ｂ）は、図１２（ｂ）の半導体チップが装着された箱状体を斜め下方から見た斜視図である。
まず、図１２（ａ）に示すように、バイトアーム５０３によって予め形成された箱状体５０４が保持されて搬送される。ここで、搬送装置５０１は、その先端に搬送物を挟むバイトアーム５０３とバイトアーム５０３を開閉し、かつ回転が可能なヒンジ５０２とを有している。そして、図１３（ａ）に示すように、箱状体５０４は、その側面に通気可能な複数個の孔５０６とその端面の開口部に鍔５０５を備えている。
つぎに、図１２（ｂ）に示すように、箱状体５０４の内側に半導体チップ５０７が所定の位置に接着または固定される。そして、図１３（ｂ）に示すように、半導体チップ５０７は、複数の電極端子５０８が下面に設けられている。
つぎに、図１２（ｃ）に示すように、予め回路基板５１０の上に、はんだ粉と対流添加剤および樹脂を主成分とする樹脂組成物５０９を塗布し、半導体チップ５０７が接着された箱状体５０４を所定の位置の上部まで搬送装置５０１を用いて移動させる。そして、例えば画像処理装置などを用いて、回路基板５１０の接続端子５１１と半導体チップ５０７の電極端子５０８の位置合わせを行い、回路基板５１０と箱状体５０４の鍔５０５を当接する。これにより、半導体チップ５０７の電極端子５０８と回路基板５１０の接続端子５１１とは、箱状体５０４の鍔５０５と側面部の高さにより所定の間隔で対向する。ここで、所定の間隔は、少なくとも半導体チップ５０７の電極端子５０８と回路基板５１０の接続端子５１１が接触しない程度で、下記で述べる溶融したはんだ粉が浸入できる程度である。
また、画像処理装置による位置合わせは、例えば回路基板５１０の上に形成されたマーカ（図示せず）と箱状体５０４の鍔５０５との認識により行うことができる。
つぎに、図１２（ｄ）に示すように、半導体チップ５０７を搭載した箱状体５０４と回路基板５１０とを搬送装置５０１を介して当接させた状態で、例えば１５０℃〜２５０℃程度で、樹脂組成物３０６中のはんだ粉が溶融する温度に、外部から、例えば赤外線ヒータなどの加熱装置５１２によって加熱する。
この加熱によって、樹脂組成物５０９の中の対流添加剤（図示せず）は沸騰または蒸発してガス化するとともに、はんだ粉（図示せず）が溶融はんだ粉となる。そして、ガス５１３が、箱状体５０４の孔４０８間を通過して外部に排出される過程で、樹脂組成物５０９中の溶融はんだ粉を対流により移動させる。
さらに、移動させられた溶融はんだ粉は、対向して配置された濡れ性がよい半導体チップ５０７の電極端子５０８と回路基板５１０の接続端子５１１とにそれぞれ自己集合し、成長することで電極端子５０８と接続端子５１１との間に電気的接続が形成される。
これにより、図１２（ｅ）に示すように、電極端子５０８と接続端子５１１を電気的に接続するはんだ層５１４が形成されるとともに、樹脂組成物５０９中の樹脂を硬化させた後、搬送装置５０１を取り外すことによりフリップチップ実装体４００が作製される。
このとき、樹脂組成物５０９中の樹脂が軟化して、半導体チップ５０７と回路基板５１０を接合するとともに、箱状体５０４の鍔５０５と回路基板５１０の隙間に入り込み、箱状体５０４と回路基板５１０を接合し固定する。
なお、本発明の実施の形態２では、はんだ粉の飛散を防止する電極を設けていないが、もちろん設けてもよい。
また、本発明の実施の形態２では、鍔５０５を形成した箱状体５０４を示したが、この鍔５０５はなくてもよく、さらに、鍔５０５が箱状体５０４の外側でなく、内側に曲げた形をとってもよいことはいうまでもない。
以上に述べたように本発明の実施の形態２によれば、非常に簡便にかつ確実な方法で半導体チップのフリップチップ実装ができる。
また、箱状体によって半導体チップが保護されるとともに、搬送時の衝撃などによる接続不良の発生を防止できるため、信頼性や生産性に優れたフリップチップ実装体を実現できる。
また、本発明の実施の形態２では、孔５０６が比較的大きなものを示したが、小さい穴を数多く設けてもよい。この場合、樹脂組成物５０９中の樹脂により最終的に孔５０６を塞ぐことも期待できる。その結果、半導体チップ５０７は、完全に外気と遮断されるため、湿度などの浸入がなく、半導体チップおよびはんだ層などの接続部の寿命や信頼性が向上する。
以上、本発明を各実施の形態により説明してきたが、こうした記述は限定事項ではなく、種々の変形が可能である。例えば、はんだ粉と対流添加剤を含有する樹脂として、熱硬化性樹脂を例として説明したが、例えばはんだ粉の溶融温度以上で流動性を有する光硬化性樹脂や、これらの併用型樹脂を用いても構わない。
また、本発明の各実施の形態では、半導体チップが１つの場合を例に説明したが、複数個を同時に回路基板上に配置して、各工程の作業を行うこともできる。
また、本発明の各実施の形態では、板状体や箱状体が直角に折り曲げられた形状で説明したが、これに限られない。例えば、テーパ形状であってもよい。これにより、板状体や箱状体の加工が容易になり、コストも低下する。
また、本発明の各実施の形態において、樹脂組成物中の樹脂として、エポキシ樹脂、不飽和ポリエステル樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂、シアネート樹脂のいずれかを主剤とする樹脂を用いることも可能である。
さらに、本発明の各実施の形態において、対流添加剤として分解型の炭酸水素ナトリウム、メタホウ酸アンモニウム、水酸化アルミニウム、ドーソナイト、メタホウ酸バリウム、沸騰蒸発型としてブチルカルビトール、フラックス、イソブチルアルコール、キシレン、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、エチルカルビトール、ブチルカルビトール、エチレングリコールなどの中沸点溶剤または高沸点溶剤を用いることができる。
本発明によれば、狭ピッチが進む次世代半導体チップのフリップチップ実装に適用可能であるとともに、生産性や信頼性に優れたフリップチップ実装が要望される分野において有用である。
（ａ）〜（ｃ）は、半田バンプ形成技術を利用した電子部品実装体の製造工程における該実装体の概略断面図。 （ａ）〜（ｅ）は、本発明の一態様における電子部品実装体の製造工程における該実装体の概略断面図。 本発明の一態様における電子部品実装体の製造工程のフローチャート図。 （ａ）〜（ｅ）は、本発明の別の一態様における電子部品実装体の製造工程における該実装体の概略断面図。 本発明の別の一態様における電子部品実装体の製造工程のフローチャート図。 本発明の実施形態に係る半導体パッケージの裏面電極と回路基板の電極端子の好ましい間隙距離を説明する図。 （ａ）〜（ｅ）は、本発明の別の一態様における電子部品実装体の製造工程における該実装体の概略断面図。 （ａ）本発明の実施の形態１におけるフリップチップ実装体の斜視図（ｂ）図２（ａ）のＡ−Ａ線断面図。 本発明の実施の形態１におけるフリップチップ実装体およびフリップチップ実装方法を説明する概略工程断面図。 （ａ）図３（ａ）の板状体を斜め下方から見た斜視図（ｂ）図３（ｂ）の半導体チップが装着された板状体を斜め下方から見た斜視図。 （ａ）本発明の実施の形態２におけるフリップチップ実装体の斜視図（ｂ）図５（ａ）のＡ−Ａ線断面図。 本発明の実施の形態２におけるフリップチップ実装体およびフリップチップ実装方法を説明する概略工程断面図。 （ａ）図６（ａ）の箱状体を斜め下方から見た斜視図（ｂ）図６（ｂ）の半導体チップが装着された箱状体を斜め下方から見た斜視図。
符号の説明
１０ 半導体パッケージ（電子部品）
１１ 裏面電極端子
２０ スペーサ
２１、２２ 接合パッド
２３ コア材料
２４ 樹脂材料
３０ 半田樹脂ペースト
３１ 対流
４０ 回路基板
４１ 電極端子
５０ 半田バンプ
１００ 電子部品実装体
１１０ 回路基板
１１１ 接続端子
１１２ 対流添加剤
１１３ 半田樹脂ペースト
１２１ 素子電極
１２２ 半田バンプ
２０１，３０７，４０１，５１０ 回路基板
２０４，３０８，４０２，５１１ 接続端子
４０７ 樹脂
３０６ 樹脂組成物
２０６，３０４，４０４，５０７ 半導体チップ
２０７，３０５，４０６，５０８ 電極端子
２０８，３１３，４０５，５１４ はんだ層
２００，４００ フリップチップ実装体
２０２，３０２ 突起部
２０３，４０７，５０９ 樹脂組成物
２０５，３０１ 板状体
２０９，３１４ 擬似バンプ
２１０，３０９ 電極
４０３，５０４ 箱状体
３０３ 真空吸引装置
３１０ 接合電極
３１１，５１２ ヒータ
３１２，５１３ ガス
４０８，５０６ 孔
４０９，５０５ 鍔
５０１ 搬送装置
５０２ ヒンジ

Claims (35)

  1. 電子部品と、
    前記電子部品が実装される回路基板と
    を備えた実装体であって、
    前記電子部品には、前記回路基板に面する電子部品表面に複数の電極端子が形成されており、
    前記回路基板には、前記複数の電極端子のそれぞれに対応して、電極端子が形成されており、
    前記接続した回路基板の電極端子と電子部品の電極端子部以外の領域に、複数個のスペーサ部材を配した構成をしており、
    前記回路基板の電極端子と、前記電子部品の電極端子とは、自己集合的に形成された半田バンプによって電気的に接続されている、電子部品実装体。
  2. 前記複数個のスペーサの高さは、
    前記半田バンプの高さが、
    前記電子部品の電極端子において最も短い辺の長さの半分と、
    前記回路基板の電極端子において最も短い辺の長さの半分を
    加えた高さ以下となるようにして設定した、請求項１記載の電子部品実装体。
  3. 前記複数個のスペーサ部材が、半田材料である、請求項１または請求項２記載の電子部品実装体。
  4. 前記複数個のスペーサ部材が、熱硬化型樹脂材料である、請求項１または請求項２記載の電子部品実装体。
  5. 前記複数個のスペーサ部材が、光硬化型樹脂材料である、請求項１または請求項２記載の電子部品実装体。
  6. 前記複数個のスペーサ部材が、熱可塑性樹脂材料である、請求項１または請求項２記載の電子部品実装体。
  7. 前記複数個のスペーサ部材が、ホットメルト型樹脂材料である、請求項１または請求項２記載の電子部品実装体。
  8. 前記複数個のスペーサ部材が、コア材を樹脂材料で被覆した構成を有している、請求項１または請求項２記載の電子部品実装体。
  9. 請求項１から８記載の何れか一つに記載の電子部品実装体を備えた電子機器。
  10. 電極端子が配列された表面を有する電子部品を用意する工程（ａ）、
    前記電子部品の電極端子に対応して配列された電極端子が配列された表面を有する回路基板を用意する工程（ｂ）、
    前記電子部品または回路基板の少なくとも一方に、前記電極端子を有する面上の前記電極端子部以外に、複数個のスペーサが形成されてなり（ｃ）、
    樹脂中に、半田粉と、当該樹脂が加熱されたときに沸騰する対流添加剤とが含有された半田樹脂ペーストを、前記電子部品または前記回路基板の少なくとも一方の面上に付与する工程（ｄ）、
    前記電子部品を、前記半田樹脂ペーストを挟んで、前記回路基板の上に配置する工程（ｅ）および、
    前記半田樹脂ペーストを加熱することにより、前記対流添加剤を沸騰させて前記樹脂により、前記電子部品が有する電極端子と、前記電極端子に対応して前記回路基板に形成されている電極端子とを、前記樹脂中で溶融した前記半田粉を前記樹脂中で流動させ、前記半田粉を自己集合および成長させることにより電気的に接続する工程（ｆ）、
    を包含し、前記工程で用意されている複数個のスペーサにより、前記電子部品に配列した電極端子と、それに対応して回路基板面上に配列された電極端子間には、一定の間隙が形成されている、請求項１から請求項８いずれかに記載の電子部品実装体の製造方法。
  11. 電極端子が配列された表面を有する電子部品を用意する工程（ａ）、
    前記電子部品の電極端子に対応して配列された電極端子が配列された表面を有する回路基板を用意する工程（ｂ）、
    前記電子部品または回路基板の少なくとも一方に、前記電極端子を有する面上の前記電極端子部以外に、複数個のスペーサが形成されてなり（ｃ）、
    前記電子部品を、前記回路基板の上に配置する工程（ｄ）、
    樹脂中に、半田粉と、当該樹脂が加熱されたときに沸騰する対流添加剤とが含有された半田樹脂ペーストを、前記電子部品と回路基板間に形成された空間に充填する工程（ｅ）および、
    前記半田樹脂ペーストを加熱することにより、前記対流添加剤を沸騰させて前記樹脂により、前記電子部品が有する電極端子と、前記電極端子に対応して前記回路基板に形成されている電極端子とを、前記樹脂中で溶融した前記半田粉を前記樹脂中で流動させ、前記半田粉を自己集合および成長させることにより電気的に接続する工程（ｆ）、
    を包含し、前記工程で用意されている複数個のスペーサにより、前記電子部品に配列した電極端子と、それに対応して回路基板面上に配列された電極端子との間に、一定の間隙が形成されている、請求項１から請求項８いずれかに記載の電子部品実装体の製造方法。
  12. 前記電子部品を、前記回路基板の上に配置する工程において、前記複数個のスペーサによって電子部品と回路基板との付着、保持を行う、請求項１０または請求項１１に記載の電子部品実装体の製造方法。
  13. 複数の接続端子を有する回路基板と、
    前記接続端子と対向して配置される複数の電極端子を有する半導体チップと、
    前記半導体チップが内側で位置合わせされ接着された、少なくとも端部に２つの突起部を有する板状体とを有し、
    前記回路基板の前記接続端子と前記半導体チップの前記電極端子とがはんだ層で電気的に接続されるとともに、少なくとも前記回路基板と前記半導体チップが樹脂で固定されていることを特徴とするフリップチップ実装体。
  14. 前記回路基板の前記接続端子を囲うように電極を設け、前記電極の上に擬似バンプが形成されていることを特徴とする請求項１３に記載のフリップチップ実装体。
  15. 前記電極が、離散的に形成されていることを特徴とする請求項１４に記載のフリップチップ実装体。
  16. 少なくとも前記板状体の前記突起部の先端が金属または金属を被覆した樹脂からなり、はんだに対して濡れ性を有していることを特徴とする請求項１３または請求項１４に記載のフリップチップ実装体。
  17. 前記回路基板と前記板状体の前記突起部が圧着または超音波接合によって接合されていることを特徴とする請求項１３または請求項１４に記載のフリップチップ実装体。
  18. 前記回路基板と前記板状体が前記樹脂組成物の樹脂によって接合されたことを特徴とする請求項１３から請求項１７までのいずれかに記載のフリップチップ実装体。
  19. 複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、
    少なくとも端部に２つの突起部を有する板状体に前記半導体チップを位置合わせして接着させる工程と、
    はんだ粉と対流添加剤および樹脂を主成分とする樹脂組成物を前記回路基板または前記半導体チップに塗布または付着する工程と、
    前記回路基板の上に前記半導体チップを接着した前記板状体の前記突起部を位置合わせして配置するとともに、前記突起部により前記回路基板と前記半導体チップとの間隔を一定にして固定する工程と、
    前記樹脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸騰または分解によりガスを発生させる工程と、
    前記ガスが対流し前記板状体の前記突起部の間から排出する過程で、溶融した前記はんだ粉を前記樹脂組成物中で流動させ、前記はんだ粉を自己集合および成長させることにより前記接続端子と前記電極端子とを電気的に接続させる工程とを有することを特徴とするフリップチップ実装方法。
  20. 前記樹脂組成物が、板状樹脂、シート状樹脂またはペースト状樹脂からなり、前記回路基板または前記半導体チップに付着させることが可能であることを特徴とする請求項１９に記載のフリップチップ実装方法。
  21. 前記板状体の前記突起部を前記回路基板に固定する工程が、予め前記回路基板の上に形成された固定用のはんだによって固定されていることを特徴とする請求項１９または請求項２０に記載のフリップチップ実装方法。
  22. 前記板状体の前記突起部を前記回路基板に固定する工程が、
    前記回路基板に前記板状体の前記突起部を圧着または超音波接合によって接合したことを特徴とする請求項１９または請求項２０に記載のフリップチップ実装方法。
  23. 複数の接続端子を有する回路基板と、
    前記接続端子と対向して配置される複数の電極端子を有する半導体チップと、
    前記半導体チップが内側で位置合わせされ接着された、少なくとも１方向が開口した通気可能な孔を有する箱状体とを有し、
    前記回路基板の前記接続端子と前記半導体チップの前記電極端子とがはんだ層で電気的に接続されるとともに、少なくとも前記回路基板と前記半導体チップが樹脂で固定されていることを特徴とするフリップチップ実装体。
  24. 前記箱状体が、前記半導体チップを覆い、前記箱状体の開口した周辺部に周端辺が突き出した鍔を有する箱形状に加工されたことを特徴とする請求項２３に記載のフリップチップ実装体。
  25. 前記箱状体の通気可能な前記孔が、前記箱状体の前記半導体チップを接着させていない側壁部にのみ開口されていることを特徴とする請求項２３または請求項２４に記載のフリップチップ実装体。
  26. 前記回路基板の前記接続端子を囲うように電極を設け、前記電極の上に擬似バンプが形成されていることを特徴とする請求項２３から請求項２５までのいずれかに記載のフリップチップ実装体。
  27. 前記電極が、離散的に形成されていることを特徴とする請求項２６に記載のフリップチップ実装体。
  28. 前記箱状体が金属または金属を被覆した樹脂からなり、はんだに対して濡れ性を有していることを特徴とする請求項２３から請求項２６までのいずれかに記載のフリップチップ実装体。
  29. 前記回路基板と前記箱状体が圧着または超音波接合によって接合されていることを特徴とする請求項２３から請求項２６までのいずれかに記載のフリップチップ実装体。
  30. 前記回路基板と前記箱状体が前記樹脂組成物の樹脂によって接合されたことを特徴とする請求項２３から請求項２６までのいずれかに記載のフリップチップ実装体。
  31. 複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、
    少なくとも１方向が開口した通気可能な孔を有する箱状体の内側に前記半導体チップを位置合わせして接着する工程と、
    はんだ粉と対流添加剤および樹脂を主成分とする樹脂組成物を前記回路基板または前記半導体チップに塗布または付着する工程と、
    前記回路基板の上に前記半導体チップを接着した前記箱状体を位置合わせして配置とともに、前記箱状体の開口した側の側端部により前記回路基板と前記半導体チップとの間隔を一定にして固定する工程と、
    前記樹脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸騰または分解によりガスを発生させる工程と、前記ガスが対流し前記箱状体の前記孔から排出する過程で、溶融した前記はんだ粉を前記樹脂組成物中で流動させ、前記はんだ粉を自己集合および成長させることにより前記接続端子と前記電極端子とを電気的に接続させる工程とを有することを特徴とするフリップチップ実装方法。
  32. 前記樹脂組成物が、板状樹脂、シート状樹脂またはペースト状樹脂からなり、前記回路基板または前記半導体チップに付着させることが可能であることを特徴とする請求項３１に記載のフリップチップ実装方法。
  33. 前記箱状体の開口した側の側端部を前記回路基板に固定する工程が、予め前記回路基板の上に形成された固定用のはんだによって固定されていることを特徴とする請求項３１に記載のフリップチップ実装方法。
  34. 前記箱状体の開口した側の側端部を前記回路基板に固定する工程が、前記回路基板に前記箱状体を圧着または超音波接合によって接合したことを特徴とする請求項３１に記載のフリップチップ実装方法。
  35. 前記箱状体の開口した側の側端部を前記回路基板に固定する工程が、前記樹脂組成物を前記回路基板と前記半導体チップとの間に介在させて、前記箱状体が前記開口した側の側端部が前記回路基板と接するまで押しつける工程であることを特徴とする請求項３１に記載のフリップチップ実装方法。
JP2007516252A 2005-05-17 2006-05-09 フリップチップ実装方法 Expired - Fee Related JP4402718B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005143745 2005-05-17
JP2005143745 2005-05-17
JP2005144887 2005-05-18
JP2005144887 2005-05-18
PCT/JP2006/309339 WO2006123554A1 (ja) 2005-05-17 2006-05-09 フリップチップ実装体およびフリップチップ実装方法

Publications (2)

Publication Number Publication Date
JPWO2006123554A1 true JPWO2006123554A1 (ja) 2008-12-25
JP4402718B2 JP4402718B2 (ja) 2010-01-20

Family

ID=37431131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007516252A Expired - Fee Related JP4402718B2 (ja) 2005-05-17 2006-05-09 フリップチップ実装方法

Country Status (3)

Country Link
US (1) US20090085227A1 (ja)
JP (1) JP4402718B2 (ja)
WO (1) WO2006123554A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230067845A1 (en) * 2021-08-30 2023-03-02 International Business Machines Corporation Creating a standoff for a low-profile component without adding a process step

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101411251B (zh) * 2006-03-28 2011-03-30 松下电器产业株式会社 凸块形成方法及凸块形成装置
KR100793078B1 (ko) * 2006-06-15 2008-01-10 한국전자통신연구원 플립 칩 패키지 및 그 제조방법
JP5020629B2 (ja) * 2006-12-28 2012-09-05 パナソニック株式会社 電子部品の接続方法
JP2008226946A (ja) * 2007-03-09 2008-09-25 Nec Corp 半導体装置およびその製造方法
KR100872711B1 (ko) * 2007-06-29 2008-12-05 주식회사 동부하이텍 칩적층 구조물 및 이의 제조 방법
KR101378093B1 (ko) 2007-11-07 2014-03-27 주식회사 케이티 그라운드 벽을 구비하는 인쇄회로기판
JP2009186707A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
JP2010034504A (ja) * 2008-07-02 2010-02-12 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
JP5264585B2 (ja) * 2009-03-24 2013-08-14 パナソニック株式会社 電子部品接合方法および電子部品
JP5414336B2 (ja) * 2009-04-16 2014-02-12 パナソニック株式会社 電子部品
JP5237242B2 (ja) * 2009-11-27 2013-07-17 日東電工株式会社 配線回路構造体およびそれを用いた半導体装置の製造方法
JP2011165968A (ja) * 2010-02-10 2011-08-25 Nec Corp 電子部品の実装構造及び実装方法
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
JP5505171B2 (ja) * 2010-07-30 2014-05-28 富士通株式会社 回路基板ユニット、回路基板ユニットの製造方法、及び電子装置
KR101711499B1 (ko) 2010-10-20 2017-03-13 삼성전자주식회사 반도체 패키지 및 그 제조 방법
DE102011000866A1 (de) * 2011-02-22 2012-08-23 Friedrich-Alexander-Universität Erlangen-Nürnberg Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung
TWI612591B (zh) 2011-10-26 2018-01-21 日立化成股份有限公司 迴焊薄膜、焊料凸塊形成方法、焊料接合的形成方法及半導體裝置
JP5975040B2 (ja) * 2011-12-09 2016-08-23 住友電気工業株式会社 撮像装置およびその製造方法
US9723725B2 (en) * 2013-05-29 2017-08-01 Finisar Corporation Rigid-flexible circuit interconnects
CN103972159B (zh) * 2014-04-01 2017-03-22 苏州晶方半导体科技股份有限公司 三维封装结构及其形成方法
US10435555B2 (en) * 2014-05-29 2019-10-08 Az Electronic Materials (Luxembourg) S.A.R.L Void forming composition, semiconductor device provided with voids formed using composition, and method for manufacturing semiconductor device using composition
JP6752669B2 (ja) * 2016-09-28 2020-09-09 エルジー ディスプレイ カンパニー リミテッド 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
JP6989264B2 (ja) * 2017-01-26 2022-01-05 三菱電機株式会社 半導体装置およびその製造方法
CN110678288B (zh) 2017-05-05 2021-11-26 平克塞莫系统有限公司 用于产生焊接连接部的方法
WO2018202920A1 (de) 2017-05-05 2018-11-08 Pink Gmbh Thermosysteme Lötvorrichtung und verfahren zum herstellen einer lötverbindung unter verwendung von basis- und andruckplatten und einer anschlagvorrichtung
DE102017109747A1 (de) * 2017-05-05 2018-11-08 Pink Gmbh Thermosysteme Verfahren zum Herstellen einer Lötverbindung
DE102017109748A1 (de) * 2017-05-05 2018-11-08 Pink Gmbh Thermosysteme Lötvorrichtung und Verfahren zum Herstellen einer Lötverbindung
JP6984183B2 (ja) * 2017-06-05 2021-12-17 富士電機株式会社 半導体パッケージ、半導体装置および半導体装置の製造方法
US11033990B2 (en) * 2018-11-29 2021-06-15 Raytheon Company Low cost approach for depositing solder and adhesives in a pattern for forming electronic assemblies
CN111385969A (zh) * 2018-12-29 2020-07-07 余姚舜宇智能光学技术有限公司 一种线路板间的压合连接结构、压合连接方法
US11171104B2 (en) 2019-10-24 2021-11-09 Marvell Asia Pte, Ltd. IC chip package with dummy solder structure under corner, and related method
DE102020124955A1 (de) * 2020-09-24 2022-03-24 Sphera Technology Gmbh Elektronikeinheit mit einem integrierten Schaltkreis und Verfahren zu deren Herstellung
DE102021131099A1 (de) 2021-11-26 2023-06-01 Rolls-Royce Deutschland Ltd & Co Kg Leiterplattenanordnung
CN114170925A (zh) * 2021-12-07 2022-03-11 Tcl华星光电技术有限公司 显示模组及其制作方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4992548A (ja) * 1973-01-10 1974-09-04
US4942140A (en) * 1987-03-25 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Method of packaging semiconductor device
JPH0671026B2 (ja) * 1987-03-25 1994-09-07 三菱電機株式会社 半導体実装方法
JPH0747233B2 (ja) * 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH065659A (ja) * 1992-06-18 1994-01-14 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
JPH0831874A (ja) * 1994-07-15 1996-02-02 Hitachi Ltd 半導体装置
JPH08195416A (ja) * 1995-01-19 1996-07-30 Matsushita Electric Ind Co Ltd チップの実装構造および実装方法
US6070321A (en) * 1997-07-09 2000-06-06 International Business Machines Corporation Solder disc connection
JP2000299330A (ja) * 1999-04-14 2000-10-24 Matsushita Electric Ind Co Ltd ベアチップ実装基板、ベアチップ実装方法及びベアチップ実装装置
US6583354B2 (en) * 1999-04-27 2003-06-24 International Business Machines Corporation Method of reforming reformable members of an electronic package and the resultant electronic package
DE10135393B4 (de) * 2001-07-25 2004-02-05 Infineon Technologies Ag Elektronisches Bauteil, Herstellverfahren, sowie Verfahren zum Herstellen einer elektrischen Verbindung zwischen dem Bauteil und einer Leiterplatte
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
US20030162911A1 (en) * 2002-01-31 2003-08-28 Yue Xiao No flow underfill composition
US7138583B2 (en) * 2002-05-08 2006-11-21 Sandisk Corporation Method and apparatus for maintaining a separation between contacts
US6786391B2 (en) * 2002-10-16 2004-09-07 Kac Holdings, Inc. Method of controlling solder deposition utilizing two fluxes and preform
US6824041B2 (en) * 2002-10-21 2004-11-30 Agilent Technologies, Inc. High temperature eutectic solder ball attach
JP3769688B2 (ja) * 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
US7524748B2 (en) * 2003-02-05 2009-04-28 Senju Metal Industry Co., Ltd. Method of interconnecting terminals and method of mounting semiconductor devices
JP3964911B2 (ja) * 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
JP3955302B2 (ja) * 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
KR101215243B1 (ko) * 2004-12-17 2012-12-24 파나소닉 주식회사 플립 칩 실장용 수지 조성물 및 범프 형성용 수지 조성물
KR101084777B1 (ko) * 2005-02-03 2011-11-21 파나소닉 주식회사 플립 칩 실장체와 그 실장 방법 및 범프 형성 방법
US7910403B2 (en) * 2005-03-09 2011-03-22 Panasonic Corporation Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same
US7927997B2 (en) * 2005-03-15 2011-04-19 Panasonic Corporation Flip-chip mounting method and bump formation method
CN100533701C (zh) * 2005-03-16 2009-08-26 松下电器产业株式会社 使用了导电性粒子的倒装片安装方法
WO2006098196A1 (ja) * 2005-03-17 2006-09-21 Matsushita Electric Industrial Co., Ltd. 半導体チップを備えた実装体およびその製造方法
JP4696110B2 (ja) * 2005-03-17 2011-06-08 パナソニック株式会社 電子部品の実装方法及び電子部品実装装置
JP4405554B2 (ja) * 2005-03-24 2010-01-27 パナソニック株式会社 電子部品の実装方法
US7732920B2 (en) * 2005-03-28 2010-06-08 Panasonic Corporation Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
WO2006103949A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法および基板間接続方法
EP1865549A4 (en) * 2005-03-29 2012-07-11 Panasonic Corp RETURN CHIP MOUNTING METHOD AND DAMPER FORMING METHOD
EP1873819A4 (en) * 2005-04-06 2012-07-11 Panasonic Corp BALL CONNECTION METHOD AND CONNECTION BALL FORMATION METHOD
US7875496B2 (en) * 2005-05-17 2011-01-25 Panasonic Corporation Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
JP4401386B2 (ja) * 2005-05-24 2010-01-20 パナソニック株式会社 ハンダバンプ形成方法および半導体素子の実装方法
US7640659B2 (en) * 2005-09-02 2010-01-05 Panasonic Corporation Method for forming conductive pattern and wiring board
CN100573840C (zh) * 2006-02-21 2009-12-23 松下电器产业株式会社 安装体及其制造方法
JPWO2007099866A1 (ja) * 2006-03-03 2009-07-16 パナソニック株式会社 電子部品実装体、ハンダバンプ付き電子部品、ハンダ樹脂混合物、電子部品の実装方法、および電子部品の製造方法
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
CN101411251B (zh) * 2006-03-28 2011-03-30 松下电器产业株式会社 凸块形成方法及凸块形成装置
WO2007125789A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 接続構造体及びその製造方法
US7506794B1 (en) * 2008-07-02 2009-03-24 International Business Machines Corporation High-temperature alloy standoffs for injection molding of solder

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230067845A1 (en) * 2021-08-30 2023-03-02 International Business Machines Corporation Creating a standoff for a low-profile component without adding a process step
US11812562B2 (en) * 2021-08-30 2023-11-07 International Business Machines Corporation Creating a standoff for a low-profile component without adding a process step

Also Published As

Publication number Publication date
WO2006123554A1 (ja) 2006-11-23
US20090085227A1 (en) 2009-04-02
JP4402718B2 (ja) 2010-01-20

Similar Documents

Publication Publication Date Title
JP4402718B2 (ja) フリップチップ実装方法
JP3955302B2 (ja) フリップチップ実装体の製造方法
JP4402717B2 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
US8071425B2 (en) Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
US7910403B2 (en) Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same
JP4084835B2 (ja) フリップチップ実装方法および基板間接続方法
JP4401411B2 (ja) 半導体チップを備えた実装体およびその製造方法
US20090102064A1 (en) Connection structure and method of producing the same
JP2006100775A (ja) バンプ形成方法及びはんだバンプ
WO2006123478A1 (ja) フリップチップ実装方法とフリップチップ実装装置及びフリップチップ実装体
JP2009152253A (ja) 半導体装置およびその製造方法
TWI822659B (zh) 用於低溫接合的結構和方法
JP2004128056A (ja) 半導体装置及びその製造方法
US8183697B2 (en) Apparatus and methods of forming an interconnect between a workpiece and substrate
CN100587930C (zh) 倒装片安装体及倒装片安装方法
JP4129837B2 (ja) 実装構造体の製造方法
JP5560713B2 (ja) 電子部品の実装方法等
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2003297977A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090828

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090828

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091029

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees