KR100793078B1 - 플립 칩 패키지 및 그 제조방법 - Google Patents

플립 칩 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100793078B1
KR100793078B1 KR1020060053919A KR20060053919A KR100793078B1 KR 100793078 B1 KR100793078 B1 KR 100793078B1 KR 1020060053919 A KR1020060053919 A KR 1020060053919A KR 20060053919 A KR20060053919 A KR 20060053919A KR 100793078 B1 KR100793078 B1 KR 100793078B1
Authority
KR
South Korea
Prior art keywords
solder
flip chip
chip package
melting point
substrates
Prior art date
Application number
KR1020060053919A
Other languages
English (en)
Other versions
KR20070119364A (ko
Inventor
엄용성
문종태
김종민
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060053919A priority Critical patent/KR100793078B1/ko
Priority to JP2006335937A priority patent/JP5329752B2/ja
Publication of KR20070119364A publication Critical patent/KR20070119364A/ko
Application granted granted Critical
Publication of KR100793078B1 publication Critical patent/KR100793078B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 접촉저항을 감소시킬 수 있는 플립 칩 패키지 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 패드가 각각 형성된 제1 및 제2 기판과, 상기 제1 및 제2 기판 중 적어도 어느 하나의 기판에 형성된 격벽과, 상기 제1 및 제2 기판의 패드 사이를 전기적으로 접속시키는 이방성 도전 접속제를 포함하는 플립 칩 패키지를 제공한다.
플립 칩, 저융점 솔더, 이방성 도전 접속제, 이방성 전도막, 격벽

Description

플립 칩 패키지 및 그 제조방법{FLIP CHIP PACKAGE AND METHOD FOR MANUFACTURING THE SAME}
도 1은 종래기술에 따른 플립 칩 패키지 및 그 제조방법을 설명하기 위하여 도시한 단면도.
도 2는 도 1에 도시된 전도성 입자의 구성을 설명하기 위하여 도시한 단면도.
도 3a 내지 도 3c는 본 발명의 실시예1에 따른 플립 칩 패키지 및 그 제조방법을 설명하기 위하여 도시한 단면도.
도 4는 본 발명의 실시예1에 따른 공정시 공정 조건을 설명하기 위하여 도시한 개념도.
도 5a 내지 도 5c는 본 발명의 실시예2에 따른 플립 칩 패키지 및 그 제조방법을 설명하기 위하여 도시한 단면도.
도 6은 솔더 볼(solder ball)을 도시한 단면도.
도 7은 일례로 도 6에 도시된 솔더 볼을 이용한 이방성 전도막으로 접속된 플립 칩 패키지를 도시한 단면도.
도 8은 다른 예로 도 6에 도시된 솔더 볼을 이용한 이방성 전도막으로 접속 된 플립 칩 패키지를 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 11, 21, 31, 41 : 상부기판
2, 12, 22, 32, 42 : 하부기판
3, 4, 13, 14, 23, 24, 33, 34, 43, 44 : 패드
5 : 전도성 입자
5A : 고분자 볼
5B : 금속박막
6, 18, 28, 37, 45 : 고분자 수지
15, 25 : 제1 격벽
16, 26 : 제2 격벽
17, 27 : 저융점 솔더
19 : 솔더볼
19A : 고융점 솔더
19B : 저융점 솔더
본 발명은 반도체 패키지(package) 기술에 관한 것으로, 특히 전도성 접착제를 이용한 플립 칩 패키지(flip-chip) 제조방법, 더욱 상세하게는 이방성 도전 접속제를 적용하기 위한 플립 칩 패키지 및 그 제조방법에 관한 것이다.
반도체 패키징 기술은 최종 전자 제품의 성능, 크기, 가격 및 신뢰성 등을 결정하는 매우 중요한 기술이다. 특히, 고전기적 성능, 극소형, 고밀도, 저전력, 다기능, 초고속 신호처리, 영구적 신뢰성을 추구하는 최근의 전자제품에 있어서 극소형 패키지 부품은 컴퓨터, 정보통신, 이동통신, 고급 가전제품 등에서 필수 부품으로 사용된다.
반도체 패키지 기술 중 칩(chip)을 기판에 실장하는 기술로서 대표적인 기술 중 하나가 플립 칩(flip-chip) 패키지 기술이다. 현재 스마트 카드(smart card)와, LCD(Liquid Crystal Display), PDP(Plasma Display Panel) 장치 등과 같은 표시장치, 그리고 컴퓨터, 휴대용 전화기, 통신 시스템에 등의 패키징에 그 활용 범위를 넓혀가고 있다.
초기 플립 칩 패키지 기술은 솔더(solder)를 이용한 패키지 기술이 주류를 이루었다. 그러나, 일반적으로 솔더를 이용한 패키지 기술은 솔더 플럭스(solder flux) 도포공정, 칩과 기판 간의 정렬공정, 솔더 범프 리플로우(solder bump reflow) 공정, 플럭스 제거공정, 언더 필(under fill) 충진공정 및 경화공정 등의 공정을 거치게 되기 때문에 그 만큼 공정이 복잡하여 원가를 상승시키는 문제가 있다.
따라서, 최근에는 웨이퍼(wafer) 상태에서 플럭스와 언더 필의 기능을 갖는 폴리머(polymer) 재료를 도포하여 가공하는 패키지 기술에 대해 많은 연구가 이루어지고 있다. 또한, 솔더를 이용한 패키지 기술에 비해 저가이면서 극미세의 전극 피치가 가능하고, 리드가 없고(lead free), 플럭스가 없으며(fluxless), 저온 공정 등의 장점을 가지고 있는 전도성 접착제를 이용한 플립 칩 기술 개발이 진행되고 있다.
전도성 접착제는 크게 이방성 전도 접착제/막(Anisotropic Conductive Adhesive/Film), 등방성 도전 접착제(Isotropic Conductive Adhesive) 등의 형태가 있으며, 기본적으로 니켈(Ni), 금/폴리머(Au/polymer), 은(Ag) 등의 전도성 입자들과, 이 들이 내부에서 분산된 열경화성 및 열가소성의 절연수지(insulating resin)로 구성된다.
이하, 전도성 접착제로 이방성 도전막을 이용한 플립 칩 패키지 및 그 제조방법을 설명하기로 한다.
도 1은 종래기술에 따른 플립 칩 패키지 및 그 제조방법을 설명하기 위하여 도시한 단면도이고, 도 2는 도 1에 도시된 전도성 입자(5)의 구성을 설명하기 위하여 도시한 단면도이다.
도 1 및 도 2를 참조하면, 열경화성 수지(6)에 직경 대략 5~10㎛의 전도성 입자(5)를 분산시킨 이방성 도전막을 상부기판(1)과 하부기판(2)에 각각 형성된 금속 패드(3, 4) 사이에 위치시킨다. 이런 상태에서 이방성 도전막을 일정 온도에서 가열한 후 상부기판(1)과 하부기판(2)을 밀착시키면 이방성 도전막은 상부기판(1) 과 하부기판(2) 사이의 공간에 충진되고, 전도성 입자(5)는 상부기판(1)과 하부기판(2)의 금속 패드(3, 4) 사이에서 전기적 도전 통로로 제공되어 진다. 이때, 전도성 입자(5)는 열가소성 고분자 볼(5A)의 표면에 금속박막(5B)이 코딩(coting)되어 형성된다.
이와 같이 종래기술에 따른 플립 칩 패키지 제조방법에서는 열가소성 고분자 볼(5A)의 표면에 금속박막(5B)이 코팅된 전도성 입자(5)를 사용하기 때문에 전도성 입자(5)와, 상부기판(1)과 하부기판(2)의 각각에 형성된 금속패드(3, 4) 간의 물리적 접촉으로 의해 도전의 특성이 유지됨으로 상대적으로 접촉저항이 매우 큰 단점이 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 다음과 같은 목적들이 있다.
첫째, 본 발명은 접촉저항을 감소시킬 수 있는 플립 칩 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
둘째, 본 발명은 본딩(bonding) 효과를 개선시킬 수 있는 플립 칩 패키지 및 그 제조방법을 제공하는데 다른 목적이 있다.
셋째, 본 발명은 신뢰성이 우수한 플립 칩 패키지 및 그 제조방법을 제공하는데 또 다른 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 패드가 각각 형성된 제1 및 제2 기판과, 상기 제1 및 제2 기판 중 적어도 어느 하나의 기판에 형성된 격벽과, 상기 제1 및 제2 기판의 패드 사이를 전기적으로 접속시키는 이방성 도전 접속제를 포함하되, 상기 이방성 도전 접속제는, 솔더와, 상기 솔더가 내부에서 분산된 고분자 수지를 포함하는 플립 칩 패키지를 제공한다.
또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 패드가 각각 형성된 제1 및 제2 기판과, 상기 제1 및 제2 기판의 패드 사이를 전기적으로 접속시키는 이방성 도전 접속제를 포함하되, 상기 이방성 도전 접속제는 제1 솔더와, 상기 제1 솔더의 표면을 덮도록 서로 다른 융점을 갖는 물질로 형성된 제2 솔더로 이루어진 솔더 볼과, 상기 솔더 볼이 내부에서 분산된 고분자 수지를 포함하는 플립 칩 패키지를 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은, 패드가 각각 형성된 제1 및 제2 기판을 준비하는 단계와, 상기 제1 및 제2 기판 중 적어도 어느 하나의 기판에 제1 및 제2 격벽을 형성하는 단계와, 상기 제1 및 제2 기판에 각각 형성된 상기 패드가 서로 대향되도록 상기 패드 사이를 솔더와 고분자 수지가 혼합된 이방성 도전 접속제를 이용하여 접합시키는 단계와, 상기 솔더의 녹는점보다 높은 제1 온도로 상승시켜 상기 솔더를 통해 상기 패드를 서로 접합시키는 단계와, 상기 제1 온도를 상기 제1 격벽의 녹는점보다 높은 제2 온도까지 상승시켜 상기 제1 및 제2 기판 사이의 간격이 상기 제2 격벽의 두께로 유지되도록 하는 단계를 포함하는 플립 칩 패키지 제조방법을 제공한다.
본 발명은 전도성 입자의 물리적 접촉이 아닌 금속의 용융에 의한 금속 간의 결합을 이용하여 보다 높은 신뢰성, 높은 열전도 특성, 그리고 낮은 접촉저항을 얻을 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부한 도면을 참조하여 설명한다. 또한 명세서 전체에 걸쳐서 동일한 도면부호(또는, 참조부호)로 표시된 부분은 동일한 요소들을 나타낸다.
실시예1
도 3a 내지 도 3c는 본 발명의 실시예1에 따른 플립 칩 패키지 및 그 제조방법을 설명하기 위하여 도시한 공정 단면도이다.
먼저, 도 3a에 도시된 바와 같이, 일부분에 각각 금속 패드(13, 14)가 형성된 상부기판(11)과 하부기판(12)을 제공하고, 상부기판(11)과 하부기판(12)의 최외곽부 각각에 제1 격벽(a first stand-off)(15)을 형성하고, 제1 격벽(15)의 안쪽으로 상부기판(11)과 하부기판(12)에 각각 제2 격벽(a second stand-off)(16)을 형성한다. 그리고, 상부기판(11)과 하부기판(12)의 금속 패드(13, 14) 사이에 저융점 솔더(17)를 열경화성 고분자 수지(18)와 혼합하여 제작된 이방성 도전 접속제를 위치시킨다.
상부기판(11)과 하부기판(12)은 플렉시블(flexible) PCB(Printed Circuit Board)이거나, 실리콘(silicon)을 기반으로 하는 소자 중 선택된 어느 하나의 소자 일 수 있다.
제1 격벽(15)은 녹는점이 낮은 열가소성 물질 혹은 열경화성 물질로서 제작되며, 주어진 온도에서 기계적 강도가 이방성 도전 접속제에 사용되는 고분자 수지(18)의 기계적 강도와 동일하거나 낮은 특성을 갖는 물질로 선택되어야 한다. 예컨대, 제1 격벽(15)은 저융점 솔더(17)의 녹는점보다 대략 20℃ 정도 높은 녹는점을 갖는 물질들 중 선택된 어느 하나의 물질로 형성할 수 있으며, 구체적으로 폴리에틸렌(polyethylene) 계열, 폴리스타이렌(polystylene) 계열, 완전 경화되기 전의 에폭시(epoxy) 계열 혹은 폴리이미드(polyimide) 등이 사용될 수 있다. 또한, 기계적 강도는 온도와 밀접한 관계가 있음으로 온도에 따라 공정 중에 적절히 고려될 수 있다.
제2 격벽(16)은 상대적으로 녹는점이 높은 열가소성 물질, 유리 천이온도가 높은 열경화성물질 또는 금속물질로 사용이 가능하며, 근본적으로 온도에 기계적 강도가 변하지 않는 물질를 선택하여 사용한다. 예컨대, 제2 격벽(16)은 금(Au) 등과 같은 금속이나 완전 경화된 열경화성 고분자 소재인 에폭시 계열 혹은 폴리이미드 계열의 물질들 중 선택된 어느 하나의 물질로 형성할 수 있으며, 에폭시를 사용하는 경우 완전 경화된 상태임으로 녹는점은 거의 없고 기계적 강도는 수 GPa를 유지하게 된다.
저융점 솔더(17)는 일정한 녹는점을 갖는 2종류의 물질이 합성된 물질 또는 그 이상의 물질이 합성된 물질을 사용할 수 있다. 여기서, 상기 물질로는 주석(Sn), 인듐(In), 은(Ag), 구리(Cu) 등이 사용될 수 있다. 또한 저융점, 솔더(17) 의 녹는점은 상기 물질들의 혼합 비율에 따라 70~220℃ 범위 내에서 다양하게 조정할 수 있다.
한편, 고온에서 저융점 솔더(17)의 기계적 강도를 보다 안정적이고 효과적으로 유지하기 위해서는 저융점 솔더(17)를 단독으로 사용하는 대신에 도 6에 도시된 바와 같이 고융점 솔더(19A) 표면에 저융점 솔더(19B)를 덮은 구조의 솔더 볼(19)을 사용할 수 있다. 이와 같은 구조의 솔더 볼(19)을 사용하는 경우 고분자 수지 경화온도 영역에서 보다 큰 기계적 물성을 유지할 수 있고, 공정이 완료된 후 플립 칩 운용 중에 고온에서 보다 안정적으로 사용이 가능함으로 고신뢰성의 효과를 기대할 수 있다. 여기서, 고융점 솔더(19A)는 저융점 솔더(17)와 마찬가지로 주석(Sn), 인듐(In), 은(Ag), 구리(Cu) 중 선택된 2종류 물질 또는 그 이상의 물질이 합성된 물질로 형성할 수 있으며, 이들 물질의 혼합 비율을 조정하여 저융점 솔더(17)보다 높은 녹는점을 갖도록 형성한다.
공정 초기 온도는 상온 상태로 유지되기 때문에 이방성 도전 접속제 내부에는 저융점 솔더(17)가 수십 ㎛ 혹은 수 ㎛ 직경의 입자로서 존재한다. 그리고, 고분자 수지(18)는 B-단계(B-stage) 상태로서 필름 형태로 유지된다. 이에 따라, 상부기판(11)과 하부기판(12) 사이의 간격(S1)은 이방성 도전 접속제의 두께에 의하여 결정되게 된다.
이런 상태에서, 도 4에 나타낸 공정 온도 조건에 따라 서서히 온도를 증가시킨다.
도 4에 도시된 바와 같이, 온도를 상온에서부터 서서히 증가시켜 저융점 솔 더(17)의 녹는점인 'T1'에 도달하면 저융점 솔더(17)는 녹기 시작한다. 이런 상태에서 온도를 계속해서 증가시켜 온도가 'T2'에 도달하면 상부기판(11)과 하부기판(12) 사이의 간격은 상온에서의 간격(S1)보다 작은 'S2'를 유지하게 된다. 이후, 온도를 'T2'에 유지시키고, 간격을 'S2'에 유지시킨 상태에서 't3'까지 방치시킨다.
't1'에서 't3' 사이 동안에 온도를 저융점 솔더(17)의 녹는점보다 높은 상태를 유지하고, 고분자 수지(18)는 최소의 점도 상태를 유지하게 됨으로써 저융점 솔더(17)는 자체의 습윤(wetting) 특성으로 인하여 상부기판(11)과 하부기판(12)에 각각 형성된 금속 패드(13, 14) 사이를 도 3b에 도시된 바와 같이 좌우가 오목한 면(concave)을 갖는 형태로 접합하게 된다. 이때, 저융점 솔더(17)가 고분자 수지(18) 내에서 원활하게 유동하게 하기 위하여 고분자 수지(18)는 최저의 점도를 유지하여야 하며, 저융점 솔더(17)의 습윤 특성을 확보하기 위하여 충분한 시간 동안('t1'에서 't3') 방치되어야 한다. 또한, 제1 격벽(15)은 온도가 'T2'에서 유지된 상태에서 시간 't2'에서 't3' 동안 간격 'S2'를 유지하기 위하여 온도 'T2'보다 높은 녹는점을 가지고, 기계적 강도를 갖는 물질를 사용하여 제작되어지는 것이 바람직하다.
이어서, 저융점 솔도(17)의 습윤 동작이 완료된 후 온도를 계속 증가시켜 제1 격벽(15)의 녹는점인 온도 'T3'에 도달하면 제1 격벽(15)은 녹기 시작한다. 이에 따라, 상부기판(11)과 하부기판(12) 사이의 간격은 녹는점 혹은 유리 전이온도가 온도 'T4'보다 높은 제2 격벽(16)에 의하여 간격 'S2'보다 작은 'S3'으로 유지된 다. 간격 'S3'에서 저융점 솔더(17)는 상부기판(11)과 하부기판(12)에 더욱 밀착하게 되어 도 3c에 도시된 바와 같이 볼록하게 부푼 경사면(convex)을 갖는 형태로 접합된다. 이때, 고분자 수지(18)는 온도 'T3'에서 온도 'T4' 사이에서 경화반응을 시작하여 시간 't6'까지 경화반응을 완료하게 된다. 온도 'T4'에서 경화시간 't6'에 도달할 때까지 제2 격벽(16)은 간격 'S3'을 유지할 수 있도록 열 기계적 특성을 유지하여야 한다.
실시예2
도 5a 내지 도 5c는 본 발명의 실시예2에 따른 플립 칩 패키지 및 그 제조방법을 설명하기 위하여 도시한 공정 단면도이다.
도 5a 내지 도 5c를 참조하면, 본 발명의 실시예2에 따른 플립 칩 패키지 제조방법은 실시예1과 동일한 공정으로 진행된다. 다만, 실시예1에서는 도 3a 내지 도 3c에 도시된 바와 같이 제1 및 제2 격벽(15, 16)이 상부기판(11)과 하부기판(12)에 각각 형성되었으나, 실시예2에서는 하부기판(22)에만 제1 및 제2 격벽(25, 26)이 형성된다.
이와 같이, 본 발명의 실시예2에서는 공정상의 문제로 제1 및 제2 격벽(25, 26)이 하부기판(22)에만 형성된 구조에 대해 설명하였으나, 이와 반대로 도시되진 않았지만 제1 및 제2 격벽이 하부기판이 아닌 상부기판에만 형성된 구조도 가능하다.
한편, 도 6에 도시된 바와 같이 저융점 솔더(17) 대신에 솔더 볼(19)을 사용하는 경우 고분자 수지 경화온도 영역에서 보다 큰 기계적 물성을 유지할 수 있고, 공정이 완료된 후 운용 중에 고온에서 보다 안정적으로 사용이 가능함으로 고신뢰성의 효과를 기대할 수 있다.
도 7에 도시된 바와 같이, 도 6에 도시된 솔더 볼(19)을 사용하는 경우 상부기판(31)과 하부기판(32) 사이의 접합은 보다 안정적으로 유지된다. 여기서, '33', 34'는 금속 패드, '35'는 제1 격벽, '36'은 제2 격벽, '37'은 고분자 수지를 나타낸다.
도 8에 도시된 바와 같이, 상부기판(41)과 하부기판(42)에 각각 형성된 금속 패드(43, 44) 사이에서 솔더 볼(19)의 고융점 솔더(19A)는 고체 상태로 물리적으로 접촉한 상태로 존재하고, 저융점 솔더(19B)는 고융점 솔더(19A)를 감싼 상태로 상부기판(41)과 하부기판(42)에 각각 형성된 금속 패드(43, 44)와 용융 상태로 금속적 결합을 하게 된다. 이에 따라, 도 7에 도시된 구조와 달리 제1 및 제2 격벽(35, 36)을 사용하지 않을 수도 있으며, 이 경우 기존의 공정을 그대로 활용할 수 있는 이점이 있다.
상기에서 설명한 바와 같이 본 발명의 기술적 사상은 바람직한 실시예들을 통해 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다.
첫째, 본 발명에 의하면, 이방성 도전 접속제를 구성하는 전도성 입자의 물리적 접촉이 아닌 금속의 용융에 의한 금속 간의 결합을 유도함으로써 접촉저항을 감소시킬 수 있다.
둘째, 본 발명에 의하면, 상부기판과 하부기판 중 적어도 어느 하나의 기판에 제1 및 제2 격벽을 형성함으로써 금속 패드 간의 간격을 안정적으로 유지시킬 수 있다.
셋째, 본 발명에 의하면, 고융점 솔더와, 고융점 솔더의 표면을 덮는 저융점 솔더로 구성된 솔더 볼을 전도성 입자로 사용함으로써 소자의 신뢰성을 크게 개선시킬 수 있다.

Claims (21)

  1. 패드가 각각 형성된 제1 및 제2 기판;
    상기 제1 및 제2 기판 중 적어도 어느 하나의 기판에 형성된 격벽; 및
    상기 제1 및 제2 기판의 패드 사이를 전기적으로 접속시키는 이방성 도전 접속제를 포함하되,
    상기 이방성 도전 접속제는,
    솔더; 및
    상기 솔더가 내부에서 분산된 고분자 수지
    를 포함하는 플립 칩 패키지.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 기판 사이의 간격은 상기 격벽의 두께에 의해 결정되는 플립 칩 패키지.
  3. 제 1 항에 있어서,
    상기 격벽은 복수 개로 이루어진 플립 칩 패키지.
  4. 제 3 항에 있어서,
    상기 복수의 격벽은,
    외측에 형성된 제1 격벽; 및
    상기 제1 격벽과 녹는점이 다른 물질로 상기 제1 격벽의 내측에 형성된 제2 격벽
    을 포함하는 플립 칩 패키지.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 솔더는 상기 격벽보다 녹는점이 낮은 물질로 형성된 플립 칩 패키지.
  7. 제 1 항에 있어서,
    상기 패드는 상기 고분자 수지 내에서 용융된 상기 솔더를 통해 서로 접속된 플립 칩 패키지.
  8. 패드가 각각 형성된 제1 및 제2 기판;
    상기 제1 및 제2 기판 중 적어도 어느 하나의 기판에 형성된 격벽; 및
    상기 제1 및 제2 기판의 패드 사이를 전기적으로 접속시키는 이방성 도전 접속제를 포함하되,
    상기 이방성 도전 접속제는,
    제1 솔더와, 상기 제1 솔더의 표면을 덮도록 형성된 제2 솔더로 이루어진 솔더 볼; 및
    상기 솔더 볼이 내부에서 분산된 고분자 수지
    를 포함하는 플립 칩 패키지.
  9. 제 8 항에 있어서,
    상기 제2 솔더는 상기 제1 솔더보다 융점이 낮은 물질로 이루어진 플립 칩 패키지.
  10. 제 4 항에 있어서,
    상기 제1 및 제2 기판 사이의 간격은 상기 제2 격벽의 두께에 의해 결정되는 플립 칩 패키지.
  11. 제 4 항에 있어서,
    상기 제1 격벽은 상기 제2 격벽보다 낮은 녹는점을 갖는 물질로 형성된 플립 칩 패키지.
  12. 패드가 각각 형성된 제1 및 제2 기판; 및
    상기 제1 및 제2 기판의 패드 사이를 전기적으로 접속시키는 이방성 도전 접속제를 포함하되,
    상기 이방성 도전 접속제는,
    제1 솔더와, 상기 제1 솔더의 표면을 덮도록 서로 다른 융점을 갖는 물질로 형성된 제2 솔더로 이루어진 솔더 볼; 및
    상기 솔더 볼이 내부에서 분산된 고분자 수지
    를 포함하는 플립 칩 패키지.
  13. 제 12 항에 있어서,
    상기 제2 솔더는 상기 제1 솔더보다 융점이 낮은 물질로 이루어진 플립 칩 패키지.
  14. 패드가 각각 형성된 제1 및 제2 기판을 준비하는 단계;
    상기 제1 및 제2 기판 중 적어도 어느 하나의 기판에 제1 및 제2 격벽을 형성하는 단계;
    상기 제1 및 제2 기판에 각각 형성된 상기 패드가 서로 대향되도록 상기 패드 사이를 솔더와 고분자 수지가 혼합된 이방성 도전 접속제를 이용하여 접합시키는 단계;
    상기 솔더의 녹는점보다 높은 제1 온도로 상승시켜 상기 솔더를 통해 상기 패드를 서로 접합시키는 단계; 및
    상기 제1 온도를 상기 제1 격벽의 녹는점보다 높은 제2 온도까지 상승시켜 상기 제1 및 제2 기판 사이의 간격이 상기 제2 격벽의 두께로 유지되도록 하는 단계
    를 포함하는 플립 칩 패키지 제조방법.
  15. 제 14 항에 있어서,
    상기 제1 및 제2 격벽을 형성하는 단계는 상기 제1 격벽을 상기 제2 격벽보다 두껍게 형성하는 플립 칩 패키지 제조방법.
  16. 제 14 항에 있어서,
    상기 제1 및 제2 격벽을 형성하는 단계는 상기 제2 격벽을 상기 제1 격벽보 다 녹는점이 높은 물질로 형성하는 플립 칩 패키지 제조방법.
  17. 제 14 항 내지 제 16 항 중 어느 하나의 항에 있어서,
    상기 제1 및 제2 격벽을 형성하는 단계는 동일한 온도에서 상기 제1 격벽을 상기 고분자 수지와 기계적 강도가 동일한 특성을 갖는 물질로 형성하거나, 상기 고분자 수지보다 기계적 강도가 낮은 특성을 갖는 물질로 형성하는 플립 칩 패키지 제조방법.
  18. 제 14 항에 있어서,
    상기 이방성 도전 접속제를 이용하여 접합시키는 단계에서는 상기 제1 및 제2 기판 사이의 간격이 상기 이방성 도전 접속제의 두께로 유지되는 플립 칩 패키지 제조방법.
  19. 제 14 항에 있어서,
    상기 고분자 수지는 상기 제2 온도에서 경화되는 플립 칩 패키지 제조방법.
  20. 제 14 항에 있어서,
    상기 솔더는,
    제1 솔더;
    상기 제1 솔더의 표면을 덮도록 서로 다른 융점을 갖는 물질로 형성된 제2 솔더
    로 이루어진 플립 칩 패키지 제조방법.
  21. 제 20 항에 있어서,
    상기 제2 솔더를 상기 제1 솔더보다 융점이 낮은 물질로 형성하는 플립 칩 패키지 제조방법.
KR1020060053919A 2006-06-15 2006-06-15 플립 칩 패키지 및 그 제조방법 KR100793078B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060053919A KR100793078B1 (ko) 2006-06-15 2006-06-15 플립 칩 패키지 및 그 제조방법
JP2006335937A JP5329752B2 (ja) 2006-06-15 2006-12-13 フリップチップパッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060053919A KR100793078B1 (ko) 2006-06-15 2006-06-15 플립 칩 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070119364A KR20070119364A (ko) 2007-12-20
KR100793078B1 true KR100793078B1 (ko) 2008-01-10

Family

ID=38934973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060053919A KR100793078B1 (ko) 2006-06-15 2006-06-15 플립 칩 패키지 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP5329752B2 (ko)
KR (1) KR100793078B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975105B2 (en) * 2011-06-20 2015-03-10 Raytheon Company Hermetically sealed wafer packages

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040027377A (ko) * 2002-09-27 2004-04-01 코니카가부시끼가이샤 촬상 장치 및 휴대용 단말기

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62107443U (ko) * 1985-12-25 1987-07-09
JPH04236435A (ja) * 1991-01-18 1992-08-25 Toshiba Corp 半導体素子の実装方法
JPH11219982A (ja) * 1998-02-04 1999-08-10 Sony Chem Corp 導電粒子及びそれを用いた異方性導電接着剤
JP3955302B2 (ja) * 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040027377A (ko) * 2002-09-27 2004-04-01 코니카가부시끼가이샤 촬상 장치 및 휴대용 단말기

Also Published As

Publication number Publication date
KR20070119364A (ko) 2007-12-20
JP2007335832A (ja) 2007-12-27
JP5329752B2 (ja) 2013-10-30

Similar Documents

Publication Publication Date Title
KR100746330B1 (ko) 초음파를 이용한 전자부품간의 접속방법
KR101025620B1 (ko) 초음파 접합용 이방성 전도성 접착제 및 이를 이용한 전자부품 간 접속방법
US6518097B1 (en) Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
Yim et al. Recent advances on anisotropic conductive adhesives (ACAs) for flat panel displays and semiconductor packaging applications
KR100838647B1 (ko) Ａｃｆ／ｎｃｆ 이중층을 이용한 웨이퍼 레벨 플립칩패키지의 제조방법
US7442878B2 (en) Low stress conductive polymer bump
Chang et al. Characteristic study of anisotropic-conductive film for chip-on-film packaging
KR100456064B1 (ko) 극미세 피치 ｃｏｇ 기술용 이방성 전도성 필름
US9330999B2 (en) Multi-component integrated heat spreader for multi-chip packages
US9564400B2 (en) Methods of forming stacked microelectronic dice embedded in a microelectronic substrate
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001015551A (ja) 半導体装置およびその製造方法
KR20160128536A (ko) 고정된 도전볼 폴리머 필름층을 포함한 이방성 전도 필름 및 그 제조방법
KR101776584B1 (ko) 고정된 도전볼 폴리머 필름층을 포함한 이방성 전도 필름 및 그 제조방법
Aschenbrenner et al. Adhesive flip chip bonding on flexible substrates
KR101932337B1 (ko) 도전 입자의 이동을 제한하는 폴리머 층을 포함하는 이방성 전도 필름 및 수직 방향 초음파를 이용한 그 제조 방법
KR100793078B1 (ko) 플립 칩 패키지 및 그 제조방법
KR101025623B1 (ko) 코어쉘 구조의 초음파 접합용 이방성 전도성 접착제 및 이를 이용한 전자부품간 접속방법
US7960214B2 (en) Chip package
Son et al. Wafer-level flip chip packages using preapplied anisotropic conductive films (ACFs)
KR101211753B1 (ko) 고주파 전자기장을 이용한 전자부품 접속방법 및 장치
US20070216003A1 (en) Semiconductor package with enhancing layer and method for manufacturing the same
KR100946597B1 (ko) 눌림 특성이 우수한 도전성 입자 구조체와 그의 제조방법및 이를 이용한 이방성 도전 필름
KR20010069358A (ko) 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법
KR100877264B1 (ko) 저압 본딩용 전극을 구비한 반도체 디바이스 및 이를이용한 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121206

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131209

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141229

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171226

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee