JP5329752B2 - フリップチップパッケージ及びその製造方法 - Google Patents
フリップチップパッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP5329752B2 JP5329752B2 JP2006335937A JP2006335937A JP5329752B2 JP 5329752 B2 JP5329752 B2 JP 5329752B2 JP 2006335937 A JP2006335937 A JP 2006335937A JP 2006335937 A JP2006335937 A JP 2006335937A JP 5329752 B2 JP5329752 B2 JP 5329752B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder
- partition
- flip chip
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Description
実施形態1
図3A〜図3Cは、本発明の実施形態1に係るフリップチップパッケージ及びその製造方法の工程を説明するための断面図である。
図5A〜図5Cは、本発明の実施形態2に係るフリップチップパッケージ及びその製造方法を説明するための断面図である。
2,12,22,32,42 下部基板
3,4,13,14,23,24,33,34,43,44 パッド
5 導電性粒子
5A 高分子ボール
5B 金属薄膜
6,18,28,37,45 高分子樹脂
15,25 第1の隔壁
16,26 第2の隔壁
17,27 低融点はんだ
19 はんだボール
19A 高融点はんだ
19B 低融点はんだ
Claims (8)
- パッドがそれぞれ形成された第1の基板および第2の基板と、
前記第1の基板および前記第2の基板のうちのいずれか1つの基板に形成され、外側に形成された第1の隔壁と、前記第1の隔壁と融点が異なる物質で、前記第1の隔壁の内側に形成された第2の隔壁とを含む複数の隔壁と、
第1のはんだおよび前記第1のはんだの表面を覆うように形成された第2のはんだからなるはんだくずと、前記はんだくずが内部に分散された高分子樹脂とからなり、前記第1の基板および第2の基板の前記パッドの間を電気的に接続させる異方性導電接続材と
を備え、
前記第1の基板および第2の基板の間の間隔は、前記第2の隔壁の厚さによって決定され、
前記第2のはんだは、前記第1のはんだより融点が低い物質からなること
を特徴とするフリップチップパッケージ。 - 前記パッドは、前記高分子樹脂の中で溶融した前記第2のはんだを介して互いに接続されたことを特徴とする請求項1に記載のフリップチップパッケージ。
- 前記第1の隔壁は、前記第2の隔壁より低い融点を有する物質によって形成されたことを特徴とする請求項1に記載のフリップチップパッケージ。
- パッドがそれぞれ形成された第1の基板および第2の基板を準備するステップと、
前記第1の基板および前記第2の基板のうちのいずれか1つの基板に、第1の隔壁および前記第1の隔壁よりも高さの低い第2の隔壁を形成するステップと、
前記第1の基板および前記第2の基板にそれぞれ形成された前記パッドが互いに向かい合うように前記パッドの間を、第1のはんだおよび前記第1のはんだの表面を覆うように互いに異なる融点を有する物質によって形成された第2のはんだからなるはんだと、前記はんだが内部に分散された高分子樹脂とからなる異方性導電接続材を利用して接合させるステップと、
前記第2のはんだの融点より高い第1の温度まで上昇させて、前記第2のはんだを介して前記パッドを互いに接合させるステップと、
前記第1の温度を前記第1の隔壁の融点より高い第2の温度まで上昇させ、前記第1の基板および第2の基板の間隔が前記第2の隔壁の厚さに維持されるようにするステップと
を備え、
前記第2のはんだを、前記第1のはんだより融点が低い物質によって形成すること
を特徴とするフリップチップパッケージの製造方法。 - 前記第1の隔壁および前記第2の隔壁を形成する前記ステップは、前記第2の隔壁を前記第1の隔壁より融点が高い物質によって形成することを特徴とする請求項4に記載のフリップチップパッケージの製造方法。
- 前記第1の隔壁および前記第2の隔壁を形成する前記ステップは、同じ温度において、前記第1の隔壁を前記高分子樹脂と機械的強度が同じ特性を有する物質によって形成し、または、前記高分子樹脂より機械的強度が低い特性を有する物質によって形成することを特徴とする請求項4または5に記載のフリップチップパッケージの製造方法。
- 前記異方性導電接続材を利用して接合させる前記ステップにおいては、前記第1の基板および前記第2の基板の間の間隔が、前記異方性導電接続材の厚さに維持されることを特徴とする請求項4に記載のフリップチップパッケージの製造方法。
- 前記高分子樹脂は、前記第2の温度で硬化することを特徴とする請求項4に記載のフリップチップパッケージの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2006-0053919 | 2006-06-15 | ||
KR1020060053919A KR100793078B1 (ko) | 2006-06-15 | 2006-06-15 | 플립 칩 패키지 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007335832A JP2007335832A (ja) | 2007-12-27 |
JP5329752B2 true JP5329752B2 (ja) | 2013-10-30 |
Family
ID=38934973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006335937A Expired - Fee Related JP5329752B2 (ja) | 2006-06-15 | 2006-12-13 | フリップチップパッケージ及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5329752B2 (ja) |
KR (1) | KR100793078B1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8975105B2 (en) * | 2011-06-20 | 2015-03-10 | Raytheon Company | Hermetically sealed wafer packages |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62107443U (ja) * | 1985-12-25 | 1987-07-09 | ||
JPH04236435A (ja) * | 1991-01-18 | 1992-08-25 | Toshiba Corp | 半導体素子の実装方法 |
JPH11219982A (ja) * | 1998-02-04 | 1999-08-10 | Sony Chem Corp | 導電粒子及びそれを用いた異方性導電接着剤 |
US20040061799A1 (en) * | 2002-09-27 | 2004-04-01 | Konica Corporation | Image pickup device and portable terminal equipped therewith |
JP3955302B2 (ja) * | 2004-09-15 | 2007-08-08 | 松下電器産業株式会社 | フリップチップ実装体の製造方法 |
US20090085227A1 (en) * | 2005-05-17 | 2009-04-02 | Matsushita Electric Industrial Co., Ltd. | Flip-chip mounting body and flip-chip mounting method |
-
2006
- 2006-06-15 KR KR1020060053919A patent/KR100793078B1/ko not_active IP Right Cessation
- 2006-12-13 JP JP2006335937A patent/JP5329752B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20070119364A (ko) | 2007-12-20 |
JP2007335832A (ja) | 2007-12-27 |
KR100793078B1 (ko) | 2008-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101025620B1 (ko) | 초음파 접합용 이방성 전도성 접착제 및 이를 이용한 전자부품 간 접속방법 | |
US8890304B2 (en) | Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material | |
US6518097B1 (en) | Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive | |
KR100838647B1 (ko) | Acf/ncf 이중층을 이용한 웨이퍼 레벨 플립칩패키지의 제조방법 | |
JP2006302929A (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
KR20000063759A (ko) | 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법 | |
JP2001015551A (ja) | 半導体装置およびその製造方法 | |
KR20160128536A (ko) | 고정된 도전볼 폴리머 필름층을 포함한 이방성 전도 필름 및 그 제조방법 | |
KR101776584B1 (ko) | 고정된 도전볼 폴리머 필름층을 포함한 이방성 전도 필름 및 그 제조방법 | |
KR101979078B1 (ko) | 솔더 코팅된 금속 도전 입자를 사용한 이방성 전도 필름 | |
US20210265290A1 (en) | Semiconductor package structures and methods of manufacturing the same | |
JP5329752B2 (ja) | フリップチップパッケージ及びその製造方法 | |
KR101025623B1 (ko) | 코어쉘 구조의 초음파 접합용 이방성 전도성 접착제 및 이를 이용한 전자부품간 접속방법 | |
JP2017216300A (ja) | 導電粒子、ならびに回路部材の接続材料、接続構造、および接続方法 | |
JP3162068B2 (ja) | 半導体チップの実装方法 | |
KR101753066B1 (ko) | 도전성 입자를 포함하는 필름 및 이를 이용한 플립칩 패키지 제조방법 | |
US20070216003A1 (en) | Semiconductor package with enhancing layer and method for manufacturing the same | |
CN107452706A (zh) | 电路部件的连接构造以及连接方法 | |
JP2004006705A (ja) | 半導体装置の実装構造および回路基板 | |
US20040217380A1 (en) | Semiconductor device, electronic device, electronic apparatus, method for manufacturing a semiconductor device, and method for manufacturing an electronic device | |
US8703533B2 (en) | Semiconductor package and method for manufacturing the same | |
KR101214061B1 (ko) | 저가형 이방 도전성 페이스트를 사용한 전기적 접합 구조물의 제조방법 | |
JP3252848B2 (ja) | 半導体装置 | |
JP5037406B2 (ja) | 導電接着剤及びこれを利用したフリップチップボンディング方法 | |
JP2016018880A (ja) | 半導体装置の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5329752 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |