KR101214061B1 - 저가형 이방 도전성 페이스트를 사용한 전기적 접합 구조물의 제조방법 - Google Patents

저가형 이방 도전성 페이스트를 사용한 전기적 접합 구조물의 제조방법 Download PDF

Info

Publication number
KR101214061B1
KR101214061B1 KR1020100079701A KR20100079701A KR101214061B1 KR 101214061 B1 KR101214061 B1 KR 101214061B1 KR 1020100079701 A KR1020100079701 A KR 1020100079701A KR 20100079701 A KR20100079701 A KR 20100079701A KR 101214061 B1 KR101214061 B1 KR 101214061B1
Authority
KR
South Korea
Prior art keywords
curing catalyst
anisotropic conductive
conductive paste
substrate
chip
Prior art date
Application number
KR1020100079701A
Other languages
English (en)
Other versions
KR20120017171A (ko
Inventor
이종현
지상수
이창우
Original Assignee
한국생산기술연구원
서울과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원, 서울과학기술대학교 산학협력단 filed Critical 한국생산기술연구원
Priority to KR1020100079701A priority Critical patent/KR101214061B1/ko
Publication of KR20120017171A publication Critical patent/KR20120017171A/ko
Application granted granted Critical
Publication of KR101214061B1 publication Critical patent/KR101214061B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

경화촉매제와 경화촉매제 성분이 미 포함된 이방 도전성 페이스트를 별도로 사용한 전기적 접합 구조물의 제조방법이 개시된다. 이를 위하여 전극이 구비된 기판 상에 경화촉매제를 코팅하고, 상기 경화촉매제가 코팅된 기판 상에 경화촉매제가 미 포함된 이방 도전성 페이스트를 도포하며, 상기 이방 도전성 페이스트가 도포된 면에 전극이 구비된 칩을 접착시키고 열압착 공정을 수행하는 전기적 접합 구조물의 제조방법을 제공한다. 본 발명에 의하면, 솔더 접착보다 낮은 온도에서 칩 본딩 작업이 가능하고, 솔더 접착을 이용하는 경우보다 칩 본딩에 소요되는 시간이 줄어들며, 1액형 ACP를 사용하는 경우보다 ACP의 단가를 크게 줄일 수 있다.

Description

저가형 이방 도전성 페이스트를 사용한 전기적 접합 구조물의 제조방법{METHOD OF MANUFACTURING ELECTRIC CONNECTING STRUCTURE USING LOW PRICE ANISOTROPIC CONDUCTIVE PASTE}
본 발명은 경화촉매제와 경화촉매제 성분이 미 포함된 이방 도전성 페이스트를 별도로 사용한 전기적 접합 구조물의 제조방법에 관한 것으로, 보다 상세하게는 1액형 이방 도전성 페이스트(Anisotropic Conductive Paste, ACP)의 문제점인 고가격 또는 상온 보존시간(pot life) 미확보의 단점을 개선하면서 고속 칩(chip) 본딩 공정을 가능하게 하는 전기적 접합 구조물의 제조방법에 관한 것이다.
반도체 패키징 분야 또는 RFID 태크(tag) 제작 분야에서는 칩을 필름, 기판, 보드, 웨이퍼 등에 접속(interconnection)하는 공정을 수행하기 위해 솔더, ACP, ACF(Anisotropic Conductive Film) 등이 사용 되고 있다. 예를 들어, 필름과 칩 간의 전기적 접속, 칩과 기판 간의 전기적 접속, 또는 칩과 보드 간의 전기적 접속에는 솔더를 용융시켜 접속시키는 공정이 일반적이지만, 새로운 패키징 소재의 사용 및 RFID 산업의 확대로 저온 접속 공정이 더욱 요구되고, 첨단의 칩 접속공정이 수십 마이크로미터 수준으로 점점 미세화 되고 있는 추세이기 때문에 저온 접속과 미세 피치 접속이 가능한 이방 도전성 페이스트에 대한 관심이 확대되고 있다.
RFID 태그 제조 산업에 집중하여 이방 도전성 페이스트의 장점을 설명하면 다음과 같다.
RFID 태그 제조 공정에서의 경쟁력은 단위 시간에 얼마나 많은 태그를 제조하여 개당 제조단가를 낮출 수 있냐는 점인데, 이를 위해 대부분 업체들이 R2R(reel-to-reel) 공정을 사용하게 되므로 칩의 고속 본딩 공정이 반드시 채택되어야 한다.
그러나 칩의 본딩 공정은 최소한의 예열과정이 필요하므로 그 공정온도가 낮을수록 고속 공정이 유리해진다. 또한, 고속 경화 특성을 가지는 고분자 혼합제(formulation)의 경화 속도는 솔더링 공정에서 충분한 두께의 반응층을 형성시키기 위한 반응시간보다 빠르므로 보다 향상된 속도의 본딩 공정이 가능하다. 일예로 고속 경화 특성을 가지는 이방 도전성 페이스트는 10초 이내에서도 칩 본딩을 수행할 수도 있다. 이에 따라, 일반적인 솔더링 공정에 비해 공정 온도가 낮으면서도 고속 칩 본딩이 가능한 이방 도전성 페이스트와 같은 고분자 기반의 도전성 접착소재는 RFID 태그 제조 산업의 주요 접속 소재로서 사용되고 있고, 지속적으로 그 적용이 확대될 것으로 예상된다.
아울러, 태그의 개당 단가를 보다 낮추기 위해서는 이방 도전성 페이스트 자체의 가격도 보다 저렴해져야 한다. 요컨대 RFID 태그 제작용 이방 도전성 페이스트는 그 조성이 저가형이면서 공정온도가 낮고, 공정시간은 빠른 특성이 필수적이다.
도 1 내지 도 3은 종래기술에 따른 이방 도전성 페이스트를 사용한 칩 본딩 공정순서를 일부 도시한 단면도로써, 기판과 칩의 접합 영역을 나타낸다. 또한, 도 4는 종래기술로 제작된 전기적 접합 구조물을 나타내는 단면도이다.
구체적으로, 도 1은 접착소재를 도포하기 전의 기판 및 칩을 나타내는 단면도이고, 도 2는 기판의 상에 접착소재가 도포된 기판 및 칩을 나타내는 단면도이며, 도 3은 열융착기(hot bar)를 이용하여 기판과 칩의 사이에 위치한 접착소재를 경화시키는 것을 나타내는 단면도이다.
도 1을 참조하면, 첫 번째는 기판(100)의 상부에 전기적 신호를 인가하기 위한 전극(110)을 구비하고 칩(200)의 하부에 전기적 신호를 인가하기 위한 전극(210)을 구비하는 공정이다. 여기서, 기판은 필름, 웨이퍼, 보드로 형성될 수 있고, 전극은 Au, Al, Cu, 또는 Ag 등으로 형성될 수 있다.
도 2를 참조하면, 두 번째는 ACP(300)를 기판(100) 상부의 접합부 영역에 도포하는 공정이다. 여기서, 이방 도전성 페이스트 소재는 내부에 작은 도전성 입자(310)들이 분포해 있다. 이러한 도전성 입자(310)는 상기 기판(100)과 이에 대응하는 칩(200) 사이의 전기적 접속을 이어주는 역할을 수행하는 것으로, 주로 Ag나 금속이 코팅된 고분자 볼을 많이 사용한다.
도 3을 참조하면, 세 번째는 열압착 공정으로 상기 기판(100)과 이에 대응하는 칩(200)을 접속시키는 공정이다. 도 4에 도시된 바와 같이, 열융착기(400)를 통해 열압착 하게 되면, ACP가 경화되어 이방 도전성 접착층(350)이 형성되고, 상기 기판(100)의 전극부(110)와 이에 대응하는 칩(200)의 전극부(210) 사이에는 도전성 입자가 들어가면서 접속이 되어 서로 전기적 신호를 인가하게 된다.
전술한 공정을 통해 보듯이 ACP 소재의 경쟁력은, 소재의 성분을 얼마나 저가로 구성할 수 있는 가와 얼마나 빠른 시간 안에 공정을 완료하는 가이다. 이를 상세하게 설명하면, 상기 공정은 대부분 R2R 공정으로 이루어져 칩 본딩 시 최소한의 예열과정이 필요하므로 공정온도가 낮을수록 고속공정이 이루어질 수 있다. 아울러, 고속 경화 특성을 가지는 ACP 혼합제의 경화 속도는 자체적으로 매우 빠르므로 칩 본딩을 고속으로 수행할 수 있다. 이와 같은 특성이 해결된 경우에는 ACP 소재를 서로 혼합된 상태에서 얼마나 상온에서 오래 동안 보존할 수 있는지가 중요한 경쟁력이 된다.
그러나 종래의 기술에 사용되는 ACP 소재 중 저온 고속경화 특성을 가지면서 상온 보존시간이 충분한 1액형 ACP 소재는 그 가격이 매우 비싼 반면에, 가격이 상대적으로 저렴한 저온 고속경화형 1액형 ACP 소재는 상온 보존시간을 충분히 확보하기가 어렵다는 문제점이 있다.
따라서, 본 발명의 목적은 경화촉매제가 포함된 1액형 이방 도전성 페이스트 대신 경화촉매제와 경화촉매제가 미 포함된 이방 도전성 페이스트를 따로 분리하여 사용함으로써 이방 도전성 페이스트의 상온 보존기간을 획기적으로 증가시키는 한편, 경화촉매제를 특수 처리하여 첨가하면서 크게 증가하게 되는 페이스트의 제조비용 상승을 억제시키면서도 결과적으로 1액형 이방 도전성 페이스트를 사용하는 경우와 동일한 구조를 가지는 전기적 접합구조물을 생산할 수 있는 전기적 접합구조물의 제조방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에서는 (ⅰ) 전극이 구비된 기판 상에 경화촉매제를 코팅하는 단계; (ⅱ) 상기 경화촉매제가 코팅된 기판 상에 경화촉매제 성분이 미 포함된 이방 도전성 페이스트를 도포하는 단계; 및 (ⅲ) 상기 이방 도전성 페이스트가 도포된 면에 전극이 구비된 칩을 접착시키고 열압착 공정을 수행하는 단계를 포함하는 전기적 접합 구조물의 제조방법을 제공한다.
본 발명에 의하면, 도전성 입자를 통해 솔더 접착의 문제점인 미세피치 접근의 한계점을 극복하고, 솔더 접착보다 낮은 온도로 칩 본딩 작업이 가능하며, 솔더 접착을 이용하는 경우보다 본딩에 소요되는 공정시간이 줄어들게 된다.
나아가, 본 발명은 고가의 경화촉매제가 포함된 1액형 ACP를 사용하는 대신 저가의 경화촉매제와 경화촉매제 성분이 미 포함된 저가의 이방 도전성 페이스트를 사용할 수 있으므로, 1액형 ACP를 사용하는 경우보다 전기적 접합 구조물의 소재 단가가 줄어든다.
또한, 본 발명은 접속 재료로 사용되는 이방 도전성 페이스트에 경화촉매제 성분이 미 포함되어 있어 상기 이방 도전성 페이스트가 상온에서 경화촉매제에 의해 경화되는 것을 방지할 수 있으므로, 접속 재료의 보관이 용이하게 된다.
도 1 내지 도 3은 종래기술에 따른 이방 도전성 페이스트를 사용한 칩 본딩 공정순서를 일부 도시한 단면도이다.
도 4는 종래기술에 의해 생산된 전기적 접합 구조물을 나타내는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 전기적 접합 구조물의 제작방법을 나타내는 순서도이다.
도 6 내지 도 9는 본 발명의 일 실시예에 따른 전기적 접합 구조물의 공정순서를 일부 도시한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 전기적 접합 구조물의 제작방법을 통해 생산된 전기적 접합 구조물을 나타내는 단면도이다.
이하, 본 발명의 바람직한 실시예들에 의한 저가형 이방 도전성 페이스트를 사용한 전기적 접합 구조물의 제조방법(이하, '전기적 접합 구조물의 제조방법'이라 한다.)을 상세하게 설명한다.
도 5는 본 발명의 일 실시예에 따른 전기적 접합 구조물의 제작방법을 나타내는 순서도이다.
도 5를 참조하여 본 발명의 일 실시예에 의한 전기적 접합 구조물의 제조방법을 설명하면 먼저, 전극(12)이 구비된 기판(10) 상에 경화촉매제(40)를 코팅하고(단계 S10), 이어서 경화촉매제(40)가 코팅된 기판(10) 상에 경화촉매제 성분이 미 포함된 이방 도전성 페이스트(50)를 도포한다(단계 S20). 이 후, 상기 이방 도전성 페이스트(50)가 도포된 면에 전극(32)이 구비된 칩(30)을 접착시키고 열압착 공정을 수행하여 전기적 접합 구조물을 완성한다(단계 S30).
이러한 전기적 접합 구조물의 제조방법을 통해 생산된 전기적 접합 구조물은 디스플레이, 컴퓨터, 휴대 통신기기 등과 같은 다양한 전자제품과 RFID 태그 등의 제조 과정에서 사용될 수 있다.
이하, 도면을 참조하여 각 단계별로 보다 구체적으로 설명한다.
먼저, 본 발명에 따른 제 1 단계(S10)는 기판(10)의 전체 표면 중 전극이 구비되지 않는 표면을 제외한 전극(12)이 구비된 표면에 경화촉매제(40)를 코팅하는 단계이다.
상기 기판(10)으로는 필름, 웨이퍼, 보드, 또는 패키지가 사용되며, 그 상부에는 다수개의 패드, 다수개의 리드, 또는 다수개의 배선이 설치된다.
상기 전극(12)은 기판(10)의 상부에 구비되는 것으로, 전기적 신호를 인가하기 위해 기판(10)에 형성된다. 이때, 전극(12)은 다수개의 패드(pad), 리드, 배선 또는 다수개의 범프를 포함하여 일컫는 용어로, 금, 구리, 알루미늄, 니켈, 은 등으로 형성될 수 있다. 필요에 따라, 전극(12)은 상기 금속으로 재차 표면처리 되어 금/구리, 금/니켈, 구리/알루미늄, 금/구리/알루미늄 등과 같이 금속들의 2층 또는 3층 구조로 제조될 수 있다.
한편, 상기 코팅방법으로는 경화촉매제(40)를 전극(12)이 구비된 기판(10)의 표면에 한정하여 코팅할 수 있다면 어떠한 코팅방법을 사용하여도 무방하지만, 예를 들어 기상증착법을 통해 수 ㎛의 두께로 전극(12)이 구비된 기판(10)의 표면에 경화촉매제(40)를 코팅한다. 이때, 기상증착법을 통해 전극(12)이 구비된 기판(10)의 표면에 코팅된 경화촉매제(40)의 두께는 이방 도전성 페이스트(50)의 사용량에 따라 변경될 수 있으므로, 특별히 한정되지는 않는다.
도 6 및 도 7을 참조하면, 제 1 단계(S10)는 기판(10)의 전체 표면 중 전극(12) 및 전극(12) 주위의 기판 표면에만 경화촉매제(40)가 코팅될 수 있도록 상기 칩의 밑면적에 대응되는 형태로 패턴을 가지는 마스크(20)를 제작하는 단계와, 상기 마스크(20)를 칩(30)이 본딩될 전극(12)이 구비된 기판(10)의 상에 위치시키고 경화촉매제(40)를 상기 마스크(20)를 통해 증착하는 단계로 이루어질 수 있다.
일 실시 양태로서, 고체 상태의 경화촉매제(40)는 도 7에 도시된 바와 같이 가열기(60)를 통해 증발되어 전극(12)이 구비된 기판(10)의 상부에 응축되면서 고상 형태로 코팅될 수 있다. 여기서, 가열기(60)는 경화촉매제(40)를 내부에 넣고 끓는점 이상의 온도로 가열시켜 주는 장비이다.
또한, 상기 마스크(20)는 경화촉매제(40)를 기판(10)에 증착할 때, 원하는 기판(10)의 표면에 경화촉매제(40)를 증착시키기 위해 사용된 것으로, 전극(12)이 형성된 부분 이외에는 기판(10)의 표면에 경화촉매제(40)가 코팅되지 않도록 하는 역할을 한다. 이때, 마스크(20)로는 금속 또는 고분자 소재로 구성된 마스크(20)를 사용하는 것이 바람직하며, 경화촉매제(40)로는 가격이 저렴한 단순 분자구조형 이미다졸(imidazole)을 사용하는 것이 바람직하다.
도 8을 참조하면, 본 발명에 따른 제 2 단계(S20)는 기판(10)과 칩(30)을 합착시키기 위해 경화촉매제 성분이 미 포함된 이방 도전성 페이스트(50)를 주사기(미도시) 등을 이용하여 경화촉매제(40)가 코팅된 기판(10)의 상에 도포하는 단계이다. 이때, 경화촉매제 성분이 미 포함된 이방 도전성 페이스트(50)는 다수개의 도전볼(52), 레진, 무수물계 경화제, 커플링제 등을 포함하도록 구성될 수 있다. 상기 도전볼(52)은 이방 도전성 페이스트(50)에 비교적 균일하게 분포되며, 접착 공정 후 칩(30)의 전극(32)과 기판(10)의 전극(12)을 전기적으로 연결시키는 역할을 한다.
상기 코팅된 경화촉매제(40)는 이후 경화를 위한 열압착 공정에서 상기 이방 도전성 페이스트(50)의 대류 및 이에 따른 경화촉매제(40)의 용해 현상으로 혼합된다. 즉, 경화를 위한 열압착 공정에 의해 상기 이방 도전성 페이스트(50)는 그 점도가 순간적으로 급감하게 되는데, 이와 동시에 주변과의 온도 차이로 인한 도전성 페이스트(50)의 대류 현상이 짧은 시간이나마 활발히 일어나게 되고, 이로 인해 코팅된 고상의 경화촉매제(40)가 페이스트(50)와의 접촉 계면에서부터 순차적으로 용해되면서 이방성 도전성 페이스트(50)와 경화촉매제(40)의 혼합이 일어나게 되는 것이다. 따라서 이상의 혼합 현상을 보다 충분히 진행시키기 위해서는 경화를 위한 열압착 공정의 온도 프로파일(profile) 설정을 보다 세밀하게 조절할 수도 있다. 다시 말해, 경화촉매제가 첨가되지 않은 이방 도전성 페이스트(50)의 점도가 최소화되는 온도에서 열융착기의 온도 상승을 잠시 유보시킴으로써 보다 충분한 시간동안 상기 혼합 현상을 이끌어 낼 수도 있다. 이와 같은 혼합 현상의 목표 유지 시간은 상기 코팅된 경화촉매제(40)의 두께에 의존하여 설정된다.
도 9 및 도 10을 참조하면, 본 발명에 따른 제 3 단계(S30)는 이방 도전성 페이스트(50)가 도포된 면에 전극(32)이 구비된 칩(30)을 접착시키고 열융착기(70) 등을 통해 열압착 공정을 수행하는 단계로서, 상기 이방 도전성 페이스트(50)는 열압착 공정을 통해 경화되어 이방 도전성 접착층(55)을 형성한다.
본 단계에서는 열압착 공정을 통해 기판 상의 전극(12)과 상기 기판 상의 전극(12)에 대응하는 칩 상의 전극(32)이 도전볼(52)을 통해서 전기적으로 연결된다. 이때, 열압착 공정은 80℃ 이상, 180℃ 이하의 온도 범위에서, 수 초 내지 수십 초 동안 실시하는데, 경화 및 본딩 공정 속도를 촉진하기 위해서는 공정 온도를 180℃ 부근으로 높게 설정하는 것이 바람직하다. 이러한 열압착 공정이 80℃ 미만의 온도로 실시되면 도전성 페이스트의 고속 경화가 어려워질 수 있다. 이때, 열압착 공정을 실시하는 시간은 공정을 실시하는 외부 조건에 따라 변경될 수 있다.
이와 같이, 열압착 공정으로 기판(10)에 칩(30)을 부착시키면 도전볼(52)은 변형된 상태로 기판의 전극(12)과 칩의 전극(32) 사이에 개재되고, 나머지 이방 도전성 페이스트(50) 성분은 열경화되어 최종적인 이방 도전성 접착층(55)을 형성한다.
구체적으로, 본 단계에서는 기판(10)과 칩(30) 사이에 이방 도전성 페이스트(50)를 배치하고 소정의 장비를 이용하여 상기 이방 도전성 페이스트(50)에 열을 가하고, 상하 방향으로 압력을 가하는 공정을 실시한다. 보다 구체적으로, 칩의 전극(32)과 기판의 전극(12) 사이에 있는 도전볼(52)은 포획되어 칩의 전극(32)과 기판의 전극(12)에 의해 압궤(Crushing)됨으로써 칩의 전극(32)과 기판의 전극(12)을 통전시키게 된다. 이때, 포획되지 않은 도전볼(52)은 가압되는 동안 이방 도전성 페이스트(50) 내에서 유동하며, 기판(10)과 칩(30)의 전기적 결합부위 주변으로 이동하게 된다.
접속(interconnection) 공정은 수십 마이크로미터 피치(pitch)로 미세화 되고 있어서 기존의 솔더 접합으로는 미세 피치접근에 한계가 있다. 이러한 솔더링 공정은 자동화된 일반적인 공정시간이 2 내지 3분 이상이라서 고속공정이 어려우며, 공정온도가 160 내지 250℃ 정도로 고온이다. 그러나 본 발명에 따른 제조방법을 사용하면 도전성 입자를 통해 솔더 접합의 문제점인 미세피치 접속의 한계점을 극복하고, 경화온도는 80 내지 180℃, 경화시간은 수 초 내지 수십 초 이내이기 때문에 솔더 접합의 또 다른 문제점인 높은 공정온도 및 느린 공정시간에 대한 문제를 해결할 수 있다. 아울러, 본 발명은 상온 보존기간이 우수하지만 비교적 고가인 경화촉매제가 포함된 1액형 ACP를 사용하는 대신 ACP에 직접 첨가 시 상온 보존기간이 우수하지 않지만 비교적 저가인 경화촉매제와 경화촉매제 성분이 미 포함된 이방 도전성 페이스트를 칩 본딩 공정 중에서 자동적으로 혼합시켜 사용하기 때문에 상온 보존기간에 대한 염려 없이 ACP의 장점을 이용할 수 있으면서도 ACP의 단가는 고가의 경화촉매제를 사용한 경우보다 크게 감소시킬 수 있게 된다.
고가의 경화촉매제보다 상온 보존기간이 떨어지는 저가인 경화촉매제가 포함된 1액형 ACP를 사용하면 쉽게 제품 단가는 줄일 수 있지만 ACP의 상온 보존기간이 수 시간 내로 단축되어 양산 공정에 적합한 접합 소재로서의 가치를 상실하게 된다. 그러나 본 발명은 1차적으로 1액형 ACP를 사용하지 않고 1액형 ACP를 구성하는 저가인 경화촉매제와 경화촉매제 성분을 제외한 이방 도전성 페이스트 소재를 독립된 상태로 각각 사용하기 때문에 1액형 ACP와 대등하거나 보다 우수한 상온보관 기간을 가질 수 있고, 2차적으로 경화촉매제와 경화촉매제 성분을 제외한 이방 도전성 페이스트 소재가 칩 본딩 과정 중의 대류 현상을 통해 혼합되므로 결론적으로 1액형 ACP를 사용하는 경우에 버금가는 칩 본딩 속도를 구현할 수 있다.
즉, 본원 발명은 종래의 1액형 ACP를 사용한 제조방법과 다른 제조방법을 통해 전기적 접합 구조물을 생산하지만, 도 4 및 도 10에 도시된 바와 같이 생산된 전기적 접합 구조물은 동일한 구조를 가진다.
다시 말해, 본 발명에 따라 제조된 전기적 접합 구조물은 고가의 1액형 ACP를 사용한 전기적 접합 구조물보다 적용되는 ACP 소재는 저렴하지만, 동등한 성능을 갖는다.
이상에서 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 기판 12 : 기판의 전극
20 : 마스크 30 : 칩
32 : 칩의 전극 40 : 경화촉매제
50 : 이방 도전성 페이스트 52 : 도전볼
55 : 이방 도전성 접착층 60 : 가열기
70 : 열융착기

Claims (5)

  1. (ⅰ) 전극이 구비된 기판 상에 경화촉매제를 코팅하는 단계;
    (ⅱ) 상기 경화촉매제가 코팅된 기판 상에 경화촉매제 성분이 미 포함된 이방 도전성 페이스트를 도포하는 단계; 및
    (ⅲ) 상기 이방 도전성 페이스트가 도포된 면에 전극이 구비된 칩을 접착시키고 열압착 공정을 수행하는 단계를 포함하며,
    상기 (ⅰ) 단계는,
    칩의 밑면적에 대응되는 형태로 패턴을 가지는 마스크를 제작하는 단계; 및
    상기 마스크를 칩이 본딩될 전극이 구비된 기판 상에 위치시키고 경화촉매제를 상기 마스크를 통해 증착하는 단계를 포함하는 것을 특징으로 하는 전기적 접합 구조물의 제조방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 (ⅰ) 단계의 경화촉매제는 기상증착법을 통해 전극이 구비된 기판 상에 코팅되는 것을 특징으로 하는 전기적 접합 구조물의 제조방법.
  4. 제 1 항에 있어서,
    상기 경화촉매제로는 단순 분자구조형 이미다졸을 사용하는 것을 특징으로 하는 전기적 접합 구조물의 제조방법.
  5. 제 1 항에 있어서,
    상기 열압착 공정은 80 내지 180℃의 온도 범위에서 수행되는 것을 특징으로 하는 전기적 접합 구조물의 제조방법.
KR1020100079701A 2010-08-18 2010-08-18 저가형 이방 도전성 페이스트를 사용한 전기적 접합 구조물의 제조방법 KR101214061B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100079701A KR101214061B1 (ko) 2010-08-18 2010-08-18 저가형 이방 도전성 페이스트를 사용한 전기적 접합 구조물의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100079701A KR101214061B1 (ko) 2010-08-18 2010-08-18 저가형 이방 도전성 페이스트를 사용한 전기적 접합 구조물의 제조방법

Publications (2)

Publication Number Publication Date
KR20120017171A KR20120017171A (ko) 2012-02-28
KR101214061B1 true KR101214061B1 (ko) 2012-12-20

Family

ID=45839184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100079701A KR101214061B1 (ko) 2010-08-18 2010-08-18 저가형 이방 도전성 페이스트를 사용한 전기적 접합 구조물의 제조방법

Country Status (1)

Country Link
KR (1) KR101214061B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101960523B1 (ko) 2012-08-17 2019-03-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135672A (ja) * 1999-11-01 2001-05-18 Sony Chem Corp 異方性導電接続体、製造方法およびペースト状接続材料

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135672A (ja) * 1999-11-01 2001-05-18 Sony Chem Corp 異方性導電接続体、製造方法およびペースト状接続材料

Also Published As

Publication number Publication date
KR20120017171A (ko) 2012-02-28

Similar Documents

Publication Publication Date Title
US8642393B1 (en) Package on package devices and methods of forming same
KR100746330B1 (ko) 초음파를 이용한 전자부품간의 접속방법
US8569109B2 (en) Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
US8298874B2 (en) Packaged electronic devices having die attach regions with selective thin dielectric layer
JP2009027173A (ja) フリップチップパッケージの製造方法
JPH11510649A (ja) 接着剤接合した電子デバイス用の変形可能な基板アセンブリ
KR20090052300A (ko) 전자 부품 실장용 접착제 및 전자 부품 실장 구조체
US8794502B2 (en) Method of forming solder on pad on fine pitch PCB and method of flip chip bonding semiconductor using the same
US7969028B2 (en) Semiconductor device mounting structure, manufacturing method, and removal method of semiconductor device
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
TW201523809A (zh) 底部塡充材料及使用其之半導體裝置的製造方法
JP2002026070A (ja) 半導体装置およびその製造方法
CN102610537B (zh) 一种半导体器件低温固态键合的方法
JPH11186334A (ja) 半導体実装装置及びその製造方法及び異方性導電材料
US20030193093A1 (en) Dielectric interposer for chip to substrate soldering
KR100865424B1 (ko) 패키징 구조와 그 방법
US9391031B2 (en) Method for manufacturing electronic device and electronic device
JP2001284382A (ja) はんだバンプ形成方法、フリップチップ実装方法及び実装構造体
KR101214061B1 (ko) 저가형 이방 도전성 페이스트를 사용한 전기적 접합 구조물의 제조방법
JP2011077307A (ja) 半導体装置及び半導体装置の製造方法
JP4479582B2 (ja) 電子部品実装体の製造方法
JP2010272609A (ja) 半導体装置及びその製造方法
JP4752717B2 (ja) モジュールの製造方法
KR100614564B1 (ko) 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
JP5065657B2 (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee