JP2010219327A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2010219327A
JP2010219327A JP2009064804A JP2009064804A JP2010219327A JP 2010219327 A JP2010219327 A JP 2010219327A JP 2009064804 A JP2009064804 A JP 2009064804A JP 2009064804 A JP2009064804 A JP 2009064804A JP 2010219327 A JP2010219327 A JP 2010219327A
Authority
JP
Japan
Prior art keywords
guide member
semiconductor device
semiconductor chip
wiring board
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009064804A
Other languages
English (en)
Inventor
Makoto Okada
誠 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009064804A priority Critical patent/JP2010219327A/ja
Publication of JP2010219327A publication Critical patent/JP2010219327A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体チップの外側でのアンダーフィル樹脂の濡れ広がりを抑制する。
【解決手段】半導体装置100は、配線基板2と、配線基板2上に接続された半導体チップ1と、配線基板2上に接して設けられ、半導体チップ1の周辺に配置されたガイド部材5と、半導体チップ1、配線基板2及びガイド部材5との間に充填されたアンダーフィル樹脂4と、を備え、ガイド部材5は、半導体チップ1とは反対側の側面に、配線基板2と対向する領域を有している。
【選択図】図1

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
半導体チップの実装方法の一つにフリップチップ実装がある。フリップチップ実装では、半導体チップの回路面側に形成されたバンプ(突起電極)を基板上の端子と接続した後、半導体チップと基板との間にアンダーフィル樹脂を充填して半導体チップ周囲にアンダーフィルフィレットを形成する。その後、アンダーフィル樹脂を加熱硬化させてバンプにかかる応力を緩和することにより、基板との接続信頼性を向上させる必要がある。このとき、アンダーフィル樹脂が半導体チップの周囲から基板表面に沿って濡れ広がることがある。そのため、フィレット幅が長くなり、隣接する電子部品等の接続端子まで濡れ広がって接続を阻害したり、濡れ広がることによりアンダーフィル樹脂量が不足するという問題があった。
半導体チップと基板との間にアンダーフィルを充填し、アンダーフィルのフィレット幅を抑制する方法として、特許文献1及び2記載のものがある。
特許文献1には、プリント基板に実装したセラミックBGA(Ball Grid Array)の周辺のプリント基板上にアンダーフィル樹脂流れ防止枠が設置してあり、セラミックBGAとアンダーフィル樹脂流れ防止枠との間にアンダーフィル樹脂が充填、固化されることが記載されている。
特許文献2には、搭載される半導体チップと基板とチップ搭載エリアとの対向面間に生じる隙間にアンダーフィル樹脂が充填される場合に、該アンダーフィル樹脂の外方への流れ出しを防止するために枠状樹脂ダムを設けることが記載されている。
特開2007−184400号公報 特開2006−351559号公報
上記特許文献1及び2に記載された技術では、流動防止枠、枠状樹脂ダムといった枠材によって、流動するアンダーフィル樹脂を塞き止めている。このため、硬化前のアンダーフィル樹脂が枠材の外側に流出した場合、アンダーフィル樹脂が配線基板上に漏れ広がるという問題があった。
本発明による半導体装置の製造方法は、
配線基板の一方の面に半導体チップの一方の面を対向するように搭載する工程と、
前記配線基板の一方の面に接し、かつ前記半導体チップの周辺に位置するようにガイド部材を配置する工程と、
前記半導体チップと前記ガイド部材との間に樹脂を充填する工程と、
を含み、
前記ガイド部材は、前記半導体チップとは反対側の側面に、前記配線基板の一方の面と対向する領域を有している。
本発明による半導体装置は、
配線基板と、
前記配線基板の一方の面と対向するように設けられた半導体チップと、
前記配線基板の一方の面に接して設けられ、前記半導体チップの周辺に配置されたガイド部材と、
前記半導体チップと前記ガイド部材との間に充填された樹脂と、
を備え、
前記ガイド部材は、前記半導体チップとは反対側の側面に、前記配線基板の一方の面と対向する領域を有している。
本発明においては、ガイド部材は、半導体チップとは反対側の側面、すなわちガイド部材の外側に、配線基板の一方の面と対向する領域を有している。そのため、ガイド部材の配線基板の一方の面と対向する領域と、配線基板の一方の面との間に空間が形成される。これにより、半導体チップとガイド部材との間、すなわちガイド部材の内側に充填されたアンダーフィル樹脂が、ガイド部材の外側に流れ出た場合であっても、ガイド部材に沿って濡れ広がり前述の空間内にとどまることができる。したがって、硬化前のアンダーフィル樹脂がガイド部材の外側に流出した場合であっても、アンダーフィル樹脂が配線基板上に漏れ広がるのを抑制できる。
本発明によれば、硬化前のアンダーフィル樹脂がガイド部材の外側に流出した場合であっても、配線基板上でのアンダーフィル樹脂の漏れ広がりが抑制された半導体装置およびその製造方法が実現される。
第1の実施形態に係る半導体装置を示す平面図(b)及び、(b)中のI−I'断面図(a)である。 第1の実施形態に係る半導体装置の製造工程の一例を示す平面図(a)、(a)中のII−II'断面図(b)、及び(b)の部分拡大図(c)である。 第1の実施形態に係る半導体装置の製造工程の一例を示す平面図(a)、(a)中のII−II'断面図(b)、及び(b)の部分拡大図(c)である。 第1の実施形態に係る半導体装置の製造工程の一例を示す平面図(a)、(a)中のII−II'断面図(b)、及び(b)の部分拡大図(c)である。 第1の実施形態に係る半導体装置の製造工程の一例を示す平面図(a)、(a)中のII−II'断面図(b)、及び(b)の部分拡大図(c)である。 第2の実施形態に係る半導体装置を示す断面図である。 第2の実施形態に係る半導体装置の変形例を示す断面図である。 第3の実施形態に係る半導体装置を示す断面図である。 第3の実施形態に係る半導体装置の変形例を示す断面図である。 第4の実施形態に係る半導体装置の製造工程の一部を示す平面図である。 第5の実施形態に係る半導体装置の製造工程の一部を示す平面図である。 ガイド部材の変形例を断面図である。 ガイド部材の変形例を断面図である。 ガイド部材の変形例を断面図である。 ガイド部材の変形例を断面図である。 ガイド部材の変形例を断面図である。 第6の実施形態に係る半導体装置を示す断面図である。
以下、図面を参照しつつ、本発明による半導体装置およびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
(第1実施形態)
図1(b)は、第1の実施形態に係る半導体装置を示す平面図、図1(a)は、図1(b)中のI−I'断面図である。
半導体装置100は、配線基板2と、配線基板2上に接続された半導体チップ1と、配線基板2上に接して設けられ、半導体チップ1の周辺に配置されたガイド部材5と、半導体チップ1、配線基板2及びガイド部材5との間に充填されたアンダーフィル樹脂4と、を備えている。
図1(a)に示すように、本実施形態において、半導体チップ1はフリップチップ方式により、バンプ3を介して配線基板2上に接続されている。本実施形態において、半導体チップ1の一方の面は素子形成面である。
図1(a)に示すように、半導体チップ1の素子形成面上に、シリコン基板101、シリコン酸化膜104(第一の絶縁膜)および低誘電率膜105(第二の絶縁膜)が順に積層されている。低誘電率膜105には、配線層109が形成されている。配線層109はコンタクトプラグ108を介して電気的に接続されている。
低誘電率膜105は、シリコン酸化膜(SiO膜)104よりも比誘電率が低い膜であり、例えばSiOC膜である。また、第一の絶縁膜として、低誘電率膜を用いてもよい。
シリコン基板101の表面には、拡散層102、拡散層102に挟まれたゲート電極103、及び素子分離膜107が形成されている。
アンダーフィル樹脂4は、ガイド部材5の表面を覆っている。ただし、アンダーフィル樹脂4がガイド部材5を完全に覆った形態に限られず、一部に未被覆の領域があってもよい。
半導体チップ1の側面に形成されたアンダーフィル樹脂4のフィレットの頂点の配線基板2からの高さは、配線層109よりも高くなっている。
なお本実施形態において、アンダーフィル樹脂4のフィレットとは、アンダーフィル樹脂4が半導体チップ1、配線基板2またはガイド部材5に沿って濡れ広がることによって形成されたアンダーフィル樹脂4の端部形状を意味する。
図1(a)に示すように、ガイド部材5は、半導体チップ1とは反対側の側面、すなわちガイド部材5の外側に、配線基板2の一方の面と対向する領域Sを有している。これにより、ガイド部材5の配線基板2と対向する領域と、配線基板2の一方の面との間に空間が形成される。
ガイド部材5の短手方向の断面形状は、円形である。ガイド部材5の短手方向の断面とは、図1(a)に示されるように、ガイド部材5のI−I'断面である。ガイド部材5の半導体チップ1とは反対側の領域において、ガイド部材5と配線基板2との間に形成された空間内に、アンダーフィル樹脂4がとどまっている。
図1(a)に示すように、半導体チップ1とガイド部材5の距離(X)と、ガイド部材5の高さ(Y)とした場合に、X≦Y/8 であることが好ましい。これにより、アンダーフィル樹脂4のフィレット幅が制御できるとともに、半導体チップ1の側面に形成されるアンダーフィル樹脂4のフィレットの高さを制御できる。
図1(b)に示すように、ガイド部材5の平面形状は、半導体チップ1の外周を囲んでいる矩形枠状である。本実施形態では、ガイド部材5の表面はアンダーフィル樹脂4で覆われている。
ガイド部材5の材料は、特に限定されないが、例えば、樹脂材料または金属材料を含む。また、ガイド部材5は、アンダーフィル樹脂4の硬化温度よりも高い融点の金属膜でめっきされていてもよい。金属めっきとしては、たとえば、ニッケルめっき、銅めっき、錫めっき等が挙げられる。アンダーフィル樹脂4の濡れ性に応じて、ガイド部材5の材料と金属めっき材との組合せを適宜選択できる。
次に、図2〜図5を参照しつつ、本発明による半導体装置の製造方法の一実施形態として、半導体装置100の製造方法の一例を説明する。図2〜図5はそれぞれ、第1の実施形態に係る半導体装置の製造工程の一例を示す図である。各図において、(a)は平面図、(b)は(a)中のII−II'断面図、及び(c)は(b)の部分拡大図である。
まず、図2に示すように、配線基板2上に半導体チップ1を接続する。すなわち、バンプ3を介して、半導体チップ1と配線基板2とを電気的に接続する。
次に、アンダーフィル樹脂4の粘度を下げるため配線基板2を約100℃に加熱する。つづけて、図3(a)中の矢印が示す方向に、半導体チップ1の一辺に沿ってニードル6を動かしながら、半導体チップ1と配線基板2との間にアンダーフィル樹脂4を注入する。すなわち、半導体チップ1の一側面のみから、半導体チップ1と配線基板2との間にアンダーフィル樹脂4を注入する。この注入作業は、繰り返し行ってもよい。
注入されたアンダーフィル樹脂4は、毛管現象により半導体チップ1と配線基板2との間に浸透しアンダーフィル樹脂4の注入側とは反対側の半導体チップ1の側面に到達する(図3(b)、(c))。これにより、半導体チップ1と配線基板2との間にアンダーフィル樹脂4が充填される。一方、アンダーフィル樹脂4の注入側の半導体チップ1の側面には、アンダーフィル樹脂4のフィレットが形成される(図3(b))。
つづけて、図4に示すように、配線基板2上に接し、かつ半導体チップ1の周辺に位置するようにガイド部材5を配置する。図4(a)に示すように、平面視において、ガイド部材5の平面形状は矩形枠状であり、ガイド部材5の内側に半導体チップ1が位置している。また、ガイド部材5は、半導体チップ1とは反対側の側面、すなわちガイド部材5の外側に、配線基板2の一方の面と対向する領域を有している(図4(c))。
このとき、アンダーフィル樹脂4の注入側の半導体チップ1の側面に形成されたアンダーフィル樹脂4のフィレットに、ガイド部材5が配置される(図4(b))。このとき、アンダーフィル樹脂4は硬化していないため、ガイド部材5がフィレットの中に沈み込む。
つづけて、図4(a)中の矢印が示す方向にニードル6を動かしながら、半導体チップ1とガイド部材5との間にアンダーフィル樹脂4を注入する。
これにより、図5に示すように、半導体チップ1とガイド部材5との間にアンダーフィル樹脂4が充填される。このとき、アンダーフィル樹脂4でガイド部材5を覆ってもよい。
充填されたアンダーフィル樹脂4は、ガイド部材5の形状にそって浸透し、半導体チップ1の側面にフィレットを形成する(図5(c))。
このとき、硬化前のアンダーフィル樹脂4が、半導体チップ1と反対側のガイド部材5の外側に流出することがある。この場合、ガイド部材5と配線基板2との間に空間が形成されているため、アンダーフィル樹脂4はその表面張力によりその空間内にとどまることができる。
その後、配線基板2の温度を約150℃までさらに上げて、その温度を一定時間保持し、アンダーフィル樹脂4を完全に硬化させ、配線基板2上に所望のフィレット形状を得る。
次に、本実施形態の効果を説明する。
半導体装置100においては、ガイド部材5は、半導体チップ1とは反対側の側面、すなわちガイド部材5の外側に、配線基板2の一方の面と対向する領域を有している。そのため、ガイド部材5の配線基板2と対向する領域と、配線基板2の一方の面との間に空間が形成される。これにより、半導体チップ1とガイド部材5との間に充填されたアンダーフィル樹脂4がガイド部材5の外側に流れ出た場合であっても、ガイド部材5に沿って濡れ広がり前述の空間内にとどまることができる。したがって、硬化前のアンダーフィル樹脂4がガイド部材5の外側に流出しても、アンダーフィル樹脂4が配線基板2上に漏れ広がるのを抑制できる。
また、アンダーフィル樹脂4はガイド部材5の形状に沿うようにして浸透するため、ガイド部材5の形状を適宜設計することにより、アンダーフィル樹脂4のフィレット幅が制御できる。それとともに、配線基板2上にほぼ均一な幅のアンダーフィル樹脂4のフィレットを形成できる。
また、アンダーフィル樹脂4の半導体チップ1側面でのフィレットの高さが必要以上に高いと、硬化したアンダーフィル樹脂4の収縮応力により半導体チップ1の側面にクラックが発生することがあった。これに対し、本実施形態では、アンダーフィル樹脂4がガイド部材5と半導体チップ1との間に充填されるため、半導体チップ1の側面に形成されるアンダーフィル樹脂4のフィレットの高さが、ガイド部材5の高さとほぼ同様または、やや高い程度に抑えられる。これにより、半導体チップ1のクラックの発生を抑制できる。それとともに、半導体チップ1の側面にほぼ均一な高さでフィレットを形成できる。
また、本実施形態において半導体装置はフリップチップ方式を用いているため、予めガイド部材5を配線基板2上に接着させる工程や、ガイド部材5を配線基板2上で形成する工程を必要としない。そのため、ガイド部材5を配線基板2上に設置するだけでよいため、簡便な方法で半導体装置100を製造することができる。
(第2実施形態)
図6は、第2の実施形態に係る半導体装置を示す断面図である。
図6に示すように、半導体装置200の配線基板2の表面には、ガイド部材5の下面と配線基板2とが対向する領域において、配線基板2の表面にガイド部材5の短手方向に延びた溝11が形成されている。
その他の構成は、半導体装置100と同様である。
溝11は、配線基板2製造時に露光、現像、あるいはエッチング等により、配線基板2表面に形成されている。溝11は、ガイド部材5の長手方向に複数形成されてもよい。また溝11の深さ、形状は特に限定されない。
かかる構成の半導体装置200は、上記配線基板2の表面に予め溝11を形成しておく点を除いて、半導体装置100と同様にして製造することができる。
本実施形態において、半導体チップ1とガイド部材5との間に充填されたアンダーフィル樹脂4が、溝11を介してガイド部材5の外側に流動し、ガイド部材5と配線基板2との間に形成された空間にとどまることができる。これにより、アンダーフィル樹脂4が配線基板2上に漏れ広がるのを抑制できる。また、アンダーフィル樹脂4が溝11を介してガイド部材5の外側に流動するため、半導体チップ1の側面に形成されるアンダーフィル樹脂4のフィレットの高さも制御できる。
本実施形態のその他の効果は、上記実施形態と同様である。
なお、本実施形態では、配線基板2に溝11が形成される例について説明したが、これに限られず、ガイド部材5に形成されていてもよい。図7に示すように、ガイド部材5の下面と配線基板2の一方の面とが接した領域において、ガイド部材5の下面にガイド部材5の短手方向に延びた溝12が形成されている。この場合でも、第2の実施形態と同様の効果が得られる。
(第3実施形態)
図8は、第3の実施形態に係る半導体装置を示す断面図である。
半導体チップ1の側面に形成されるアンダーフィル樹脂4のフィレットの頂点の配線基板2からの高さについて、第1の実施形態では、半導体チップ1の配線層109よりも高い場合について説明したが、第3の実施形態では、シリコン酸化膜104よりも高くなっている。
その他の構成は、半導体装置100と同様である。
かかる構成の半導体装置300は、半導体装置100と同様にして製造することができる。
本実施形態においても、半導体チップ1の側面を保護するとともに半導体チップ1にクラックが発生することを抑制できる。またさらに、本発明によれば、ガイド部材の高さを調整することにより、フィレット高さを所望の高さに制御しつつ、樹脂の濡れ広がりを防止することができる。
本実施形態のその他の効果は、上記実施形態と同様である。
なお、図9に示すように、半導体チップ1の側面に形成されるアンダーフィル樹脂4のフィレットの頂点の配線基板2からの高さが、拡散層102よりも高くなってもよい。この場合でも、第3の実施形態と同様の効果が得られる。
(第4実施形態)
図10は、第4の実施形態に係る半導体装置の製造工程の一部を示す平面図である。
第1の実施形態では、平面視においてガイド部材5が矩形枠状である例を示したが、第4の実施形態では、平面視においてガイド部材5aがコの字状である。
その他の構成は、半導体装置100と同様である。
本実施形態に係る半導体装置は、以下のようにして製造することができる。
まず、図2〜図3に示すように、半導体装置100と同様にして、半導体チップ1の一側面のみから、半導体チップ1と配線基板2との間にアンダーフィル樹脂4を注入し、半導体チップ1と配線基板2との間にアンダーフィル樹脂4を充填する。
つぎに、図10に示すように、半導体チップ1の注入側の側面を除く側面を囲うようにして、配線基板2上にガイド部材5aを配置する。
つづけて、ガイド部材5aの内側に沿ってニードル6(図示せず)を動かしながら、半導体チップ1とガイド部材5aとの間にアンダーフィル樹脂4を注入する。これにより、半導体チップ1とガイド部材5aとの間にアンダーフィル樹脂4が充填される。
その後、半導体装置100と同様にして、アンダーフィル樹脂4を完全に硬化させ、本実施形態に係る半導体装置を得る。
本実施形態において、アンダーフィル樹脂4を半導体チップ1の全周にわたって注入する必要がないため、簡便な方法で半導体装置400を製造することができる。
また、本実施形態においては、半導体チップ1と配線基板2との間にアンダーフィル樹脂4を充填する工程の後にガイド部材5aを半導体チップ1の周辺に配置した例について説明した。ここで、ガイド部材5aはコの字状であるため、配線基板2上に半導体チップ1を接続してガイド部材5aを半導体チップ1の周辺に配置する工程の後に、ガイド部材5aが配置されなかった側の半導体チップ1の側面から、半導体チップ1と配線基板2との間にアンダーフィル樹脂4を充填することができる。
本実施形態のその他の効果は、上記実施形態と同様である。
(第5実施形態)
図11は、第5の実施形態に係る半導体装置の製造工程の一部を示す平面図である。
第1の実施形態では、平面視においてガイド部材5が矩形枠状である例を示したが、第5の実施形態では、平面視においてガイド部材5bが直線状であり、半導体チップ1の各辺のみに沿って配置される。
その他の構成は、半導体装置100と同様である。
本実施形態に係る半導体装置は、以下のようにして製造することができる。
まず、図2〜図3に示すように、半導体装置100と同様にして、半導体チップ1の一側面のみから、半導体チップ1と配線基板2との間にアンダーフィル樹脂4を注入し、半導体チップ1と配線基板2との間にアンダーフィル樹脂4を充填する。
つづけて、図11に示すように、配線基板2上に接し、かつ半導体チップ1の各辺に沿うようにガイド部材5bをそれぞれ配置する。本実施形態においては、4つのガイド部材5bを用い、半導体チップ1の4辺それぞれに対応するようにガイド部材5bを配置する。
つづけて、ガイド部材5bの内側に沿ってニードル6(図示せず)を動かしながら、半導体チップ1とガイド部材5bとの間にアンダーフィル樹脂4を注入する。これにより、半導体チップ1とガイド部材5bとの間にアンダーフィル樹脂4が充填される。
その後、半導体装置100と同様にして、アンダーフィル樹脂4を完全に硬化させ、本実施形態に係る半導体装置を得る。
本実施形態において、ガイド部材5bは直線状であるため、半導体チップ1の辺ごとの長さに合わせたガイド部材5bを用いることができる。また、特にアンダーフィル樹脂4の濡れ広がりを抑制したい方向にのみガイド部材5bを配置でき、ガイド部材5bを配置した後に半導体チップ1と配線基板2との間にアンダーフィル樹脂4を充填することができる。
本実施形態のその他の効果は、上記実施形態と同様である。
なお、本発明による半導体装置およびその製造方法は、上記した各実施形態に限定されるものではなく、様々な変形が可能である。
図12〜図16は、本発明による半導体装置のガイド部材の変形例の断面図である。図12〜図16において、ガイド部材5の半導体チップ1とは反対側の側面に、配線基板2の一方の面と対向する領域Sがそれぞれ示されている。上記した各実施形態においては、ガイド部材5の短手方向の断面形状が円形である例を示した(例えば、図1(a))が、これに限られず、ガイド部材5の短手方向の断面形状が楕円形、頂点の一部が切り欠けされた矩形などでもよい。
例えば、矩形の一辺が配線基板2に接し、配線基板2に接するべき矩形の頂点のうち半導体チップ1とは反対側の頂点が切り欠きされた場合の形状としては、図12〜図14に示すように、半導体チップ1とは反対側の側面が半導体チップ1に向かって直線状に傾斜していてもよい。より具体的には、例えば、当該頂点を挟む二辺の各辺上の点を結ぶ直線で切り欠きした形状でもよく(図12、13)、対角線で切り欠きした形状でもよい(図14)。
また、図15に示すように、平行四辺形でもよい。また、図16に示すように、半導体チップ1とは反対側の側面がガイド部材5の中心に向かって湾曲していてもよい。
いずれのガイド部材5においても、ガイド部材5の半導体チップ1とは反対側の側面と、配線基板2との間に空間が形成される。そのため、ガイド部材5の外側に流れ出たアンダーフィル樹脂4がこの空間内にとどまることができ、上述したように配線基板2上へのアンダーフィル樹脂4の濡れ広がりが抑制できる。
(第6実施形態)
図17は、第6の実施形態に係る半導体装置の断面図である。上記実施形態では半導体装置はフリップチップ実装である例について説明したが、半導体装置はワイヤーボンディングされていてもよい。
図17に示すように、半導体装置500は、配線基板2と、配線基板2上に接続された半導体チップ1と、配線基板2上に接して設けられ、半導体チップ1の周辺に配置されたガイド部材5と、半導体チップ1、配線基板2及びガイド部材5との間に充填されたアンダーフィル樹脂4と、を備えている。ガイド部材5は、半導体チップ1とは反対側の側面に、配線基板2の一方の面と対向する領域を有している。また、半導体チップ1は、ワイヤー7により配線基板2と電気的に接続されている。
次に半導体装置500の製造方法の一例について説明する。
まず、配線基板2上に半導体チップ1を設置する。上記実施形態で説明した様にして半導体チップ1の周辺にガイド部材5を配置し、半導体チップ1とガイド部材5との間にアンダーフィル樹脂4を注入し、半導体チップ1と配線基板2とガイド部材5との間にアンダーフィル樹脂4を充填する。また、アンダーフィル樹脂4の注入側の半導体チップ1の側面には、アンダーフィル樹脂4のフィレットが形成される。これにより、半導体チップ1と配線基板2とガイド部材5とを固定する。
次ぎに公知の方法により、ワイヤー7を用いて半導体チップ1と配線基板2とを電気的に接続し、半導体装置500を得る(図17)。
本実施形態においても、上記実施形態と同様に、ガイド部材5は、半導体チップ1とは反対側の側面に、配線基板2の一方の面と対向する領域を有しているため、ガイド部材5の配線基板2と対向する領域と、配線基板2の一方の面との間に空間が形成される。そして、ガイド部材5の外側に流れ出たアンダーフィル樹脂4がこの空間内にとどまることができ、配線基板2上へのアンダーフィル樹脂4の濡れ広がりが抑制できる。
なお、上述した実施形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各部の構造などを具体的に説明したが、その構造などは本願発明を満足する範囲で各種に変更することができる。
1 半導体チップ
2 配線基板
3 バンプ
4 アンダーフィル樹脂
5 ガイド部材
5a ガイド部材
5b ガイド部材
6 ニードル
11 溝
12 溝
100 半導体装置
200 半導体装置
300 半導体装置
400 半導体装置
500 半導体装置
101 シリコン基板
102 拡散層
103 ゲート電極
104 シリコン酸化膜(第一の絶縁膜)
105 低誘電率膜(第二の絶縁膜)
107 素子分離膜
108 コンタクトプラグ
109 配線層

Claims (23)

  1. 配線基板の一方の面に半導体チップの一方の面を対向するように搭載する工程と、
    前記配線基板の一方の面に接し、かつ前記半導体チップの周辺に位置するようにガイド部材を配置する工程と、
    前記半導体チップと前記ガイド部材との間に樹脂を充填する工程と、
    を含み、
    前記ガイド部材は、前記半導体チップとは反対側の側面に、前記配線基板の一方の面と対向する領域を有していることを特徴とする半導体装置の製造方法。
  2. 請求項1に記載された半導体装置の製造方法において、
    前記樹脂を充填する工程において、前記樹脂で前記ガイド部材の表面を覆うことを特徴とする半導体装置の製造方法。
  3. 請求項1または2に記載された半導体装置の製造方法において、
    前記ガイド部材の下面と前記配線基板の一方の面とが対向する領域において、前記配線基板の一方の面に前記ガイド部材の短手方向に延びた溝が形成されていることを特徴とする半導体装置の製造方法。
  4. 請求項1乃至3いずれかに記載された半導体装置の製造方法において、
    前記ガイド部材の下面と前記配線基板の一方の面とが接した領域において、前記ガイド部材の下面に前記ガイド部材の短手方向に延びた溝が形成されていることを特徴とする半導体装置の製造方法。
  5. 請求項1乃至4いずれかに記載された半導体装置の製造方法において、
    前記ガイド部材を配置する工程において、
    前記半導体チップと前記ガイド部材の距離をX、前記ガイド部材の高さをYとした場合に、X≦Y/8、であることを特徴とする半導体装置の製造方法。
  6. 請求項1乃至5いずれかに記載された半導体装置の製造方法において、
    前記ガイド部材を配置する工程は、
    前記ガイド部材の平面形状がコの字状であり、前記ガイド部材の内側に前記半導体チップが位置するように前記ガイド部材を配置することを特徴とする半導体装置の製造方法。
  7. 請求項1乃至5いずれかに記載された半導体装置の製造方法において、
    前記ガイド部材を配置する工程は、
    前記ガイド部材の平面形状が矩形枠状であり、前記ガイド部材の内側に前記半導体チップが位置するように前記ガイド部材を配置することを特徴とする半導体装置の製造方法。
  8. 請求項1乃至7いずれかに記載された半導体装置の製造方法において、
    前記半導体チップの一方の面が素子形成面であることを特徴とする半導体装置の製造方法。
  9. 請求項8に記載された半導体装置の製造方法において、
    前記配線基板の一方の面に半導体チップの一方の面を対向するように搭載する工程と、前記半導体チップと前記ガイド部材との間に樹脂を充填する前記工程と、の間に、
    前記半導体チップと前記配線基板との間に樹脂を充填する工程を含むことを特徴とする半導体装置の製造方法。
  10. 配線基板と、
    前記配線基板の一方の面と対向するように設けられた半導体チップと、
    前記配線基板の一方の面に接して設けられ、前記半導体チップの周辺に配置されたガイド部材と、
    前記半導体チップと前記ガイド部材との間に充填された樹脂と、
    を備え、
    前記ガイド部材は、前記半導体チップとは反対側の側面に、前記配線基板の一方の面と対向する領域を有していることを特徴とする半導体装置。
  11. 請求項10に記載された半導体装置において、
    前記ガイド部材の表面が前記樹脂で覆われていることを特徴とする半導体装置。
  12. 請求項10または11に記載された半導体装置において、
    前記ガイド部材の下面と前記配線基板の一方の面とが対向する領域において、前記配線基板の一方の面に前記ガイド部材の短手方向に延びた溝が形成されていることを特徴とする半導体装置。
  13. 請求項10乃至12いずれかに記載された半導体装置において、
    前記ガイド部材の下面と前記配線基板の一方の面とが接した領域において、前記ガイド部材の下面に前記ガイド部材の短手方向に延びた溝が形成されていることを特徴とする半導体装置。
  14. 請求項10乃至13いずれかに記載された半導体装置において、
    前記半導体チップと前記ガイド部材の距離をX、前記ガイド部材の高さをYとした場合に、X≦Y/8、であることを特徴とする半導体装置。
  15. 請求項10乃至14いずれかに記載された半導体装置において、
    前記ガイド部材の短手方向の断面形状が、円形であることを特徴とする半導体装置。
  16. 請求項10乃至14いずれかに記載された半導体装置において、
    前記ガイド部材の短手方向の断面形状は矩形であって、前記矩形の一辺が前記配線基板の一方の面に接し、前記配線基板の一方の面に接するべき前記矩形の頂点のうち前記半導体チップとは反対側の頂点が切り欠きされていることを特徴とする半導体装置。
  17. 請求項10乃至16いずれかに記載された半導体装置において、
    前記ガイド部材の平面形状がコの字状であることを特徴とする半導体装置。
  18. 請求項10乃至16いずれかに記載された半導体装置において、
    前記ガイド部材の平面形状は、前記半導体チップの外周を囲んでいる矩形枠状であることを特徴とする半導体装置。
  19. 請求項10乃至18いずれかに記載された半導体装置において、
    前記ガイド部材は、樹脂材料または金属材料を含むことを特徴とする半導体装置。
  20. 請求項10乃至19いずれかに記載された半導体装置において、
    前記半導体チップの一方の面が素子形成面であることを特徴とする半導体装置。
  21. 請求項20に記載された半導体装置において、
    前記半導体チップは、前記素子形成面上に層間絶縁膜と、前記層間絶縁膜に形成された配線層とを有し、
    前記半導体チップの側面に形成された前記樹脂のフィレットの頂点の前記配線基板からの高さが、前記配線層よりも高いことを特徴とする半導体装置。
  22. 請求項21に記載された半導体装置において、
    前記層間絶縁膜上に、SiOよりも比誘電率が低い低誘電率膜が形成され、
    前記フィレットの高さが、前記低誘電率膜よりも高いことを特徴とする半導体装置。
  23. 請求項21に記載された半導体装置において、
    前記素子形成面の表面に拡散層が形成され、前記フィレットの高さが、前記拡散層よりも高いことを特徴とする半導体装置。
JP2009064804A 2009-03-17 2009-03-17 半導体装置および半導体装置の製造方法 Pending JP2010219327A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009064804A JP2010219327A (ja) 2009-03-17 2009-03-17 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009064804A JP2010219327A (ja) 2009-03-17 2009-03-17 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010219327A true JP2010219327A (ja) 2010-09-30

Family

ID=42977840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009064804A Pending JP2010219327A (ja) 2009-03-17 2009-03-17 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010219327A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165255A (ja) * 2013-02-22 2014-09-08 Toyota Motor Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165255A (ja) * 2013-02-22 2014-09-08 Toyota Motor Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP4438006B2 (ja) 半導体装置及び半導体装置の製造方法
JP6132769B2 (ja) 半導体装置
JP5528114B2 (ja) 半導体実装構造の樹脂封止方法および実装構造体
JP6884791B2 (ja) パッケージングされた半導体ダイの内部熱拡散のための装置
KR20070067007A (ko) 반도체 장치
JP5392107B2 (ja) 半導体装置
KR101054440B1 (ko) 전자 소자 패키지 및 그 제조 방법
JP4760361B2 (ja) 半導体装置
JP4502204B2 (ja) 半導体装置
TW201448139A (zh) 嵌埋式基板封裝構造及其製造方法
JP2011166081A (ja) 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法
KR101740878B1 (ko) 반도체 장치
KR101778395B1 (ko) 3d 프린팅 기술을 이용한 반도체 패키지
JP2005085931A (ja) 半導体チップ及びその実装回路基板
JP2013187353A (ja) 電子装置および電子装置の製造方法
CN103794568A (zh) 集成电路底部填充方案
JP2010219327A (ja) 半導体装置および半導体装置の製造方法
JP2007189005A (ja) 半導体装置の実装構造
JP7120256B2 (ja) 半導体装置
JP5536975B2 (ja) 回路装置およびその製造方法
JP2007157800A (ja) 半導体装置の実装構造および半導体装置の実装構造の封止方法
JP2006237367A (ja) プリント配線板
WO2017203859A1 (ja) 電子回路装置及び方法
TWI567910B (zh) 薄膜覆晶封裝體及薄膜封裝基板
JP5577734B2 (ja) 電子装置および電子装置の製造方法