JP5129041B2 - 配線回路基板およびその製造方法 - Google Patents
配線回路基板およびその製造方法 Download PDFInfo
- Publication number
- JP5129041B2 JP5129041B2 JP2008170035A JP2008170035A JP5129041B2 JP 5129041 B2 JP5129041 B2 JP 5129041B2 JP 2008170035 A JP2008170035 A JP 2008170035A JP 2008170035 A JP2008170035 A JP 2008170035A JP 5129041 B2 JP5129041 B2 JP 5129041B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring patterns
- dielectric constant
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
また、第2の絶縁層は、樹脂材料にチタン酸バリウムが添加された材料からなる。そのため、第2の絶縁層の比誘電率を容易に調整することができる。
また、第3および第4の配線パターンが、第2の絶縁層よりも低い比誘電率を有する第3の絶縁層により覆われていることにより、第1および第2の配線パターンと第3および第4の配線パターンとの間でクロストークが発生することが防止される。
(1−1)FPC基板の構造
図1は本発明の参考形態に係るFPC基板の模式的断面図である。図1に示すように、FPC基板1は、金属層10、接着剤層41、高誘電率絶縁層42、配線パターンW1,W2、ベース絶縁層43、接着剤層44およびカバー絶縁層45を有する。
FPC基板1の製造方法を説明する。図2は、第1の形態に係るFPC基板1の製造工程を示す縦断面図である。
本参考形態に係るFPC基板1においては、配線パターンW1,W2の側面および下面(図2(e)では上面)が、高い比誘電率を有する高誘電率絶縁層42により覆われている。そのため、配線パターンW1,W2と金属層10との間の誘電率が高くなる。それにより、配線パターンW1,W2の各々と金属層10との間のキャパシタンス(静電容量)が大きくなる。その結果、配線パターンW1,W2の各々のインピーダンスが低減される。
図3は、第2の参考形態に係るFPC基板の一部の模式的断面図である。図3のFPC基板1aについて、図1のFPC基板1と異なる点を説明する。
(3−1)FPC基板の構造
図4は、本発明の実施の形態に係るFPC基板の一部の模式的断面図である。図4のFPC基板1bについて、図1のFPC基板1と異なる点を説明する。
図4のFPC基板1bの製造方法について、図2に示したFPC基板1の製造方法と異なる点を説明する。図5は、FPC基板1bの製造工程を示す縦断面図である。
本実施の形態に係るFPC基板1bにおいては、配線パターンW1,W2の側面および下面(図5(e)では上面)が、高い比誘電率を有する高誘電率絶縁層42により覆われている。そのため、配線パターンW1,W2の各々と金属層10との間のキャパシタンスが大きくなる。それにより、配線パターンW1,W2の各々のインピーダンスが低減される。
(4−1)参考例1および参考例2
参考例1および参考例2として、図1に示したFPC基板1を作製した。なお、金属層10の材料としてアルミニウムを用い、配線パターンW1,W2の材料として銅を用い、接着剤層41,44としてエポキシ樹脂を用いた。また、ベース絶縁層43およびカバー絶縁層45の材料としてポリイミドを用い、高誘電率絶縁層42としてポリイミド樹脂にチタン酸バリウムを添加して分散させた材料を用いた。
参考例3および参考例4として、図3に示したFPC基板1aを作製した。なお、金属層10の材料としてアルミニウムを用い、配線パターンW11,W12,W13,W14の材料として銅を用い、接着剤層41,44としてエポキシ樹脂を用いた。また、ベース絶縁層43およびカバー絶縁層45の材料としてポリイミドを用い、高誘電率絶縁層42としてポリイミド樹脂にチタン酸バリウムを添加して分散させた材料を用いた。
図6は、比較例1〜3のFPC基板を示す模式的断面図である。比較例1として、図6(a)に示すFPC基板1cを作製した。図6(a)のFPC基板1cが図1のFPC基板1と異なるのは次の点である。
比較例2として、図6(b)に示すFPC基板1dを作製した。図6(b)のFPC基板1dが図1のFPC基板1と異なるのは次の点である。
比較例3として、図6(c)に示すFPC基板1eを作製した。図6(c)のFPC基板1eが図3のFPC基板1bと異なるのは次の点である。
参考例1〜4および比較例1〜3のFPC基板1,1a,1c,1d,1eにおいて、配線パターンW1,W2および配線パターンW11,W12,W13,W14の幅を所定の範囲内で変化させた場合のインピーダンス(差動インピーダンスZdiff)をシミュレーションにより算出した。図7には、シミュレーションの結果が示される。図7において、横軸は配線パターンW1,W2および配線パターンW11,W12,W13,W14のそれぞれの幅を示し、縦軸はインピーダンスを示す。
上記実施の形態においては、本発明をFPC基板に適用した例を示したが、例えばハードディスクドライブ装置のアクチュエータに用いられるサスペンション基板等の他の配線回路基板に本発明を適用してもよい。
以下、請求項の各構成要素と実施の形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。
10 金属層
41,44,46,47 接着剤層
42 高誘電率絶縁層
43 ベース絶縁層
45 カバー絶縁層
G1,G2,W1,W2 配線パターン
Claims (2)
- 導電性を有する導電層と、
前記導電層の上面上に形成される第1の絶縁層と、
前記第1の絶縁層の上面上に形成される第1の配線パターンと、
前記第1の配線パターンに間隔をおいて前記第1の絶縁層の上面上に形成される第2の配線パターンと、
前記第1の絶縁層の外側における前記導電層の上面上の領域に形成される第2の絶縁層と、
前記第1および第2の配線パターンを挟むように前記第1および第2の配線パターンの外側における前記第2の絶縁層の上面上の領域に形成される第3および第4の配線パターンと、
前記第1、第2、第3および第4の配線パターンを挟んで前記第1および第2の絶縁層の上面上に形成される第3の絶縁層とを備え、
前記第1および第2の配線パターンは信号線路対を形成し、
前記第1の絶縁層は、樹脂材料にチタン酸バリウムが添加された材料からなり、
前記第1の絶縁層の比誘電率は、前記第2の絶縁層の比誘電率よりも高くかつ前記第3の絶縁層の比誘電率よりも高く、
前記第1の配線パターンの下面および両側面が前記第1の絶縁層により覆われかつ前記第2の配線パターンの下面および両側面が前記第1の絶縁層により覆われ、
前記第3の配線パターンの下面および両側面が前記第2の絶縁層により覆われかつ前記第4の配線パターンの下面および両側面が前記第2の絶縁層により覆われることを特徴とする配線回路基板。 - 第1の絶縁層の上面上に第1および第2の配線パターンを互いに間隔をおいて形成するとともに、前記第1および第2の配線パターンを挟むように前記第1および第2の配線パターンの外側における前記第1の絶縁層の上面上の領域に第3および第4の配線パターンを形成する工程と、
前記第1の配線パターンの上面および両側面を覆いかつ前記第2の配線パターンの上面および両側面を覆うように前記第1の絶縁層の上面上に前記第1の絶縁層より高い比誘電率を有する第2の絶縁層を形成する工程と、
前記第3の配線パターンの上面および両側面を覆いかつ前記第4の配線パターンの上面および両側面を覆うように前記第2の絶縁層の外側における前記第1の絶縁層の上面上の領域に前記第2の絶縁層より低い比誘電率を有する第3の絶縁層を形成する工程と、
前記第2および第3の絶縁層の上面上に導電層を積層する工程とを備え、
前記第2の絶縁層は、樹脂材料にチタン酸バリウムが添加された材料からなることを特徴とする配線回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008170035A JP5129041B2 (ja) | 2008-06-30 | 2008-06-30 | 配線回路基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008170035A JP5129041B2 (ja) | 2008-06-30 | 2008-06-30 | 配線回路基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010010528A JP2010010528A (ja) | 2010-01-14 |
JP5129041B2 true JP5129041B2 (ja) | 2013-01-23 |
Family
ID=41590634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008170035A Expired - Fee Related JP5129041B2 (ja) | 2008-06-30 | 2008-06-30 | 配線回路基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5129041B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5811500B2 (ja) * | 2011-11-10 | 2015-11-11 | 住友電気工業株式会社 | 太陽光発電モジュール、太陽光発電パネル、および太陽光発電モジュール用フレキシブルプリント配線板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61131585A (ja) * | 1984-11-30 | 1986-06-19 | 株式会社東芝 | 配線基板 |
JPH06216501A (ja) * | 1993-01-19 | 1994-08-05 | Canon Inc | プリント配線板及びプリント配線板用部材 |
JP2500783B2 (ja) * | 1993-09-02 | 1996-05-29 | 日本電気株式会社 | プリント基板 |
JP3692204B2 (ja) * | 1997-03-28 | 2005-09-07 | 京セラ株式会社 | 伝送線路構造 |
-
2008
- 2008-06-30 JP JP2008170035A patent/JP5129041B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010010528A (ja) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3183322U (ja) | 回路基板 | |
JP5240293B2 (ja) | 回路基板 | |
US9899235B2 (en) | Fabrication method of packaging substrate | |
US20150257261A1 (en) | Printed wiring board | |
JP2010130003A (ja) | 多層印刷回路基板及びその製造方法 | |
JP2007149870A (ja) | 回路基板及び回路基板の製造方法。 | |
CN102573278A (zh) | 多层布线基板 | |
JP6259813B2 (ja) | 樹脂多層基板、および樹脂多層基板の製造方法 | |
KR20150125424A (ko) | 강연성 인쇄회로기판 및 강연성 인쇄회로기판의 제조 방법 | |
KR20130051455A (ko) | 다층 쓰루홀 적층 구조체 | |
JP5057653B2 (ja) | フレックスリジッド配線基板及びその製造方法 | |
JP2008071963A (ja) | 多層配線基板 | |
JP5129041B2 (ja) | 配線回路基板およびその製造方法 | |
US20130269996A1 (en) | Structure of via hole of electrical circuit board | |
JP2011171579A (ja) | プリント配線基板 | |
KR101946989B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP7147885B2 (ja) | 樹脂多層基板および樹脂多層基板の製造方法 | |
JP4967325B2 (ja) | 多層配線板 | |
JP4785473B2 (ja) | 多層プリント配線板、多層プリント配線板の製造方法、及び電子装置 | |
JP2008311544A (ja) | 複合多層プリント配線板の製造方法 | |
JP2009026909A (ja) | 配線回路基板およびその製造方法 | |
JP5221682B2 (ja) | プリント回路基板及びその製造方法 | |
WO2021100471A1 (ja) | 配線回路基板 | |
JP4674901B2 (ja) | フレキシブルプリント配線板の製造方法 | |
KR101283164B1 (ko) | 인쇄회로기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121101 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |