KR100948643B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 절연층; 절연층의 양면에 각각 적층되는 금속층; 및 절연층에 매립되는 패턴을 포함하되, 절연층은 패턴이 매립되는 패턴절연층, 패턴절연층의 일면에 적층되는 제1 절연층, 및 패턴절연층의 타면에 적층되는 제2 절연층을 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판은, 절연층을 이종화하여 용이하게 커패시턴스 값을 감소시킴으로써, 크로스토크를 감소시킬 수 있다.

인쇄회로기판, 크로스토크, 유전율

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.

하나의 도체에서 인접한 도체로 신호가 누설되는 현상을 크로스토크(crosstalk)라 한다. 현재의 고속 디지털 회로에서 갈수록 빨라지는 디지털 시그널의 고주파 성분에 의해 인접한 라인간의 크로스토크는 시간 지연으로 인한 로직 실패 등 시스템성능에 큰 영향을 주고 있다.

인쇄회로기판에서 크로스토크는 주로 라인간 커패시터(capacitor)와, 인덕터(inductor) 성분으로 발생하게 된다. 이러한, 크로스토크는 인접한 라인의 가까운 부분에서 발생한 비율(NEXT: Near End cross Talk)과, 먼 곳에서 발생한 비율(FEXT: Far End cross Talk)로서 크로스토크의 영향을 평가하게 되는데, 이것을 커플링 계수라고 하고 다음과 같이 나타내 진다.

< Near End Cross Talk coefficient >

< Far End Cross Talk coefficient >

(C_m: 인접 라인간 상호 커패시턴스, C₁₁: 셀프 커패시턴스, L_m: 인접 라인간 상호 인덕턴스, L₁₁: 셀프 인덕턴스)

따라서, 인접라인간의 상호 커패시턴스와 상호 인덕턴스의 값이 크로스토크에 영향을 크게 작용한다. 즉, 상호 커패시턴스를 줄이게 되면 KNEXT, KFEXT가 둘 다 줄어들게 된다.

커패시턴스는 절연체의 유전상수와, 인접하고 있는 전극의 면적이 크기를 좌우한다. 인접하는 전극의 면적은 디자인 상황에 따라서 변경하기 힘든 부분이 있으므로 절연체의 유전상수를 낮추는 것이 커패시턴스 값을 통한 크로스토크 성능 향상에 유리할 수 있다.

크로스토크를 줄이기 위해 인접한 라인간 커패시턴스를 낮추는 방법을 이용할 수 있다. 이를 위하여 인접하여 진행되는 길이를 최소화하거나, 인접한 라인간의 거리를 늘리거나, 인접한 라인 사이에 그라운드 패턴을 삽입할 수 있다.

예를 들면, 도 1에 제시된 구조를 기준으로 라인(3a, 3b, 4a, 4b) 사이의 거리를 늘린 도 2나 그라운드 라인(5)을 추가한 도 3의 경우가 크로스토크가 훨씬 작 게 된다(d1<d2).

그러나, 인접한 라인(3a, 3b)이 같이 진행되는 길이를 최소화 하기 위해서는 버스 라인과 같이 여러 개의 라인이 같이 하나의 부품에서 다른 부품으로 연결되어야 하는 경우 불가피하게 같이 진행될 수 밖에 없다.

도 2에 도시된 바와 같이 인접한 라인(4a, 4b) 간 거리를 더 확보하거나, 도 5에 도시된 바와 같이 그라운드층(1a, 1b) 이외의 그라운드 라인(5)을 삽입하는 경우에는 인쇄회로기판의 면적을 더 차지하게 되는 문제가 발생할 수 있다.

본 발명은 절연층을 이종화하여 용이하게 커패시턴스 값을 감소시킴으로써, 크로스토크를 감소시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 절연층; 절연층의 양면에 각각 적층되는 금속층; 및 절연층에 매립되는 패턴을 포함하되, 절연층은 패턴이 매립되는 패턴절연층, 패턴절연층의 일면에 적층되는 제1 절연층, 및 패턴절연층의 타면에 적층되는 제2 절연층을 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판을 제공할 수 있다.

패턴절연층은 제1 절연층 보다 유전율이 낮은 물질로 이루어질 수 있다. 예 를 들면, 제1 절연층은 유리에폭시(FR-4)를 포함하는 재료로 이루어질 수 있으며, 패턴절연층은 폴리페닐렌에테르(polyphenylenether) 또는 테프론을 포함하는 재질로 이루어질 수 있다.

또한, 제1 절연층과 제2 절연층은 동일한 물질로 이루어질 수 있다.

본 발명의 다른 측면에 따르면, 일면에 제1 금속층이 적층된 제1 절연층을 제공하는 단계; 제1 절연층의 일면에, 패턴이 매립된 패턴절연층을 형성하는 단계; 패턴절연층의 상면에 제2 절연층을 적층하는 단계; 및 제2 절연층의 상면에 제2 금속층을 적층하는 단계를 포함하는 인쇄회로기판 제조방법을 제공할 수 있다.

패턴절연층은 제1 절연층 보다 유전율이 낮은 물질로 이루어질 수 있으며 예를 들면, 제1 절연층은 유리에폭시(FR-4)를 포함하는 재질로 이루어지고, 패턴절연층은 폴리페닐렌에테르(polyphenylenether) 또는 테프론을 포함하는 재질로 이루어질 수 있다.

또한, 제1 절연층과 제2 절연층은 동일한 물질로 이루어질 수 있다.

한편, 패턴이 매립된 패턴절연층을 형성하는 단계는, 제1 절연층의 일면에 절연물질을 도포하는 단계; 일면에 패턴이 형성된 캐리어와 절연물질이 도포된 제1 절연층을 압착하는 단계; 및 캐리어를 제거하는 단계를 통하여 수행될 수 있다.

또 다른 한편, 패턴이 매립된 패턴절연층을 형성하는 단계는, 제1 절연층의 일면에 패턴을 형성하는 단계; 패턴을 커버하도록 제1 절연층의 일면에 절연물질을 도포하는 단계; 및 패턴의 일면이 노출되도록 절연물질의 일부를 제거하는 단계를 통하여 수행될 수도 있다.

본 발명의 바람직한 실시예에 따르면, 절연층을 이종화하여 용이하게 커패시턴스 값을 감소시킴으로써, 크로스토크를 감소시킬 수 있다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 4는 본 발명의 일 측면에 따른 인쇄회로기판의 일 실시예를 나타내는 단면도이다. 도 4를 참조하면, 금속층(10a, 10b), 제1 절연층(21), 패턴절연층(22), 제2 절연층(23), 패턴(31, 32)이 도시되어 있다.

인접한 패턴(31, 32) 사이에 발생하는 크로스토크를 줄이기 위해, 인접한 패턴(31, 32)에 의한 커패시턴스(C)를 낮추는 방법을 이용할 수 있다. 커패시턴스를 낮추는 방법으로, 유전상수가 낮은 절연체를 이용하는 방법을 이용할 수도 있으나, 이 경우, 기존에 설계되어 있는 특성 임피던스 구조에 영향을 주게 되어 인쇄회로기판의 구조를 변경하여야 하며, 이것은 신뢰성 및 작업성 등을 이유로 최소한의 두께를 유지하고자 하는 인쇄회로기판의 성능에 영향을 주게 되는 문제가 발생할 수 있다.

이러한 점을 고려하여, 본 실시예에서는 인접한 패턴(31, 32) 사이에 위치하는 부분에만 유전상수가 낮은 물질을 적용함으로써, 커패시턴스를 낮춤과 동시에 인쇄회로기판의 임피던스 구조에 미치는 영향을 최소화할 수 있는 구조를 제시하는 것이다.

즉, 본 실시예에 따른 인쇄회로기판은, 도 4에 도시된 바와 같이, 패턴(31, 32)이 매립된 패턴절연층(22)과, 패턴절연층(22)의 양면에 각각 적층되는 제1 절연층(21)과 제2 절연층(23) 및 이들에 다시 적층되는 금속층(10a, 10b)으로 이루어질 수 있다.

이 때, 인접한 패턴(31, 32)에 의한 커패시턴스를 감소시킬 수 있도록 하기 위하여, 패턴절연층(22)을 제1 절연층(21) 및 제2 절연층(23)보다 유전율이 낮은 물질로 형성할 수 있다. 예를 들면, 패턴절연층(22)으로는 폴리페닐렌에테르(polyphenylenether)이나 테프론 등과 같은 물질을 이용할 수 있으며, 제1 절연층(21)으로는 유리에폭시(FR-4)와 같은 물질을 이용할 수 있다.

한편, 패턴절연층(22)의 상하에 각각 적층되는 제1 절연층(21)과 제2 절연층(23)을 동일한 물질로 형성함으로써, 제조비용을 절감하는 효과를 나타낼 수도 있다. 즉, 제1 절연층(21)이 유리에폭시(FR-4)로 이루어지는 경우, 제2 절연층(23) 역시 유리에폭시(FR-4)로 이루어질 수 있다.

이러한 설명한 구조를 통하여, 본 실시예에 따른 인쇄회로기판은 인접한 패턴(31, 32) 사이의 크로스토크를 감소시킬 수 있음과 아울러, 인쇄회로기판의 임피던스 구조에 미치는 영향 또한 감소시킬 수 있다.

다음으로, 상술한 구조의 인쇄회로기판을 제조하는 방법에 대해 설명하도록 한다. 도 5는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 제1 실시예를 나타내는 순서도이고, 도 6 내지 도 11은 도 5의 인쇄회로기판 제조방법을 나타내는 흐름도이다. 도 5 내지 도 11을 참조하면, 금속층(10a, 10b), 제1 절연층(21), 절연물질(22'), 패턴절연층(22), 제2 절연층(23), 패턴(31, 32), 캐리어(40)가 도시되어 있다.

먼저, 도 6에 도시된 바와 같이, 일면에 제1 금속층(10a)이 적층된 제1 절연층(21)을 제공한다(S110). 이를 위하여 제1 금속층(10a)의 상면에 절연물질을 도포 또는 적층하여 제1 절연층(21)을 형성하는 방법을 이용할 수 있다. 이 밖에, 금속층과 절연층이 이미 결합된 상태인 RCC(resin coated copper)를 이용할 수도 있다.

다음으로, 제1 절연층(21)의 일면에, 패턴(31, 32)이 매립된 패턴절연층(22)을 형성한다(S120). 이에 대해 보다 구체적으로 설명하면 다음과 같다.

우선, 도 7에 도시된 바와 같이 제1 절연층(21)의 일면에 절연물질(22')을 도포한다(S121). 이를 위하여 반경화 상태(B-stage)의 절연물질을 프린팅 방식으로 도포하는 방법을 이용할 수 있다.

이렇게 도포되는 절연물질(22')은, 추후에 패턴(31, 32)이 매립되는 패턴절연층(22)을 형성하게 되는 것으로서, 앞서 설명한 바와 같이 제1 절연층(21)보다 유전율이 낮은 물질로 이루어질 수 있다. 예를 들어, 제1 절연층(21)은 유리에폭시(FR-4)을 주된 재료로 하여 이루어질 수 있으며, 제1 절연층(21)에 도포되는 절연물질(22')은 폴리페닐렌에테르(polyphenylenether) 또는 테프론을 주된 재료로 하여 이루어질 수 있다.

이후, 도 8 및 도 9에 도시된 바와 같이, 일면에 패턴(31, 32)이 형성된 캐리어(40)와 절연물질(22')이 도포된 제1 절연층(21)을 압착한 후(S122), 캐리어(40)를 제거하여(S123) 패턴(31, 32)을 전사한다. 이를 위하여, 별도의 캐리어(40)에, 본 실시예에 따른 인쇄회로기판에 매립되는 패턴(31, 32)을 형성해 놓을 수 있다. 캐리어(40)로는 폴리머 재질의 필름 타입을 이용할 수도 있고, 금속층 타입을 이용할 수도 있다. 금속층 타입의 캐리어를 이용하는 경우, 캐리어(40)와 패턴(31, 32)은 서로 다른 재질로 이루어질 수 있다.

이러한 방법을 통하여 패턴(31, 32)이 매립된 패턴절연층(22)을 형성한 다음, 도 10에 도시된 바와 같이 패턴절연층(22)의 상면에 제2 절연층(23)을 적층하고(S130), 제2 절연층(23)의 상면에 제2 금속층(10b)을 적층한다(S140). 제2 절연층(23)으로는 제1 절연층(21)과 동일한 물질을 이용함으로써, 전반적인 제조비용을 절감할 수 있다. 즉, 제1 절연층(21)이 유리에폭시를 주된 재료로 하여 이루어지는 경우, 제2 절연층(23) 역시 유리에폭시를 주된 재료로 하여 이루어질 수 있다.

이상의 공정을 통해 제조된 인쇄회로기판이 도 11에 도시되어 있다.

다음으로, 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 제2 실시예에 대해 설명하도록 한다. 도 12는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 제2 실시예를 나타내는 순서도이고, 도 13 내지 도 17은 도 12의 인쇄회로기판 제조방법을 나타내는 흐름도이다. 도 13 내지 도 17을 참조하면, 금속층(10a, 10b), 제1 절연층(21), 제2 절연층(23), 절연물질(24), 패턴절연층(25), 패턴(33, 34)이 도시되어 있다.

본 실시예에 따른 인쇄회로기판 제조방법은, 앞서 설명한 제1 실시예와 비교하여, 패턴(33, 34)이 매립된 패턴절연층(25)을 형성하는 방법에 있어 그 차이가 있다.

먼저, 일면에 제1 금속층(10a)이 적층된 제1 절연층(21)을 제공한 다음(S210), 제1 절연층(21)의 일면에, 패턴(33, 34)이 매립된 패턴절연층(25)을 형성한다(S220). 이에 대해 보다 구체적으로 설명하면 다음과 같다.

우선, 도 13에 도시된 바와 같이, 제1 절연층(21)의 일면에 패턴(33, 34)을 형성하고 나서(S221), 도 14에 도시된 바와 같이, 형성된 패턴(33, 34)을 커버하도록 제1 절연층(21)의 일면에 절연물질(24)을 도포한다(S2228). 이를 위하여 반경화 상태(B-stage)의 절연물질을 프린팅 방식으로 도포하는 방법을 이용할 수 있다.

이렇게 도포되는 절연물질(24)은, 추후에 패턴(33, 34)이 매립되는 패턴절연층(25)을 형성하게 되는 것으로서, 앞서 설명한 바와 같이 제1 절연층(21)보다 유전율이 낮은 물질로 이루어질 수 있다. 예를 들어, 제1 절연층(21)은 유리에폭시(FR-4)을 주된 재료로 하여 이루어질 수 있으며, 제1 절연층(21)에 도포되는 절연물질(25)은 폴리페닐렌에테르(polyphenylenether) 또는 테프론을 주된 재료로 하여 이루어질 수 있다.

그 다음으로, 도 15에 도시된 바와 같이, 패턴(33, 34)의 일면이 노출되도록 절연물질(25)의 일부를 제거한다(S223). 낮은 유전율의 절연물질(25)이 최소한으로 사용되도록 하기 위하여, 패턴(33, 34)의 상면에 노출될 때까지 절연물질(25)을 제 거하는 것이다. 이를 위하여 기계적 연마 방식 등을 이용할 수 있다.

이렇게 패턴(33, 34)이 매립된 패턴절연층(25)을 형성한 다음, 도 16에 도시된 바와 같이, 패턴절연층(25)의 상면에 제2 절연층(23)을 적층하고(S230), 제2 절연층(23)의 상면에 제2 금속층(10b)을 적층한다(S240). 제2 절연층(23) 및 제2 금속층(10b)은 순차적으로 적층될 수도 있고, 일괄적으로 적층될 수도 있다.

이상의 공정을 통해 제조된 인쇄회로기판이 도 17에 도시되어 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

도 1 내지 도 3은 종래기술에 따른 인쇄회로기판을 나타내는 단면도.

도 4는 본 발명의 일 측면에 따른 인쇄회로기판의 일 실시예를 나타내는 단면도.

도 5는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 제1 실시예를 나타내는 순서도.

도 6 내지 도 11은 도 5의 인쇄회로기판 제조방법을 나타내는 흐름도.

도 12는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 제2 실시예를 나타내는 순서도.

도 13 내지 도 17은 도 12의 인쇄회로기판 제조방법을 나타내는 흐름도.

<도면의 주요부분에 대한 부호의 설명>

10a, 10b: 금속층 21: 제1 절연층

22, 25: 패턴절연층 23: 제2 절연층

24: 절연물질 31, 32, 33, 34: 패턴

40: 캐리어

Claims (10)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 제1 금속층이 적층된 제1 절연층을 제공하는 단계;

   패턴이 매립되며, 상기 제1 절연층보다 유전률이 낮은 물질로 이루어지는 패턴절연층을 상기 제1 절연층의 일면에 형성하는 단계;

   상기 패턴절연층의 상면에 제2 절연층을 적층하는 단계; 및

   상기 제2 절연층의 상면에 제2 금속층을 적층하는 단계를 포함하며,

   상기 패턴이 매립된 패턴절연층을 형성하는 단계는,

   상기 제1 절연층의 일면에 절연물질을 도포하는 단계;

   일면에 상기 패턴이 형성된 캐리어와 상기 절연물질이 도포된 제1 절연층을 압착하는 단계; 및

   상기 캐리어를 제거하는 단계를 포함하는 인쇄회로기판 제조방법.
6. 일면에 제1 금속층이 적층된 제1 절연층을 제공하는 단계;

   패턴이 매립되며, 상기 제1 절연층보다 유전률이 낮은 물질로 이루어지는 패턴절연층을 상기 제1 절연층의 일면에 형성하는 단계;

   상기 패턴절연층의 상면에 제2 절연층을 적층하는 단계; 및

   상기 제2 절연층의 상면에 제2 금속층을 적층하는 단계를 포함하며,

   상기 패턴이 매립된 패턴절연층을 형성하는 단계는,

   상기 제1 절연층의 일면에 상기 패턴을 형성하는 단계;

   상기 패턴을 커버하도록 상기 제1 절연층의 일면에 절연물질을 도포하는 단계; 및

   상기 패턴의 일면이 노출되도록 상기 절연물질의 일부를 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
7. 제5항 또는 제6항에 있어서,

   상기 패턴절연층은 폴리페닐렌에테르(polyphenylenether) 또는 테프론을 포함하여 이루어지며,

   상기 제1 절연층은 유리에폭시(FR-4)를 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
8. 제5항 또는 제6항에 있어서,

   상기 제1 절연층과 상기 제2 절연층은 동일한 물질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
9. 삭제
10. 삭제

Images