WO2005099328A1 - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
WO2005099328A1
WO2005099328A1 PCT/JP2005/003038 JP2005003038W WO2005099328A1 WO 2005099328 A1 WO2005099328 A1 WO 2005099328A1 JP 2005003038 W JP2005003038 W JP 2005003038W WO 2005099328 A1 WO2005099328 A1 WO 2005099328A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
insulating layer
layer
conductor layer
primer
Prior art date
Application number
PCT/JP2005/003038
Other languages
English (en)
French (fr)
Inventor
Tadahiro Ohmi
Akihiro Morimoto
Takeyoshi Kato
Masafumi Kawasaki
Yasuhiro Wakizaka
Original Assignee
Zeon Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zeon Corporation filed Critical Zeon Corporation
Priority to US10/594,599 priority Critical patent/US20080029476A1/en
Priority to JP2006511912A priority patent/JPWO2005099328A1/ja
Publication of WO2005099328A1 publication Critical patent/WO2005099328A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect

Definitions

  • the present invention relates to a circuit board, and more particularly, to a circuit board, which has high adhesion between a conductor layer and an electric insulation layer or between electric insulation layers, and has a high frequency signal flowing through a circuit, which has a high noise level.
  • the present invention relates to a circuit board, electronic equipment using the circuit board, and a method of manufacturing a circuit board, in which crosstalk and radiation noise between adjacent conductors (wirings) do not easily enter.
  • the conductor layer may be either a layer composed of only a conductor or a layer including a circuit formed by the conductor.
  • a multilayered circuit board (multilayer circuit board) is formed by laminating a first electric insulating layer on an inner layer substrate composed of a first conductor layer formed on a base, and forming the first electric insulating layer.
  • a second conductor layer By forming the second conductor layer on the layer, it can be obtained by further laminating several layers of the second and subsequent electric insulating layers and the third and subsequent conductor layers as necessary.
  • Some portions of conductor layers in a multilayer circuit board are usually connected by wiring such as via holes in order to supply current between power circuits, which are normally insulated by an electric insulating layer, as necessary. .
  • Patent Document 1 discloses an inner substrate having a conductor layer formed on a surface of an electrical insulating layer.
  • a primer layer having a thiol bonding property is formed on a conductor layer having a roughness Ra of 0.1 to 5 m, and another electric insulating layer made of a curable resin composition is formed on the primer layer.
  • Ra roughness of 0.1 to 5 m
  • Patent Document 1 JP 2003-53879 A
  • a technical problem of the present invention is to provide high adhesion between a conductor layer having a low surface roughness and an electric insulating layer, and to suppress noise when a high-frequency signal flowing through a circuit is conducted, and to reduce noise in an adjacent conductor (
  • An object of the present invention is to provide a circuit board that suppresses crosstalk between wirings and radiation noise.
  • a circuit board including a first conductor layer formed on a base, and a first electric insulating layer formed on the first conductor layer,
  • the first conductor layer has a surface roughness Ra of at least 0.1 nm and less than 100 nm, and a thiol compound (a) as a main material between the first conductor layer and the first electrical insulating layer.
  • an electronic apparatus including a circuit board, wherein the circuit board includes a first conductor layer formed on a base, A first electrical insulating layer formed on the conductive layer, wherein the first conductive layer has a surface roughness Ra of 0.1 nm or more; Less than OO nm, and a first primer layer containing a thiol compound (a) as a main material is formed between the first conductor layer and the first electric insulating layer.
  • the surface of the substrate on which the first conductor layer is formed is brought into contact with a metal corrosive.
  • the first primer layer is formed by contacting an object, and then, an uncured or semi-cured resin molded article using the curable resin composition is laminated on the first primer layer. Then, a method for manufacturing a circuit board is obtained, in which the resin molded body is cured to form a first electrical insulating layer.
  • the adhesion between the conductor layer having a low surface roughness and the electrical insulating layer is high, the noise when a high-frequency signal flowing through the circuit is conducted, and the noise between adjacent conductors (wirings).
  • a circuit board with reduced crosstalk and radiation noise can be provided.
  • FIG. 1 is a cross-sectional view showing one configuration example of a circuit board according to the present invention.
  • the first conductor layer is formed on the base, and the first conductor layer is formed on the first conductor layer.
  • a first electrical insulating layer The surface roughness Ra of the first conductor layer is not less than 0.1 Inm and less than 100 nm, and the thiol-conjugated product (a) is provided between the first conductor layer and the first electric insulating layer.
  • a first primer layer as a main material is formed.
  • the surface roughness Ra of the first electric insulating layer is not less than 0.1 Inm and not more than 400 nm.
  • a second conductor layer a second primer layer mainly composed of a titanium conjugate (b) as a main material, and a second electric layer are provided on the first electric insulating layer. It is preferable that the insulating layers are laminated in this order.
  • a surface roughness Ra of the second conductor layer is 0.1 Inm to 1 m.
  • the surface roughness Ra of the second conductive layer is not less than 0. , Less than 100 nm.
  • the surface roughness Ra of the second electric insulating layer is not less than 0.1 Inm and not more than 400 nm.
  • the thiol compounds (a) and (b) of the first and second primer layers are represented by the following formula (1) or (2). Compounds or alkali metal salts thereof are preferred!
  • ⁇ , ⁇ 3 are each independently one SH, - SR - NR 'R ", or one SM (R, R, and R", charcoal 1-5 independently Is the alkiso of M, M is an alkali metal) and at least one of these is one SH)
  • R and R 4 are each independently —OR is a linear or branched alkyl group having 1 to 5 carbon atoms) or —C 1 to 5 having at least one SH. And at least one of them is a straight-chain or branched alkyl group having 1 to 5 carbon atoms and having one or more —SH.
  • the thiol conjugates (a) and (b) of the first and second primer layers are compounds represented by the above formula (1); In equation (1)
  • X 1 — X 3 is preferably all one SH! / ,.
  • the first electrical insulating layer is formed by curing a curable resin composition containing an alicyclic olefin polymer.
  • the second electric insulating layer is formed by curing a curable resin composition containing an alicyclic olefin polymer.
  • the relative permittivity of the first electric insulating layer is ⁇ r and the relative magnetic permeability is / zr, at least a part of the first electric insulating layer is ⁇ r. It is preferable to satisfy the relationship of ⁇ / zr.
  • the relative permittivity of the second electric insulating layer is ⁇ r and the relative magnetic permeability is / zr
  • at least a part of the second electric insulating layer is ⁇ r It is preferable to satisfy the relationship of ⁇ / zr.
  • An electronic device of the present invention includes any one of the circuit boards.
  • a primer composition comprising: a first conductor layer having a surface roughness Ra of 0.1 nm or more and less than 100 nm; and a thiol-conjugated product (a) on the surface of the substrate on which the first conductor layer is formed.
  • first primer layer To form a first primer layer, and thereafter, an uncured or semi-cured resin molded article using a curable resin composition is laminated on the first primer layer, and then A method for obtaining a circuit board by curing the resin molded body to form a first electrical insulating layer It is.
  • the method for manufacturing a circuit board may include a step of bringing the surface of the first electrical insulating layer into contact with an oxidizing compound to adjust the surface roughness Ra to 0.1 nm or more and 400 nm or less. Is preferred.
  • the method for manufacturing a circuit board according to the present invention is a method for manufacturing any one of the above-mentioned circuit boards, wherein the surface roughness is 0.1 nm or more and 400 nm or less on the first electric insulating layer.
  • Forming a second primer layer by contacting a primer composition containing a thiol compound (b) with the surface of the substrate on which the second conductor layer has been formed, Then, a film-shaped molded body using the curable resin composition is laminated on the second primer layer, and then the film-shaped molded body is cured to form a second electric insulating layer.
  • this is a method of obtaining a circuit board.
  • the surface roughness Ra of the first and second conductor layers is preferably 0.1 nm or more and less than 100 nm. This is because when the surface roughness Ra of each conductor layer exceeds 100 nm, signal loss occurs due to the surface roughness, and when it is smaller than 0.1 nm, the adhesion to the electrical insulation layer deteriorates. It is.
  • the surface roughness Ra of each electric insulating layer is 0.1 nm or more and 400 nm or less. This is because when the surface roughness Ra force of the electrical insulating layer exceeds OO nm, it becomes difficult to form a fine pattern on the conductor layer, while when it is smaller than 0.1 nm, the electrical insulating layer is laminated, When cured, for example, it is a force that may not be able to secure adhesion between the first and second electrical insulating layers.
  • the circuit board of the present invention has a structure in which a primer layer and an electrical insulating layer are laminated on one or both sides of an inner layer substrate in which an electrical insulating layer and a conductor layer are laminated, It may be a multilayer circuit board in which a plurality of electrical insulation layers and conductor layers are laminated.
  • an inner layer substrate 100 used in the present invention has a first surface having a surface roughness Ra adjusted to 0.1 or more and less than 100 nm on a surface of a substrate 1 made of an electric insulating layer.
  • a conductor layer 2 is formed, on which a first electric insulating layer 3 is formed.
  • a second conductor layer 4 having a surface roughness Ra adjusted to 0.1 nm to 1 ⁇ m is formed thereon, and a second electric layer 4 is formed thereon.
  • An insulating layer 5 is formed.
  • the second conductive layer 4 and the second electric insulating layer 5 may not be present, but may be formed in a multi-stage structure in which the second conductive layer 4 and the second electric insulating layer 5 are repeatedly laminated.
  • the surface roughness Ra of the second conductor layer 4 is preferably 0.1 nm or more and less than 100 nm as in the case of the first conductor layer 2.
  • a primer layer (not shown) is formed between the first and second conductor layers 2 and 4 and the first and second electric insulators 3 and 5, respectively.
  • the first electric insulating layer 3 according to the present invention is formed of a known electric insulating material (for example, an alicyclic resin, epoxy resin, maleimide resin, (meth) acrylic resin, diaryl phthalate). Resin, a resin, a triazine resin, a polyether ether, glass, etc.).
  • the first electric insulating layer 3 according to the present invention may be the second electric insulating layer 5 which is the outermost electric insulating layer of the circuit board having the electric insulating layer and the conductor layer.
  • the first electrical insulating layer 3 for the interlayer a layer obtained by curing a curable resin composition containing an alicyclic olefin polymer described below is preferable. The surface of the first electric insulating layer 3 may be brought into contact with an oxidizing compound or plasma to increase the adhesion between the electric insulating layers.
  • the first and second conductor layers 2, 4 formed on the surfaces of the base 1 and the first electric insulating layer 3 are electric circuits formed of a conductor such as a conductive metal.
  • the configuration and the like can be the same as those used for ordinary multilayer circuit boards.
  • the conductive metal is copper, it exhibits extremely high adhesion.
  • Examples of a method for forming the first and second conductor layers 2 and 4 on the surface of the base or the first electrical insulating layer 3 include plating and sputtering, and plating from the viewpoint of productivity. Is preferred.
  • the surface roughness Ra of the first conductor layer 2 according to the present invention is 0.1 nm or more, less than 100 nm, preferably lnm-95 nm, more preferably 40 nm-90 nm, and the second conductor layer 2
  • the surface roughness Ra of No. 4 is 0.1 nm to 1 ⁇ m, preferably 0.1 nm or more and less than 100 nm. When Ra is within this range, high adhesion to the electric insulating layer can be obtained.
  • the surface roughness Ra is a value defined in JIS B0601-1994.
  • inorganic alkali acid salts such as sodium perchlorate and sodium persulfate
  • inorganic acids such as sulfuric acid and hydrochloric acid
  • organic acids such as formic acid, acrylic acid, oxalic acid, and citric acid
  • roughening treatment method in which an agent is brought into contact with a substrate.
  • an inorganic acid it is easy to obtain the surface roughness Ra in the above-described range, which is preferable.
  • the concentration of the active ingredient in the metal caustic is usually 0.1 to 20% by weight, preferably 0.1 to 10% by weight, and the treatment temperature is arbitrarily set in consideration of the boiling point of the metal caustic.
  • the temperature is usually 25 to 120 ° C, preferably 50 to 100 ° C, and the treatment time is several seconds to 60 minutes, more preferably several seconds to 30 minutes.
  • the inner layer substrate having the electric insulating layer and the conductor layer described above include a printed wiring substrate and a silicon wafer substrate.
  • the thickness of the inner substrate is usually 10 m to 2 mm, preferably 25 ⁇ m to 1.6 mm, more preferably 40 ⁇ m to 1 mm.
  • the primer layer formed on the surface of the above-described inner layer substrate is mainly composed of the thiol conjugates (a) and (b).
  • thiol compound (a) and the thiol compound (b) will be described together as “thiol compounds. Note that the thiol compound (a) and the thiol compound (b) are different even if they are the same. Is also good.
  • the thiol conjugate used in the present invention is a compound having an SH group.
  • preferred! / Thiol compounds include triazine thiol compounds such as 2,4,6 trimercapto-s triazine represented by the formula (1) and alkali metal salts thereof; And an alkyl group-bonded silani conjugate having a mercapto group such as ⁇ -mercaptopropyltrimethoxysilane or a derivative thereof.
  • X and X 3 each independently represent one SH, -SR-NR'R ", or one SM (R, R, and R" independently represent charcoal 1 to $ SX is the US $ 1H branch, M is an alkali metal, and at least one of these is one SH)
  • alkyl group-containing silani conjugates represented by the above formula (2) or derivatives thereof mercaptoalkyl trialkoxy silanes are particularly preferred in terms of a good balance between adhesion and operability.
  • the thiol conjugate is brought into contact with the inner layer substrate.
  • the method of contact is not particularly limited. Specific examples include a dip method in which the thiol conjugate is dissolved in water or an organic solvent to form a solution, and then the inner substrate is immersed in the solution for several seconds to several minutes, or the solution is sprayed on the surface of the inner substrate. Painted with For example, a spraying method for spreading a cloth, etc. may be mentioned. After the thiol ligated product and the inner layer substrate are brought into contact, they are dried. The drying method is not particularly limited.
  • the drying temperature is usually 30 to 180 ° C, preferably 50 to 150 ° C, and the drying time is usually 1 minute or more, preferably 5 to 120 minutes, in an oven. Drying method.
  • the conductor layer is made of a metal such as copper, it is preferable to dry under a nitrogen atmosphere, particularly from the viewpoint of preventing oxidation.
  • the organic solvent in which the thiol diagonal compound is dissolved is not particularly limited, and polar solvents such as ethers such as tetrahydrofuran, alcohols such as ethanol and isopropanol, ketones such as acetone, and cellosolves such as ethyl ethyl sorbate acetate. Is preferred.
  • the thiol compound concentration in the thiol compound solution is not particularly limited, but is usually 0.01 to 30% by weight, preferably 0.05 to 20% by weight.
  • the primer layer is mainly composed of the thiol conjugate described above, and the components other than the thiol conjugate are the components of the thiol conjugate used in forming the primer layer.
  • Other examples include a surfactant and other additives used for the purpose of improving the wetting between the inner layer substrate and the thiol compound.
  • the amount of these additives used is also 10% by weight or less, preferably 5% by weight or less, more preferably 1% by weight or less based on the thiol ligated product in view of ensuring the adhesion.
  • first electrical insulating layer 3 and second electrical insulating layer 5 there is no particular limitation on the material constituting first electrical insulating layer 3 and second electrical insulating layer 5, and a general electrical insulating material can be used.
  • Preferred electric insulating materials include curable resin compositions containing an insulating polymer (hereinafter, may be simply referred to as curable resin compositions). It is preferred to use a formula-olefin polymer.
  • the electrical insulating layer is formed by molding the curable resin composition into a predetermined shape and curing.
  • the insulating polymer examples include epoxy resin, maleimide resin, (meth) acrylic resin, diaryl phthalate resin, triazine resin, alicyclic olefin polymer, aromatic polyether polymer, and benzocyclobutene. It is a polymer having electrical insulation such as a polymer, a cyanate ester polymer, a liquid crystal polymer, and a polyimide. Of these, alicyclic olefin polymers, aromatic polyether polymers, benzocyclobutene polymers, cyanate ester polymers or polyimides are preferred, and alicyclic olefin polymers or aromatic polyether polymers are preferred.
  • the alicyclic olefin polymer preferably has a polar group.
  • the polar group include a hydroxyl group, a carboxy group, an alkoxyl group, an epoxy group, a glycidyl group, an oxycarbol group, a carbonyl group, an amino group, an ester group, and a carboxylic anhydride group.
  • Carboxylic anhydride groups are preferred.
  • ring-opened polymers of norbornene-based monomers and hydrogenated products thereof addition polymers of norbornene-based monomers, addition polymers of norbornene-based monomers and vinyl compounds, and aromatic olefin copolymers
  • a hydrogenated product of a ring-opened polymer of a norbornene-based monomer is particularly preferred, in which a combined aromatic hydrogenated product is preferred.
  • the method for polymerizing alicyclic olefins and aromatic olefins, and the method for hydrogenation as required, can be carried out according to known methods without any particular limitation.
  • the curing agent general ones such as an ionic curing agent, a radical curing agent, and a curing agent having both ionic and radical properties can be used.
  • bisphenol A bis (propylene glycol Preferred are glycidyl ether type epoxy compounds such as (glycidyl ether) ether, alicyclic epoxy type conjugates, and polyvalent epoxy type conjugates such as glycidyl ester type epoxy compounds.
  • a non-epoxy hardener having a carbon-carbon double bond such as 1,3-diallyl 5- [2-hydroxy-3 phenyloxypropyl] isocyanurate and contributing to the crosslinking reaction. You can also.
  • the compounding ratio of the curing agent is usually in the range of 1 to 100 parts by weight, preferably 5 to 80 parts by weight, more preferably 10 to 50 parts by weight, based on 100 parts by weight of the insulating polymer.
  • a tertiary amine compound such as 1-benzyl-2-phenylimidazole
  • trifluorinated fluoride is used to accelerate the curing reaction.
  • a curing accelerator or a curing assistant such as a nitrogen complex compound.
  • the amount of the curing accelerator or the curing aid is usually 0.001 to 30 parts by weight, preferably 0.01 to 10 parts by weight, more preferably 0.03 to 5 parts by weight, per 100 parts by weight of the insulating polymer. Department.
  • the blending amounts of the curing agent, the curing accelerator, and the curing assistant are appropriately selected depending on the purpose of use.
  • a magnetic material can be added to the curable resin composition.
  • the magnetic material is preferably a magnetic material that provides an electrically insulating layer having an electrical insulating property of ⁇ r ⁇ / zr (where ⁇ r is a relative dielectric constant and / zr is a relative magnetic permeability).
  • Particularly preferred magnetic substances include insulating magnetic substance powders such as ferrite, and simple substances or alloys of metal magnetic elements such as Fe, Co, Ni, and Cr.
  • the relative permittivity ⁇ r and relative permeability / zr of the electric insulating layer are the effective permittivity and the effective magnetic permeability that affect the electromagnetic wave propagating through the conductor, regardless of the structure of the electric insulating layer surrounding the conductor layer. evaluate.
  • As a method of measuring the effective permittivity or the effective magnetic permeability it is possible to measure an electromagnetic wave actually propagating through the wiring and use a triplate line resonator method for determining the permittivity and the magnetic permeability.
  • the amount of the magnetic substance is usually 1Z10 6 — based on 100 parts by weight of the alicyclic olefin polymer.
  • the curable resin composition is usually prepared from, for example, aromatic hydrocarbon solvents such as toluene, xylene, ethylbenzene, and trimethylbenzene; and aliphatic hydrocarbons such as n-pentane, n-hexane, and n-heptane.
  • aromatic hydrocarbon solvents such as toluene, xylene, ethylbenzene, and trimethylbenzene
  • aliphatic hydrocarbons such as n-pentane, n-hexane, and n-heptane.
  • Alicyclic hydrocarbons such as cyclopentane and cyclohexane; halogenated carbon solvents such as benzene, dichlorobenzene, and trichlorobenzene; methylethyl ketone, methyl isobutyl ketone, and cyclohexane Contains solvents such as ketone solvents such as pentanone and cyclohexanone. These solvents may be used alone or in combination of two or more.
  • a mixed solvent obtained by mixing a non-polar solvent such as an aromatic hydrocarbon solvent or an alicyclic hydrocarbon solvent with a polar solvent such as a ketone solvent is preferable.
  • the mixing ratio of these non-polar solvents and polar solvents can be appropriately selected.
  • the amount of the solvent used is appropriately selected depending on the purpose of controlling the thickness and improving the flatness, etc.
  • the solid content of the solution or dispersion of the power-curable resin composition is usually 5 to 70% by weight. , Preferably 10-65% by weight, more preferably 20-60% by weight.
  • a soft polymer In addition to these components, a soft polymer, a heat stabilizer, a weather stabilizer, an antioxidant, a leveling agent, an antistatic agent, a slip agent, an antiblocking agent, an antifogging agent, a lubricant, a dye, Ingredients such as fillers, natural oils, synthetic oils, waxes, emulsions, fillers, dielectric property modifiers, and toughening agents.
  • the amount of the optional component is appropriately selected within a range that does not impair the purpose of the present invention.
  • the method for forming the electric insulating layer for a circuit board includes the steps of (a) using a film or sheet as an uncured or semi-cured resin molded article prepared in advance using the curable resin composition. After laminating on a layer substrate (a substrate having a conductor layer on one or both sides of the substrate), it is cured. (B) The curable resin composition is applied directly on the conductor layer of the inner substrate and dried. And (c) impregnating the curable resin composition into a glass fiber sheet-like support and drying, and laminating and curing the sheet on the inner substrate.
  • the method (a) is also preferred because of the point force that can provide a smooth surface and easily form a high-density wiring immediately.
  • the term "uncured" of the uncured or semi-cured resin molded article used in the method (a) means that substantially all of the polymer is dissolved in a solvent capable of dissolving the alicyclic olefin polymer. State.
  • the term “semi-cured” refers to a state in which the composition is partially cured to the extent that it can be further cured by heating, and is preferably partially (particularly, specifically) dissolved in a solvent in which the alicyclic olefin polymer can be dissolved. Is 7% by weight or more), or the swelling ratio when the resin molded body is immersed in a solvent for 24 hours, or 200% or more of the volume before immersion.
  • a curable resin composition which is obtained by a conventional method, is dip-coated on a support such as a resin film or a metal foil. And a method of applying a resin by a casting method using a roll coat, a curtain coat, a die coat, a slit coat, or the like, and then drying it to obtain a resin molded body.
  • the thickness of the film or sheet that is an uncured or semi-cured resin molded product is usually 0.1 to 150 ⁇ m, preferably 0.5 to 100 ⁇ m, more preferably 1 to 80 ⁇ m. is there.
  • a via hole penetrating through the laminate is provided in order to connect each conductor layer in the laminate.
  • This via hole can be formed by a chemical treatment such as a photolithography method, or by a physical treatment such as a drill, laser, or plasma etching.
  • laser-based methods carbon dioxide laser, excimer laser, UV-YAG laser, etc. are preferred because fine via holes can be formed without deteriorating the characteristics of the electric insulating layer.
  • the surface of the electric insulating layer is oxidized and roughened in order to enhance the adhesiveness to the conductor layer, and is adjusted to a desired surface roughness.
  • the surface roughness Ra of the electric insulating layer is 0.1 nm or more and less than 400 nm, preferably 1 nm or more and 300 nm or less, more preferably 10-200 nm.
  • the surface of the electrical insulating layer may be brought into contact with an oxidizing compound.
  • the oxidizing compound include known compounds having oxidizing ability such as inorganic peroxides and organic peroxides; gases; In particular, it is preferable to use an inorganic peroxide or an organic peroxide since the surface roughness of the electric insulating layer can be easily controlled.
  • Examples of the inorganic peroxidation compound include permanganate, chromic anhydride, dichromate, chromate, persulfate, activated manganese dioxide, osmium tetroxide, hydrogen peroxide, and periodate. And organic peroxides such as dicumyl peroxide, otatanyl peroxide, m-chloroperbenzoic acid and peracetic acid.
  • the polymer soluble in the solution of the oxidizing compound is added to the curable resin composition before forming the electric insulating layer.
  • Liquid epoxy resin, etc. Liquid epoxy resin, etc.
  • inorganic fillers calcium carbonate, silica, etc.
  • Polymers and inorganic fillers soluble in the solution of the oxidizing compound as described above are optionally added to the curable resin composition of the present invention, such as a flame retardant aid, a heat stabilizer, and a dielectric.
  • Property modifier, toughness It can be used as a part of a sexual agent.
  • the surface of the electric insulating layer is usually washed with water in order to remove the oxidizing compound. If a substance that cannot be washed with water alone is attached, the substance is further washed with a dissolvable cleaning solution, or brought into contact with another compound to make it a water-soluble substance and the power is also washed with water. You can also. For example, when an alkaline aqueous solution such as an aqueous solution of potassium permanganate or an aqueous solution of sodium permanganate is brought into contact with the electrical insulating layer, the aqueous solution of hydroxyamine and sulfate is removed to remove the generated manganese dioxide film. The neutralization reduction treatment is performed with an acidic aqueous solution such as a mixed solution.
  • a conductor layer is formed on the surface of the electric insulating layer and the inner wall surface of the via hole by plating or the like on the laminate.
  • a method of forming the conductor layer for example, a method of forming a metal thin film on an electrical insulating layer by plating or the like, and then growing the metal layer by thickening is used.
  • a catalyst nucleus such as silver, zinc, cobalt, or the like is formed on the electric insulating layer before the metal thin film is formed on the surface of the electric insulating layer. It is common to attach them.
  • electroless plating solution used in the electroless plating method a known autocatalytic electroless plating solution may be used, and a metal species, a reducing agent species, and a complexing agent contained in the plating solution may be used.
  • the species, hydrogen ion concentration, dissolved oxygen concentration and the like are not particularly limited.
  • electroless nickel using sodium hypophosphite as a reducing agent Phosphor plating solution electroless nickel plating solution using dimethylamine borane as a reducing agent
  • Electroless palladium plating solution Electroless palladium using sodium hypophosphite as a reducing agent Phosphor plating solution
  • Electroless plating solution such as gold plating solution; electroless silver plating solution; electroless nickel-cobalt phosphorous plating solution using sodium hypophosphite as a reducing agent can be used.
  • the surface of the substrate may be brought into contact with a protective agent to perform a protective treatment.
  • a metal thin film is formed on the surface of the electrical insulating layer, the side surface of the inner layer substrate, and the inner wall surface of the via hole by the electroless plating method.
  • the metal thin film on the electrical insulating layer is passed through Always perform thickening.
  • thick plating for example, a plating resist pattern is formed on a metal thin film according to a conventional method, and then plating is grown thereon by wet plating, such as electrolytic plating, and then the resist is removed.
  • the metal thin film is etched into a pattern by etching to form a conductor layer.
  • the conductor layer usually consists of a patterned metal thin film and plating grown thereon.
  • the metal thin film can be heated to improve adhesion.
  • the heating temperature is usually 50-350 ° C, preferably 80-250 ° C. Heating may be performed under pressurized conditions. Examples of a method of applying pressure at this time include a physical pressurizing method such as a hot press machine or a pressurized heating roll machine.
  • the applied pressure is usually 0.1-20 MPa, preferably 0.5-lOMPa. Within this range, high adhesion between the metal thin film and the electric insulating layer can be ensured.
  • the uncured or semi-cured resin molded body is attached to the top and bottom conductor layers of the inner layer board on which the primer layer is formed. Further, by repeating the above-described steps of curing, roughening, plating, and etching, further multilayering is possible.
  • a part of the conductor layer may be a metal power supply layer, a metal ground layer, and a metal shield layer.
  • the circuit board of the present invention can be used as a printed wiring board for mounting semiconductor elements such as a CPU and a memory, and other mounting components in electronic devices such as computers and mobile phones.
  • semiconductor elements such as a CPU and a memory
  • other mounting components in electronic devices such as computers and mobile phones.
  • those having fine wiring are suitable as high-density printed wiring boards, high-speed computers, and wiring boards for portable terminals used in high-frequency ranges.
  • the surface roughness Ra was evaluated using a non-contact optical surface shape measuring device (Keyence Color Laser Microscope VK-8500) in a rectangular area of 20 m x 20 m. Measure the location. The average was defined as the surface roughness Ra of the surface of the electric insulating layer or the conductor layer.
  • a first conductive layer 2 On both sides of the core substrate 1, a first conductive layer 2, a first electrical insulating layer 3, a second conductive layer 4, and a second electrical insulating layer 5 And in the second conductor layers 2 and 4]]?
  • the microstrip wiring pattern specified in 5'5 (2) of Jachi-1101 was formed.
  • the signal line width was 73 ⁇ m
  • the signal line thickness was 18 ⁇ m
  • the signal line length was 150 mm
  • the evaluation substrate was subjected to TDR (Time Domain Reflectometry) evaluation.
  • a first conductive layer 2 On both sides of the core substrate 1, a first conductive layer 2, a first electrical insulating layer 3, a second conductive layer 4, and a second electrical insulating layer 5 And in the second conductor layers 2 and 4]]?
  • the microstrip wiring pattern specified in 5'5 (2) of Jachi-1101 was formed.
  • the signal line width was 73 ⁇ m
  • the signal line thickness was 18 ⁇ m
  • the signal line length was 150 mm
  • the value calculated by the following equation 1 is less than ⁇ 1.0% ⁇ , ⁇ 1.0% or more ⁇ 2.0 %Less than 7 is rated as 2., ⁇ 2.0% or more and less than ⁇ 5.0% is rated as ⁇ , and ⁇ 5.0% or more is rated as X.
  • the obtained varnish was coated on a 300 mm square 75 ⁇ m thick polyethylene naphthalate film, and then dried in a nitrogen oven at 80 ° C for 10 minutes. A film-shaped molded article with a support having a thickness of 40 m was obtained.
  • a core substrate obtained by impregnating a glass cloth with a varnish containing grease and copper on both sides) was prepared, and this double-sided substrate was immersed in a 5 wt% aqueous sulfuric acid solution at 25 ° C for 1 minute. After that, the substrate was washed with pure water to obtain an inner substrate.
  • the surface roughness Ra of the first conductor layer 2 was 70 nm. Then, 2, 4, 6-trimercapto - S- 0.
  • the film-shaped molded product with the support obtained above was superimposed on the inner layer substrate so that the resin molded product surface was inside.
  • This was used as the primary press, and the pressure was reduced to 200 Pa using a vacuum laminator equipped with heat-resistant rubber press plates on the upper and lower sides, followed by thermocompression bonding at a temperature of 110 ° C and a pressure of 1. OM Pa for 60 seconds.
  • the pressure was reduced to 200 Pa, and the temperature was reduced to 140 ° C and the pressure was set to 1. It was thermocompression bonded for seconds. Then, only the polyethylene naphthalate film was peeled off to obtain a resin layer on the inner layer substrate.
  • the inner layer substrate on which the finger layer was formed was immersed in an aqueous solution adjusted so that 1 (2 aminoethyl) 2-methylimidazole was 1.0% by weight at 30 ° C. for 10 minutes, Next, after immersing in water at 25 ° C for 1 minute, excess solution was removed with an air knife. This was left in a nitrogen oven at 60 ° C. for 30 minutes and at 170 ° C. for 60 minutes to obtain a circuit board having the first electrically insulating layer 3 formed on the inner layer board.
  • the above-described circuit board with via holes was placed in a permanganate treatment bath prepared so that the concentration of DS250A (manufactured by Ebara Ujilight Co., Ltd.) was 6 OgZl and the concentration of DS150B (manufactured by Ebara Ujilight Co., Ltd.) was 70 mlZl. C.
  • the sample was immersed in C for 10 minutes, and further washed in a 45 ° C water bath for 1 minute.
  • the circuit board was immersed in a water tank for 1 minute, and further immersed in another water rub for 1 minute to perform water washing.
  • the substrate was immersed in a neutralization reducing bath prepared so that the concentration of DS350 (manufactured by Ebara Ujilite Co., Ltd.) was 5 OmlZ liter and sulfuric acid was 50 mlZ liter at 45 ° C. for 5 minutes to perform a neutralization reduction treatment.
  • the circuit board which had been washed with water in the same manner as described above, was adjusted to have a PC65H (manufactured by Ebara Ujilight Co., Ltd.) concentration of 250 mlZl and a SS400 (manufactured by Ebara Ujilight Co., Ltd.) concentration of 0.8 mlZl.
  • the circuit board obtained in this way was PB556MU (manufactured by Ebara Ujilight Co., Ltd.) with a capacity of 20 ml / liter, PB556A (manufactured by Ebara Ujilight Co., Ltd.) with a capacity of OmlZl, and PB566B (manufactured by Ebara Ujilight Co., Ltd.) with a capacity of 60 mlZl. , PB566C (manufactured by EBARA Uzilite Co., Ltd.) was immersed in an electroless copper plating bath prepared to 60 ml Z liter at 35 ° C for 4.5 minutes to perform electroless plating.
  • PB556MU manufactured by Ebara Ujilight Co., Ltd.
  • PB556A manufactured by Ebara Ujilight Co., Ltd.
  • OmlZl a capacity of OmlZl
  • PB566B manufactured by Ebara Ujilight
  • the circuit board on which the metal thin film layer was formed by the electroless plating treatment was further washed with water as described above.
  • AT-21 manufactured by Uemura Kogyo Co., Ltd.
  • a water-proofing solution prepared so as to have a volume of 10 ml at room temperature for 1 minute, further washed with water in the same manner as described above, dried, and water-proofed. did.
  • the circuit board that had been subjected to the heat-proof treatment was heat-treated at 170 ° C for 30 minutes.
  • a dry film of a commercially available photosensitive resist is thermocompressed and adhered to the surface of the circuit board after the heat treatment, and then, in the next step V, a mask of a pattern corresponding to the characteristic impedance evaluation pattern is brought into close contact with the dry film and exposed. After that, development was performed to obtain a resist pattern.
  • the resist is removed by immersion in a 50 ml Z liter solution of sulfuric acid at 25 ° C for 1 minute, and electrolytic copper plating is applied to the non-resist-forming portions to form an 18 m thick electrolytic copper plating film.
  • electrolytic copper plating is applied to the non-resist-forming portions to form an 18 m thick electrolytic copper plating film.
  • the resist pattern on the substrate is removed using a stripping solution, and an etching process is performed with a mixed solution of cupric chloride and hydrochloric acid, so that the metal thin film and the electrolytic copper plating film are formed on the circuit board 1.
  • a second conductive layer 4 was formed.
  • the surface roughness (that is, arithmetic average roughness) Ra of the first electrical insulating layer 3 in a portion where the second conductive layer 4 was not provided on the circuit board was 100 nm.
  • a multilayer circuit board B with a wiring pattern of four layers on both sides was obtained in the same manner as in Example 1 except that the surface of the first electrical insulating layer 3 of Example 1 was immersed in a permanganate treatment bath for 30 minutes.
  • the surface roughnesses Ra of the first conductor layer 2 and the first electric insulating layer 3 measured in the step of obtaining the substrate were 70 nm and 350 nm, respectively.
  • the evaluation results are shown in Table 1 below
  • a multilayer circuit board C with a wiring pattern of four layers on both sides was obtained in the same manner as in Example 1 except that the varnish containing fine magnetic substance powder was used.
  • the surface roughnesses Ra of the first conductor layer 2 and the first electric insulating layer 3 measured in the step of obtaining the substrate were 70 nm and 100 nm, respectively.
  • the relative permittivity of the first and second electric insulating layers 3 and 5 was 2.7, and the relative magnetic permeability was 2.7. Table 1 shows the evaluation results.
  • a multilayer circuit board D with a wiring pattern of four layers on both sides was obtained in the same manner as in Example 1 except that the surface of the first conductive layer 2 of Example 1 was microetched by contact with an organic acid.
  • the surface roughness Ra of the first conductive layer 2 measured in the step of obtaining the substrate was 1.5 / ⁇ , and the surface roughness Ra of the first electric insulating layer 3 was 100 nm.
  • the evaluation results are shown in Table 1 below.
  • Comparative Example 2 A multilayer circuit board E having a wiring pattern of four layers on both sides in the same manner as in Comparative Example 1 except that the surface of the first electrical insulating layer 3 of Comparative Example 1 was immersed in a permanganate treatment bath for 60 minutes. Got. The surface roughness Ra of the first conductor layer 2 measured in the step of obtaining the substrate was 1.5 / ⁇ , and the surface roughness Ra of the first electric insulating layer 3 was 500 nm. The evaluation results are shown in Table 1 below.
  • n-Butinole acetylate 26 Polymerization of 5.2 ⁇ styrene and 26.8 ⁇ accinoleic acid in a 7: 3 (weight ratio) mixed solvent of ethyl methyl ketone and ethanol in the presence of azobis isobutyl mouth-tolyl Thus, an acrylic polymer was obtained. To this, 0.23 parts of idroquinone was added and a small amount of air was blown in. Then, 15 parts of N, N-dimethylhenzylamine and 147 parts of chrysicyl methacrylate were added to the mixture at a temperature of 77 ° C for 10 minutes. After holding for a time, a carboxyl-containing base polymer having a weight average molecular weight of about 30,000, an acid value of 225 mgZg, and an unsaturated group content of 0.9 mol% / Kg was obtained.
  • Methylethyl ketone was added to this composition, the viscosity at 25 ° C measured by a BM type viscometer was adjusted to about 700 cps, and a fine filter made of Teflon (registered trademark) having a pore diameter of 50 m was used. After filtration, a resin varnish was obtained.
  • a multilayer circuit board F was obtained in the same manner as in Comparative Example 2 except that this resin varnish was used instead of the varnish used in Comparative Example 2.
  • the surface roughness Ra of the first conductor layer 2 measured in the step of obtaining the substrate was 1.5 m, and the surface roughness Ra of the first electric insulating layer 3 was 4. Table 1 shows the evaluation results.
  • the circuit boards according to Examples 1 to 3 of the present invention differ in the pulse reflection characteristics (TDR) and the pulse passage characteristics (TDT) according to Comparative Examples 1 to 3. It turned out that each was superior.
  • the first electric insulating layer 3 or the second electric insulating layer 5 is made of a material in consideration of its relative permittivity ⁇ r and relative magnetic permeability / zr
  • the third embodiment shows that the specific impedance can be increased, thereby reducing crosstalk and radiation noise. That is, by forming at least a part of the first or second electric insulating layer 3 or 5 with a material satisfying the relationship of ⁇ r ⁇ / zr, crosstalk and radiation noise can be reduced.
  • the first or second electric insulating layer 3 or 5 contains a synthetic resin and a magnetic substance, and the synthetic resin is an epoxy resin, a phenol resin, a polyimide resin, a polyester resin, a fluorine resin.
  • Modified polyether ether resin bismaleide 'triazine resin, modified prephenylene oxide resin, silicone resin, acrylic resin, benzocyclobutene resin, polyethylene naphthalate resin, cycloolefin resin, and polyolefin Group strength composed of resin It is desirable that the resin be formed by at least one selected resin.
  • the circuit board and the method of manufacturing the same according to the present invention are less likely to cause crosstalk and radiated noise, and therefore, include a circuit board for an electronic device, an electronic device using the circuit board, and Ideal for manufacturing.

Abstract

　電気絶縁層間の密着性が高く、且つ層間電気抵抗の低い回路基板を提供するために、基体１上に形成された第１の導体層と、その上に形成された第１の電気絶縁層とを備えた回路基板において、第１の導体層は、０．１ｎｍ以上、１００ｎｍ未満の表面粗さＲａを有し、当該第１の導体層と第１の電気絶縁層との間には、チオール化合物を主材料とする第１のプライマー層が設けられている。これによって、第１の導体層と第１の電気絶縁層との間の密着性が良く、しかも、高周波信号にも対応できる回路基板が得られる。

Description

明 細 書
回路基板及びその製造方法
技術分野
[0001] 本発明は、回路基板に関し、さら〖こ詳しくは、導体層と電気絶縁層との間や電気絶 縁層間の密着性が高ぐ且つ、回路を流れる高周波信号に導体層のノイズ及び隣接 する導体 (配線）間のクロストークや放射ノイズが入り難い回路基板、回路基板を用い た電子機器，及び回路基板の製造方法に関する。ここで、導体層は導体のみからな る層、及び、導体によって形成された回路を含む層のいずれでもよい。
背景技術
[0002] 電子機器の小型化、多機能化に伴って、電子機器に用いられている回路基板も、 より高密度化が要求されるようになってきて 、る。
[0003] 回路基板の高密度化の一般的手法として、回路基板を多層化することが良く知ら れている。多層化された回路基板 (多層回路基板）は、通常、基体上に形成された第 1の導体層からなる内層基板上に、第 1の電気絶縁層を積層し、当該第 1の電気絶 縁層の上に第 2の導体層を形成することによって、必要に応じて、さらに第 2以降の 電気絶縁層と第 3以降の導体層を数段積層することによって得られる。
[0004] 多層回路基板内の導体層相互間は、通常、電気絶縁層で絶縁されている力 回路 相互間を必要に応じて通電するためにビアホールなどの配線で接続して 、る部分も ある。
[0005] 導体層と電気絶縁層との密着性や電気絶縁層間の密着性が不足していると、導体 層と電気絶縁層との間にすき間が生じ、そこに水蒸気などが侵入すると電気絶縁性 が低下することがある。また、ビアホールに負荷がかかりすぎて、断線することもある。
[0006] そこで、内層基板上の導体層を粗面化し、アンカー効果を生じさせることによって、 その上に積層される電気絶縁層との密着性を向上させる方法が知られている。近年 、より高い密着性を得るため、特許文献 1等において、導体層を粗面化処理し、チォ 一ルイ匕合物でプライマー層を形成させることが提案されている。
[0007] 特許文献 1は、電気絶縁層の表面に、導体層を形成した内層基板において、表面 粗さ Raが 0. 1— 5 mに粗面化された導体層上にチオールィ匕合物力 なるプライマ 一層を形成し、当該プライマー層上に、硬化性榭脂組成物からなる他の電気絶縁層 を設けた回路基板を提案している。しかしながら、この回路基板における導体層の表 面粗さでは、高周波領域での信号伝送において、ノイズのない信号を伝送するのは 非常に困難であった。
[0008] さらに、特許文献 1に示された回路基板では、高周波信号に対応することが非常に 困難であるば力りでなぐ回路基板の高密度化に伴い、隣接する導体 (配線）間のク ロストークや放射ノイズにより、高周波領域における良質な信号電流を提供すること は困難であった。
[0009] 特許文献 1 :特開 2003— 53879号公報
発明の開示
発明が解決しょうとする課題
[0010] そこで、本発明の技術的課題は、表面粗さの低い導体層と電気絶縁層との密着性 が高ぐ且つ、回路を流れる高周波信号が導通した時のノイズ、及び隣接する導体（ 配線）間のクロストークや放射ノイズを抑制した回路基板を提供することにある。
課題を解決するための手段
[0011] 粗面化された導体層上に電気絶縁層を設けた回路基板では、導体層の表面粗さ が高周波領域における表皮厚み以上になると、表面粗さに起因する信号損失が発 生してしまう。したがって、信号損失を発生させないためには、表面粗さを表皮深さの
10分の 1以下とすることが好ましい。
[0012] 本発明の一態様によれば、基体上に第 1の導体層が形成され、当該第 1の導体層 上に第 1の電気絶縁層が形成されてなる回路基板であって、前記第 1の導体層の表 面粗さ Raが 0. lnm以上、 lOOnm未満であり、前記第 1の導体層と前記第 1の電気 絶縁層との間に、チオール化合物 (a)を主材料とする第 1のプライマー層が形成され ていることを特徴とする回路基板が得られる。
[0013] また、本発明のもう一つの態様によれば、回路基板を備えた電子機器であって、前 記回路基板は、基体上に形成された第 1の導体層と、前記第 1の導体層上に形成さ れた第 1の電気絶縁層とを備え、前記第 1の導体層の表面粗さ Raが 0. lnm以上、 1 OOnm未満であり、前記第 1の導体層と前記第 1の電気絶縁層との間に、チオール化 合物 (a)を主材料とする第 1のプライマー層が形成されていることを特徴とする電子 機器が得られる。
[0014] さらに、本発明のさらにもう一つの態様によれば、基体上に第 1の導体層を形成し た後、当該第 1の導体層の形成された基板表面を金属腐食剤と接触させて、表面粗 さ Raが 0. lnm以上、 lOOnm未満である第 1の導体層を形成し、当該第 1の導体層 の形成された基板表面にチオールィ匕合物 (a)を含有するプライマー組成物を接触さ せることにより第 1のプライマー層を形成し、その後、硬化性榭脂組成物を用いて成る 未硬化又は半硬化の榭脂成形体を、当該第 1のプライマー層上に積層し、次いで当 該榭脂成形体を硬化させて第 1の電気絶縁層を形成することを特徴とする回路基板 の製造方法が得られる。
発明の効果
[0015] 本発明によれば、表面粗さの低い導体層と電気絶縁層との密着性が高ぐ且つ、 回路を流れる高周波信号が導通した時のノイズ、及び隣接する導体 (配線）間のクロ ストークや放射ノイズを抑制した回路基板を提供することができる。
図面の簡単な説明
[0016] [図 1]図 1は本発明による回路基板の一構成例を示す断面図である。
符号の説明
[0017] 1 基体
2 第 1の導体層
3 第 1の電気絶縁層
4 第 2の導体層
5 第 2の電気絶縁層
100 回路基板
発明を実施するための最良の形態
[0018] 本発明についてさらに、詳しく説明する。
[0019] 本発明の回路基板では、基体上に第 1の導体層が形成され、当該第 1の導体層上 に第 1の電気絶縁層が形成されてなる。この第 1の導体層の表面粗さ Raが 0. Inm 以上、 lOOnm未満であり、前記第 1の導体層と前記第 1の電気絶縁層との間に、チ オールィ匕合物 (a)を主材料とする第 1のプライマー層が形成されている。ここで、前記 回路基板において、前記第 1の電気絶縁層の表面粗さ Raが 0. Inm以上、 400nm 以下であることが好ましい。
[0020] また、前記回路基板において、前記第 1の電気絶縁層上に、第 2の導体層、チォー ルイ匕合物 (b)を主材料とする第 2のプライマー層、及び第 2の電気絶縁層が、この順 で積層されて ヽることが好ま ヽ。
[0021] また、前記回路基板において、前記第 2の導体層の表面粗さ Raが、 0. Inm— 1 mであることが好ましい。第 2の導体層上に更に他の電気絶縁層または導体層が形 成される場合には、第 1の導体層と同様に、第 2の導体層の表面粗さ Raは 0. Inm以 上、 lOOnm未満であることが望ましい。
[0022] また、前記回路基板において、前記第 2の電気絶縁層の表面粗さ Raが、 0. Inm 以上、 400nm以下であることが好ましい。
[0023] そして、前記いずれか一つの回路基板において、前記第 1及び第 2のプライマー層 のチオール化合物（a)及び (b)が、次の式（1)もしくは式（2)で表される化合物又は これらのアルカリ金属塩であることが好まし!/、。
[0024] [化 1]
Figure imgf000006_0001
(式（1 ) 中、 Χ，〜Χ 3は、 それぞれ独立して一 S H、 - S R - N R ' R"、 又は一 S M ( R、 R，及び R"は、それぞれ独立して炭 1〜 5の直 ί奴は のアルキゾ であ り、 Mはアルカリ金属である）であり、 これらのうち少なくとも一つは一 S Hである）
[化 2] 2
s R Rl I .卜 3 1
(式 （2 ) 中、 R，~ R 4は、 それぞれ独立して— O R は炭素数1 ~ 5の直鎖 又は分岐のアルキル基である） 又は— S Hを 1つ以上有する炭素数 1 〜5の直鎮 又は分岐のアルキル基であり、 これらのうち少なくとも 1つは— S Hを 1つ以上 有する炭素数 1 ~ 5の直鎮又は分岐のアルキル基である。）
[0025] また、前記いずれか一つの回路基板において、前記第 1及び第 2のプライマー層の チオールィ匕合物（a)及び (b)が上記式（1)で表される化合物であり、前記式（1)中の
X1— X3がすべて一 SHであることが好まし!/、。
[0026] また、前記回路基板において、前記第 1の電気絶縁層が、脂環式ォレフイン重合体 を含有する硬化性榭脂組成物を硬化してなるものであることが好ましい。
[0027] また、前記回路基板において、前記第 2の電気絶縁層が、脂環式ォレフイン重合体 を含有する硬化性榭脂組成物を硬化してなるものであることが好ましい。
[0028] また、前記回路基板において、前記第 1の電気絶縁層の比誘電率を ε r、比透磁 率を/ z rとしたとき、前記第 1の電気絶縁層の少なくとも一部が ε r≤ /z rの関係を満足 することが好ましい。
[0029] 一方、前記回路基板において、前記第 2の電気絶縁層の比誘電率を ε r、比透磁 率を/ z rとしたとき、前記第 2の電気絶縁層の少なくとも一部が ε r≤ /z rの関係を満足 することが好ましい。
[0030] また、本発明の電子機器は、前記いずれか一つの回路基板を有する。
[0031] 更に、本発明の回路基板の製造方法は、基体上に第 1の導体層を形成した後、当 該第 1の導体層の形成された基板表面を金属腐食剤と接触させて、表面粗さ Raが 0 . lnm以上、 lOOnm未満である第 1の導体層を形成し、当該第 1の導体層の形成さ れた基板表面にチオールィ匕合物 (a)を含有するプライマー組成物を接触させること により第 1のプライマー層を形成し、その後、硬化性榭脂組成物を用いて成る未硬化 又は半硬化の榭脂成形体を、当該第 1のプライマー層上に積層し、次いで当該榭脂 成形体を硬化させて第 1の電気絶縁層を形成することによって回路基板を得る方法 である。
[0032] また、前記回路基板の製造方法において、前記第 1の電気絶縁層の表面を酸化性 化合物と接触させて、表面粗さ Raを 0. lnm以上 400nm以下に調整する工程を含 むことが好ましい。
[0033] 更に、本発明の回路基板の製造方法は、前記いずれかの回路基板を製造する方 法であって、表面粗さが 0. lnm以上、 400nm以下である第 1の電気絶縁層上に、 第 2の導体層を形成し、当該第 2の導体層の形成された基板表面にチオール化合物 (b)を含有するプライマー組成物を接触させることにより第 2のプライマー層を形成し 、その後、硬化性榭脂組成物を用いて成るフィルム状成形体を、当該第 2のプライマ 一層上に積層し、次 、で当該フィルム状形成体を硬化させて第 2の電気絶縁層を形 成すること〖こよって、回路基板を得る方法である。
[0034] 前述したように、第 1及び第 2の導体層の表面粗さ Raは 0. lnm以上、 lOOnm未満 であることが好ましい。これは、各導体層の表面粗さ Raが lOOnm以上になると、表面 粗さに起因した信号損失が発生し、 0. lnmより小さくなると、電気絶縁層との間の密 着性が悪くなるからである。
[0035] 更に、各電気絶縁層の表面粗さ Raは 0. lnm以上、 400nm以下であることが望ま しい。これは、電気絶縁層の表面粗さ Ra力 OOnmを超えると、導体層上に精細なパ ターンを形成することが困難になり、他方、 0. lnmより小さくなると、電気絶縁層を積 層、硬化させた場合、例えば、第 1及び第 2の電気絶縁層の間の密着性が確保でき なくなる恐れがある力 である。
[0036] 本発明の回路基板は、電気絶縁層と導体層とが積層されてなる内層基板の片面も しくは両面に、プライマー層と電気絶縁層とが積層された構造を有するものであり、電 気絶縁層と導体層とが複数積層された多層回路基板であっても良い。
[0037] より具体的に図 1を参照しながら、本発明を説明する。
[0038] 図 1を参照すると、本発明に使用される内層基板 100は、電気絶縁層からなる基体 1の表面に、表面粗さ Raが 0. 1以上、 lOOnm未満に調整された第 1の導体層 2が形 成され、その上に第 1の電気絶縁層 3が形成されている。さらに、その上に、表面粗さ Raが 0. lnm— 1 μ mに調整された第 2の導体層 4が形成され、その上に第 2の電気 絶縁層 5を形成されている。この第 2の導体層 4及び第 2の電気絶縁層 5は存在しなく ても良いが、さらに、第 2の導体層 4及び第 2の電気絶縁層 5の積層を繰り返した多段 に形成しても良い。多段構成した場合、第 1の導体層 2と同様に、第 2の導体層 4の 表面粗さ Raは 0. lnm以上、 lOOnm未満であることが好ましい。ここで、第 1及び第 2の導体層 2、 4と、第 1及び第 2の電気絶縁体 3、 5との夫々の間に図示しないプライ マー層が形成されている。
[0039] 本発明に関わる第 1の電気絶縁層 3は、公知の電気絶縁材料 (例えば、脂環式ォ レフイン重合体、エポキシ榭脂、マレイミド榭脂、（メタ)アクリル榭脂、ジァリルフタレー ト榭脂、トリアジン榭脂、ポリフエ-ルエーテル、ガラスなど)を含有する硬化性榭脂組 成物を硬化してなるもので形成されたものである。勿論、本発明に関わる第 1の電気 絶縁層 3は、電気絶縁層と導体層とを有する回路基板の最表面の電気絶縁層である 第 2の電気絶縁層 5あってもよい。本発明においては、層間用の第 1の電気絶縁層 3 としては、後述する脂環式ォレフイン重合体を含有する硬化性榭脂組成物を硬化し てなるものが好適である。第 1の電気絶縁層 3の表面を酸ィ匕性ィ匕合物又はプラズマと 接触させ、電気絶縁層間の密着性を高めることもできる。
[0040] 基体 1及び第 1の電気絶縁層 3の表面に形成された第 1及び第 2の導体層 2, 4は、 導電性金属などの導体により形成された電気回路であって、その回路構成などは通 常の多層回路基板に用いられているものと同じものが使用できる。特に本発明にお いては、導電性金属が銅である場合に極めて高 ヽ密着性を発揮する。
[0041] 基体又は第 1の電気絶縁層 3の表面に第 1及び第 2の導体層 2, 4を夫々形成する 方法としては、めっきやスパッタリングによる方法などが挙げられ、生産性の観点から めっきによる方法が好ましい。
[0042] 本発明に関わる第 1の導体層 2の表面粗さ Raは、 0. lnm以上、 lOOnm未満、好 ましくは lnm— 95nm、より好ましくは 40nm— 90nmであり、第 2の導体層 4の表面 粗さ Raは、 0. lnm— 1 μ m、好ましくは、 0. lnm以上、 lOOnm未満である。 Raがこ の範囲内にある場合、電気絶縁層との高い密着性が得られる。ここで、表面粗さ Ra は、 JIS B0601— 1994で定義される値である。
[0043] 第 1及び第 2の導体層 2、 4を上述の表面粗さ Raの範囲に調整する方法としては、 例えば、過塩素酸ナトリウム、過硫酸ナトリウムなどの無機過酸アルカリ塩;硫酸、塩 酸などの無機酸;ギ酸、アクリル酸、シユウ酸、クェン酸などの有機酸;等を有効成分 とする金属腐食剤を基板に接触させる粗化処理方法が挙げられる。特に無機酸を用 いると、上述した範囲の表面粗さ Raを得るのが容易であり、好ましい。
[0044] 金属腐食剤中の有効成分の濃度は、通常 0. 1— 20重量％、好ましくは 0. 1— 10 重量％であり、処理温度は金属腐食剤の沸点を考慮して任意に設定でき、通常 25 一 120°C、好ましくは 50— 100°Cであり、処理時間は数秒一 60分間、より好ましくは 数秒一 30分間である。
[0045] 上述してきた電気絶縁層と導体層とを有する内層基板の具体例として、プリント配 線基板やシリコンウェハー基板などが挙げられる。内層基板の厚みは、通常 10 m 一 2mm、好ましくは 25 μ m— 1. 6mm、より好ましくは 40 μ m— lmmである。
[0046] 上述した内層基板の表面に形成されたプライマー層は、チオールィ匕合物（a)及び（ b)を主材料とする。
[0047] 以下、チオール化合物（a)とチオール化合物（b)を「チオール化合物として合わせ て説明する。なお、チオール化合物（a)とチオール化合物 (b)は同一であっても、異 なっていてもよい。
[0048] 本発明で用いるチオールィ匕合物は SH基を有する化合物である。
[0049] 好まし!/ヽチオール化合物の具体例としては、式（1)で表される 2, 4, 6 トリメルカプ ト— s トリァジンなどのトリアジンチオール化合物又はそのアルカリ金属塩；式（2)で表 される γ メルカプトプロピルトリメトキシシランなどのメルカプト基を有するアルキル基 結合シランィ匕合物又はその誘導体などが挙げられる。
[0050] [化 3]
Figure imgf000011_0001
(式（1 ) 中、 X，~X3は、 それぞれ独立して一SH、 -SR-NR' R"、又は一 SM (R、 R，及び R"は、 それぞれ独立して炭織 1 ~ 5の直 $SXは^ 1H支のアルお USであ リ、 Mはアルカリ金属である） であり、 これらのうち少なくとも一つは一 SHである）
[0051] 上記式（1)で表されるトリアジンチオールィ匕合物又はその誘導体の中でも、特に高 い密着性が得られる点から、 2又は 3個の SH基を有する化合物、より好ましくは 3個 の- SH基を有する化合物である。
[0052] [化 4]
Figure imgf000011_0002
(式 （2) 中、 ！^〜[¾4は、 それぞれ独立して— OR (Rは炭素数 〜 5の直鎖 又は分岐のアルキル基である） 又は一 S Hを〗つ以上有する炭素数 1〜5の直鎖 又は分岐のアルキル基であり、 これらのうち少なくとも 1つは一 S Hを 1つ以上 有する炭素数 1 ~ 5の直鎖又は分岐のアルキル基である。）
[0053] 上記式（2)で表されるアルキル基含有シランィ匕合物又はその誘導体の中でも、特 に密着性と操作性のバランスが良好な点から、メルカプトアルキルトリアルコキシシラ ンが好ましい。
[0054] 内層基板の表面にプライマー層を形成させるために、チオールィ匕合物と内層基板 とを接触させる。接触させる方法は特に制限されない。具体例としては、チオールィ匕 合物を水又は有機溶媒に溶かして溶液にした後、数秒間から数分間程度この溶液 中に内層基板を浸漬するディップ法や、この溶液を内層基板表面にスプレー等で塗 布するスプレー法などが挙げられる。チオールィ匕合物と内層基板とを接触させた後、 乾燥する。乾燥方法は特に制限されず、例えば、乾燥温度は通常 30— 180°C、好ま しくは 50— 150°Cであり、乾燥時間は通常 1分以上、好ましくは 5— 120分間、ォー ブン中で乾燥させる方法が挙げられる。導体層が銅のような金属である場合、特に、 酸ィ匕防止の観点から、窒素雰囲気下で乾燥するのが好ましい。
[0055] チオールィ匕合物を溶解する有機溶媒は特に制限されず、テトラヒドロフランなどの エーテル類、エタノールやイソプロパノールなどのアルコール類、アセトンなどのケト ン類、ェチルセ口ソルブアセテートなどのセロソルブ類など極性溶媒が好ましい。チ オール化合物溶液中のチオール化合物濃度は、特に制限されないが、通常 0. 01 一 30重量％、好ましくは 0. 05— 20重量％である。
[0056] 本発明にお 、てプライマー層は、上述のチオールィ匕合物を主材料とするものであり 、チオールィ匕合物以外の成分としては、プライマー層形成時に用いるチオールィ匕合 物の溶液中に、内層基板とチオール化合物との濡れを向上させる目的で用いる界面 活性剤やその他の添加物などが挙げられる。これらの添加物の使用量は、密着性確 保の観点カもチオールィ匕合物に対して 10重量％以下、好ましくは 5重量％以下、よ り好ましくは 1重量％以下である。
[0057] 第 1の電気絶縁層 3及び第 2の電気絶縁層 5を構成する材料に格別な制限はなぐ 一般的な電気絶縁材料を用いることができる。好ましい電気絶縁材料としては、絶縁 性重合体を含有する硬化性榭脂組成物 (以下、単に硬化性榭脂組成物と!ヽうことが ある）が挙げられ、特に絶縁性重合体として脂環式ォレフイン重合体を用いるのが好 ましい。硬化性榭脂組成物を所定形状に成形して硬化することで電気絶縁層が形成 される。
[0058] 絶縁性重合体は、エポキシ榭脂、マレイミド榭脂、（メタ)アクリル榭脂、ジァリルフタ レート榭脂、トリアジン榭脂、脂環式ォレフイン重合体、芳香族ポリエーテル重合体、 ベンゾシクロブテン重合体、シァネートエステル重合体、液晶ポリマー、ポリイミドなど の電気絶縁性を有する重合体である。これらの中でも、脂環式ォレフイン重合体、芳 香族ポリエーテル重合体、ベンゾシクロブテン重合体、シァネートエステル重合体又 はポリイミドが好ましぐ脂環式ォレフイン重合体又は芳香族ポリエーテル重合体が特 に好ましぐ脂環式ォレフイン重合体がとりわけ好ましい。また脂環式ォレフイン重合 体は、極性基を有するものが好ましい。極性基としては、ヒドロキシル基、カルボキシ ル基、アルコキシル基、エポキシ基、グリシジル基、ォキシカルボ-ル基、カルボニル 基、アミノ基、エステル基、カルボン酸無水物基などが挙げられ、特に、カルボキシル 基又はカルボン酸無水物基が好適である。
[0059] 脂環式ォレフイン重合体としては、 8—ェチルーテトラシクロ [4. 4. 0. I2' 5. I7' 10]ド デカー 3—ェンなどのノルボルネン環を有する単量体（以下、ノルボルネン系単量体と いう）の開環重合体及びその水素添加物、ノルボルネン系単量体の付加重合体、ノ ルボルネン系単量体とビニルイヒ合物との付加重合体、単環シクロアルケン重合体、 脂環式共役ジェン重合体、ビニル系脂環式炭化水素重合体及びその水素添加物、 芳香族ォレフイン重合体の芳香環水素添加物などが挙げられる。これらの中でも、ノ ルボルネン系単量体の開環重合体及びその水素添加物、ノルボルネン系単量体の 付加重合体、ノルボルネン系単量体とビニル化合物との付加重合体、芳香族ォレフ イン重合体の芳香環水素添加物が好ましぐ特にノルボルネン系単量体の開環重合 体の水素添加物が好ましい。脂環式ォレフインや芳香族ォレフインの重合方法、及 び必要に応じて行われる水素添加の方法は、格別な制限はなぐ公知の方法に従つ て行うことができる。
[0060] 硬化剤としては、イオン性硬化剤、ラジカル性硬化剤又はイオン性とラジカル性とを 兼ね備えた硬化剤等、一般的なものを用いることができ、特にビスフエノール Aビス（ プロピレングリコ一ルグリシジルエーテル）エーテルのようなグリシジルエーテル型ェ ポキシ化合物、脂環式エポキシィ匕合物、グリシジルエステル型エポキシ化合物などの 多価エポキシィ匕合物が好ましい。また、エポキシ化合物の他に、 1, 3—ジァリル 5— [ 2—ヒドロキシー 3 フエ-ルォキシプロピル]イソシァヌレートなどの炭素 炭素二重結 合を有して架橋反応に寄与する非エポキシ系硬化剤を用いることもできる。
[0061] 硬化剤の配合割合は、絶縁性重合体 100重量部に対して、通常 1一 100重量部、 好ましくは 5— 80重量部、より好ましくは 10— 50重量部の範囲である。
[0062] 更に硬化剤として多価エポキシィ匕合物を用いた場合には、硬化反応を促進させる ために、第 3級ァミン化合物（1一べンジルー 2 フエ-ルイミダゾールなど）や三弗化ホ ゥ素錯化合物などの硬化促進剤や硬化助剤を使用するのが好適である。硬化促進 剤や硬化助剤の量は、絶縁性重合体 100重量部に対して、通常 0. 001— 30重量 部、好ましくは 0. 01— 10重量部、より好ましくは 0. 03— 5重量部である。
[0063] 硬化剤、硬化促進剤及び硬化助剤の配合量は、使用目的に応じて適宜選択され る。
[0064] 更に硬化性榭脂組成物には、磁性体を配合することができる。前記磁性体は電気 絶縁性を有することが好ましぐ電気絶縁層が ε r≤ /z r ( ε rは比誘電率、 /z rは比透 磁率)であるものを与える磁性体が特に好ましい。特に好ましい磁性体としては、フエ ライト等の絶縁物磁性体粉末や、 Fe、 Co、 Ni、 Cr等の金属磁性元素の単体又は合 金が挙げられる。
[0065] 電気絶縁層の比誘電率 ε r及び比透磁率/ z rは、導体層を取り囲む電気絶縁層の 構造にかかわらず、導体を伝播する電磁波に影響する実効誘電率および実効透磁 率で評価する。実効誘電率又は実効透磁率を測定する方法としては、実際に配線を 伝播する電磁波を計測して、誘電率および透磁率を決定するトリプレートライン共振 器法などを用いて計測することができる。
[0066] 磁性体の配合量は、脂環式ォレフイン重合体 100重量部に対して、通常 1Z106—
300重量部、好ましくは 1/103— 200重量部である。磁性体の含有割合が少なすぎ ると、電気絶縁層内の磁性体存在量が減少するため電気絶縁層の透磁率を上げる 効果が少なくなり、逆に高すぎると、均一な分散性が得られないなど、製造上の困難 が生じる傾向にある。
[0067] 硬化性榭脂組成物は、通常、例えば、トルエン、キシレン、ェチルベンゼン、トリメチ ルベンゼンなどの芳香族炭化水素系溶媒; n—ペンタン、 n—へキサン、 n—ヘプタンな どの脂肪族炭化水素系溶媒;シクロペンタン、シクロへキサンなどの脂環式炭化水素 系溶媒；クロ口ベンゼン、ジクロロベンゼン、トリクロ口ベンゼンなどのハロゲン化炭ィ匕 水素系溶媒;メチルェチルケトン、メチルイソブチルケトン、シクロペンタノン、シクロへ キサノンなどのケトン系溶媒などの溶媒を含有する。これらの溶媒は、それぞれ単独 で、ある 、は 2種以上を組み合わせて用いることができる。
[0068] これら溶媒のなかでも、微細配線への埋め込み性に優れ、気泡等を生じさせな!/、も のとして、芳香族炭化水素系溶媒や脂環式炭化水素系溶媒のような非極性溶媒と、 ケトン系溶媒のような極性溶媒とを混合した混合溶媒が好まし ヽ。これらの非極性溶 媒と極性溶媒の混合比は適宜選択できる。
[0069] 溶媒の使用量は、厚みの制御や平坦性向上などの目的に応じて適宜選択される 力 硬化性榭脂組成物の溶液又は分散液の固形分濃度が、通常 5— 70重量％、好 ましくは 10— 65重量％、より好ましくは 20— 60重量％になる範囲である。
[0070] これらの各成分のほか、軟質重合体、耐熱安定剤、耐候安定剤、老化防止剤、レ ベリング剤、帯電防止剤、スリップ剤、アンチブロッキング剤、防曇剤、滑剤、染料、顔 料、天然油、合成油、ワックス、乳剤、充填剤、誘電特性調整剤、靭性剤などの任意 成分を配合することができる。任意成分の配合量は、本発明の目的を損なわない範 囲で適宜選択される。
[0071] 回路基板用の電気絶縁層を形成する方法としては、 (a)上記硬化性榭脂組成物を 用いて予め作製した未硬化又は半硬化の榭脂成形体であるフィルム又はシートを内 層基板 (基体の片面又は両面に導体層を有する構造の基板）に積層した後、硬化す る、（b)硬化性榭脂組成物を内層基板の導体層上に直接塗布し、乾燥した後、硬化 する、 (c)硬化性榭脂組成物をガラス繊維製シート状支持体に含浸させて乾燥して 得たシートを、内層基板に積層して硬化する、の三つの方法がある。これらの中でも 、平滑な表面が得やすぐ高密度の配線形成が容易な点力も (a)法が好ましい。
[0072] (a)法で用いる未硬化又は半硬化の榭脂成形体の「未硬化」とは、脂環式ォレフィ ン重合体が溶解可能な溶剤に、実質的に重合体全部が溶解する状態である。また、 「半硬化」とは、加熱すれば更に硬化しうる程度に途中まで硬化された状態であり、好 ましくは、脂環式ォレフイン重合体が溶解可能な溶剤に一部 (具体的には 7重量％以 上)が溶解する状態であるか、溶剤中に榭脂成形体を 24時間浸潰した時の膨潤率 力 浸漬前の体積の 200%以上である状態を 、う。
[0073] 未硬化又は半硬化の榭脂成形体であるフィルム又はシートを得るには常法によれ ばよぐ硬化性榭脂組成物を榭脂フィルムや金属箔などの支持体上にディップコート 、ロールコート、カーテンコート、ダイコート、スリットコートなどを用いるキャスト法等よ つて、塗布し、これを乾燥して榭脂成形体を得る方法が挙げられる。 [0074] 未硬化又は半硬化の榭脂成形体であるフィルム又はシートの厚みは、通常 0. 1— 150 μ m、好ましくは 0. 5— 100 μ m、より好ましくは 1一 80 μ mである。
[0075] 上記積層体を用いて多層回路基板を製造するに際しては、通常、先ず積層体中の 各導体層を連結するために、積層体を貫通するビアホールを設ける。このビアホール は、フォトリソグラフィ法のような化学的処理により、又は、ドリル、レーザー、プラズマ エッチング等の物理的処理等により形成することができる。これらの方法の中でもレ 一ザ一による方法（炭酸ガスレーザー、エキシマレーザー、 UV— YAGレーザー等） 力 電気絶縁層の特性を低下させずにより微細なビアホールが形成できるので好ま しい。
[0076] 次に、電気絶縁層を、導体層との接着性を高めるために表面を酸ィ匕して粗ィ匕し、所 望の表面粗さに調整する。本発明において電気絶縁層の表面粗さ Raは 0. lnm以 上、 400nm未満、好ましくは lnm以上、 300nm以下、より好ましくは 10— 200nmで ある。ここで、 Raiお IS B 0601— 1994に示される算術平均粗さである。
[0077] 電気絶縁層表面を酸化するには、電気絶縁層表面と酸化性化合物とを接触させれ ばよい。酸化性化合物としては、無機過酸化物や有機過酸化物;気体;など酸化能 を有する公知の化合物が挙げられる。特に電気絶縁層の表面粗さの制御が容易なこ とから、無機過酸ィ匕物や有機過酸ィ匕物を用いるのが好まし 、。
[0078] 無機過酸ィ匕物としては過マンガン酸塩、無水クロム酸、重クロム酸塩、クロム酸塩、 過硫酸塩、活性二酸化マンガン、四酸化オスミウム、過酸化水素、過よう素酸塩、ォ ゾンなどが挙げられ、有機過酸ィ匕物としてはジクミルパーオキサイド、オタタノィルパ 一オキサイド、 m—クロ口過安息香酸、過酢酸などが挙げられる。
[0079] 酸化性化合物の溶液で電気絶縁層表面を酸化する場合、電気絶縁層を形成する 前の硬化性榭脂組成物に、酸ィ匕性ィ匕合物の溶液に可溶な重合体 (液状エポキシ榭 脂など)や無機充填剤 (炭酸カルシウムやシリカなど)を含ませておくと、脂環式ォレ フィン重合体と微細な海島構造を形成した上で選択的に溶解するので、上述した表 面平均粗さの範囲に制御しやす 、ので好まし 、。
[0080] 上記のような酸化性化合物の溶液に可溶の重合体や無機充填剤は、本発明の硬 化性榭脂組成物に任意に添加される難燃助剤、耐熱安定剤、誘電特性調整剤、靭 性剤の一部などとして用いることができる。
[0081] 電気絶縁層の酸化処理後は、酸化性化合物を除去するため、通常、電気絶縁層 表面を水で洗浄する。水だけでは洗浄しきれない物質が付着している場合、その物 質を溶解可能な洗浄液で更に洗浄したり、他の化合物と接触させたりして水に可溶 の物質にして力も水で洗浄することもできる。例えば、過マンガン酸カリウム水溶液や 過マンガン酸ナトリウム水溶液などのアルカリ性水溶液を電気絶縁層と接触させた場 合は、発生した二酸化マンガンの皮膜を除去する目的で、硫酸ヒドロキシァミンと硫 酸との混合液などの酸性水溶液により中和還元処理する。
[0082] 電気絶縁層を酸化して表面粗さを調整した後、積層体にめっき等により電気絶縁 層表面とビアホール内壁面に導体層を形成する。導体層を形成する方法に格別制 限はないが、例えば電気絶縁層上にめっき等により金属薄膜を形成し、次いで厚づ けめつきにより金属層を成長させる方法が採られる。
[0083] 金属薄膜の形成を無電解めつきにより行う場合、金属薄膜を電気絶縁層の表面に 形成させる前に、電気絶縁層上に、銀、ノ《ラジウム、亜鉛、コバルトなどの触媒核を付 着させるのが一般的である。
[0084] 無電解めつき法に用いる無電解めつき液としては、公知の自己触媒型の無電解め つき液を用いれば良ぐめっき液中に含まれる金属種、還元剤種、錯化剤種、水素ィ オン濃度、溶存酸素濃度などは特に限定されない。例えば、次亜リン酸アンモニゥム 、次亜リン酸、水素化硼素アンモ-ゥム、ヒドラジン、ホルマリンなどを還元剤とする無 電解銅めつき液;次亜リン酸ナトリウムを還元剤とする無電解ニッケル リンめつき液； ジメチルァミンボランを還元剤とする無電解ニッケル ホウ素めつき液；無電解パラジ ゥムめっき液；次亜リン酸ナトリウムを還元剤とする無電解パラジウム リンめつき液； 無電解金めつき液；無電解銀めつき液；次亜リン酸ナトリウムを還元剤とする無電解二 ッケルーコバルト リンめつき液等の無電解めつき液を用いることができる。
[0085] 金属薄膜を形成した後、基板表面を防鲭剤と接触させて防鲭処理をすることもでき る。
[0086] このようにして無電解めつき法により、電気絶縁層表面、内層基板側面及びビアホ ール内壁面に金属薄膜を形成する。次いで、電気絶縁層上の金属薄膜の上に、通 常、厚付けめつきを行う。厚付けめつきとしては、例えば、常法に従って金属薄膜上 にめつき用レジストパターンを形成し、更にその上に電解めつき等の、湿式めつきにより めっきを成長させ、次いで、レジストを除去し、更にエッチングにより金属薄膜をバタ ーン状にエッチングして導体層を形成する。従って、この方法によれば、導体層は、 通常、パターン状の金属薄膜と、その上に成長させためっきとからなる。
[0087] また、金属薄膜を形成した後や厚付けめつきの後に、密着性向上などのため、金属 薄膜を加熱することができる。加熱温度は、通常 50— 350°C、好ましくは 80— 250°C である。加熱は加圧条件下で実施しても良ぐこのときの圧力を加える方法としては、 例えば、熱プレス機、加圧加熱ロール機などの物理的加圧法が挙げられる。加える 圧力は、通常 0. 1— 20MPa、好ましくは 0. 5— lOMPaである。この範囲であれば、 金属薄膜と電気絶縁層との高い密着性が確保できる。
[0088] このようにして得られた多層回路基板を内層基板として、例えば、プライマー層を形 成した内層基板の天地二つの導体層に、前記の未硬化又は半硬化の榭脂成形体を 貼り合わせ、前記の硬化、粗化、めっき、エッチングの各工程を繰り返すことで、更な る多層化も可能である。
[0089] また、上記回路基板において、導体層の一部は、金属電源層や金属グラウンド層、 金属シールド層になって!/、てもよ 、。
[0090] 本発明の回路基板は、コンピューターや携帯電話等の電子機器において、 CPU やメモリなどの半導体素子、その他の実装部品を実装するためのプリント配線板とし て使用できる。特に、微細配線を有するものは高密度プリント配線基板として、高速コ ンピューターや、高周波領域で使用する携帯端末の配線基板として好適である。
[0091] 以下に、実施例及び比較例を挙げて本発明を具体的に説明する。なお、例中、部 及び％は、特に断りのない限り質量基準である。
[0092] (1)分子量（重量平均分子量 Mw、数平均分子量 Mn)
トルエンを溶媒とするゲル.パーミエーシヨン.クロマトグラフィー（GPC)によるポリス チレン換算値として測定した。
[0093] (2)水素化率及び無水マレイン酸含有率
水素添加前の重合体中の不飽和結合のモル数に対する水素化率及び重合体中 の総モノマー単位数に対する無水マレイン酸残基のモル数の割合（無水マレイン酸 残基含有率）は1 H— NMR ^ベクトルにより測定した。
[0094] (3)ガラス転移温度 (Tg)
示差走査熱量法 (DSC法）により測定した。
[0095] (4)表面粗さ (Ra)
表面粗さ Raの評価は、非接触式である光学式表面形状測定装置 (株式会社キー エンス カラーレーザー顕微鏡 VK— 8500)を用いて、 20 m X 20 mの短形領 域にっ 、て 5箇所測定を行 、。その平均を電気絶縁層又は導体層表面の表面粗さ Raとした。
[0096] (5) TDR (パルス反射特性)評価
コア基板 1の両面に、第 1の導体層 2、第 1の電気絶縁層 3、第 2の導体層 4、第 2の 電気絶縁層 5の順で多層化した多層化回路基板のそれぞれ第 1及び第 2の導体層 2 、 4において，】？じ八ー 1101の5 ' 5 (2)に定めるマイクロストリップ配線パターンを形 成した。このときの信号線幅 73 μ m、信号線厚み 18 μ m、信号線長 150mm、第 1の 電気絶縁層 3の厚みを 40 μ mとした (特性インピーダンス ZO = 50 Ω設計)。当該評 価用基板について TDR (Time Domain Reflectmetry)評価を行った。 [ (測定 値)—(設計値) ]の絶対値が 1 Ω未満のものを◎、 5 Ω未満のものを〇、 5 Ω以上 10 Ω未満のものを△、 10 Ω以上のものを Xと評価した。
[0097] (6) TDT (パルス通過特性)評価
コア基板 1の両面に、第 1の導体層 2、第 1の電気絶縁層 3、第 2の導体層 4、第 2の 電気絶縁層 5の順で多層化した多層化回路基板のそれぞれ第 1及び第 2の導体層 2 , 4において，】？じ八ー 1101の5 ' 5 (2)に定めるマイクロストリップ配線パターンを形 成した。このときの信号線幅 73 μ m、信号線厚み 18 μ m、信号線長 150mm、第 1の 電気絶縁層 3の厚みを 40 μ mとした (特性インピーダンス Z0 = 50 Ω設計)。当該評 価用基板について、 Agilent 86100C (アジレント'テクノロジ一社製を用いて TDT (パルス通過特性)評価を行った。入力信号 35psecとして n= 10で測定を行った。信 号が 10%から 90%まで立ち上がるときの平均時間を To、各測定時間を tとした時、 下記数 1式で算出される値が ± 1. 0%未満のものを◎、 ± 1. 0%以上 ± 2. 0%未満 のものを〇、 ± 2. 0%以上 ± 5. 0%未満のものを△, ± 5. 0%以上のものを Xと評 価し 7こ。
[0098] [数 1]
[ ( T。― t ) / T 0] X I 0 0 (単位：％)
[0099] (実施例 1)
8—ェチルーテトラシクロ〔4. 4. 0. I2' 5. 17' 10〕—ドデ力— 3 ェンを開環重合し、次い で水素添加反応を行い、数平均分子量 (Μη) = 31, 200、重量平均分子量 (Mw) = 55, 800、 Tg=約 140°Cの水素化重合体を得た。得られた水素化重合体の水素 化率は 99%以上であった。
[0100] この水素化重合体 100部、無水マレイン酸 40部及びジクミルパーォキシド 5部を t ブチルベンゼン 250部に溶解し、 140°Cで 6時間反応を行った。得られた反応生成 物溶液を 1000部のイソプロピルアルコール中に注ぎ、反応生成物を凝固させ、得ら れた固形分を 100°Cで 20時間真空乾燥して、マレイン酸変性水素化重合体を得た。 このマレイン酸変性水素化重合体は Mn= 33, 200、 Mw=68, 300で Tgは 170°C であった。無水マレイン酸基含有率は 25モル0 /。であった。
[0101] 得られたマレイン酸変性水素化重合体 100部、ビスフエノール Aビス（プロピレング リコールグリシジルエーテル）エーテル 40部、 1—ベンジルー 2—フエ-ルイミダゾール（ 硬化促進剤） 0. 1部、 2— [2—ヒドロキシー 3, 5 ビス（α , α—ジメチルベンジル）フエ -ル]ベンゾトリアゾール（レーザー加工性向上剤） 5部、トリス（3, 5—ジー tーブチルー 4—ヒドロキシベンジル) イソシァヌレイト 1部、液状ポリブタジエン（B— 1000、新日本 石油化学 (株）） 10部をキシレン 222部及びシクロペンタノン 55. 5部からなる混合有 機溶剤に溶解させて、遊星式攪拌機 (倉敷紡績 (株)製)にて混合したワニスを得た。
[0102] 得られたワニス、それぞれダイコーターを用いて、 300mm四方の厚さ 75 μ mのポリ エチレンナフタレートフィルムに塗工し、その後、窒素オーブン中、 80°Cで 10分間乾 燥し、榭脂成形物の厚みが 40 mである支持体付のフィルム状成形体を得た。
[0103] 配線幅及び配線間距離が 50 μ m、導体厚みが 18 μ mである第 1の導体層 2を形 成した厚さ 0. 4mmの両面銅張り基板 (ガラスフィラー及びノヽロゲン不含エポキシ榭 脂を含有するワニスをガラスクロスに含浸させて得られたコア基板の両面に銅が貼ら れたもの）を用意して、この両面張り基板を 5wt%硫酸水溶液に 25°Cで 1分間浸漬し た後、純水で洗浄して内層基板を得た。当該第 1の導体層 2の表面粗さ Raは 70nm であった。次いで、 2, 4, 6—トリメルカプト— S—トリァジンの 0. 1重量0 /0イソプロピルァ ルコール溶液を調整し、この溶液に前述のコア基板を 25°Cで 1分間浸漬した後、 90 °Cで 15分間窒素置換されたオーブン中で乾燥させて内層基板上にプライマー層を 形成させた。
[0104] 次 、で，先に得た支持体付きのフィルム状成形体を、榭脂成形物面が内側となるよ うにして、内層基板に重ね合わせた。これを一次プレスとして耐熱ゴム製プレス板を 上下に備えた真空積層装置を用いて， 200Paに減圧して、温度 110°C、圧力 1. OM Paで 60秒間加熱圧着した。次いで、二次プレスとして、金属性プレス板で覆われた 耐熱ゴム製プレス板を上下に備えた真空積層装置を用いて、 200Paに減圧して、温 度 140°C、圧力 1. OMPaで 60秒間加熱圧着した。そして、ポリエチレンナフタレート フィルムのみを剥がして、内層基板上に榭脂層を得た。
[0105] 次いで、この榭指層を形成した内層基板を、 1 (2 アミノエチル) 2—メチルイミダ ゾールが 1. 0重量％になるように調整した水溶液に 30°Cにて 10分間浸漬し、次い で 25°Cの水に 1分間浸漬した後、エアーナイフにて余分な溶液を除去した。これを 窒素オーブン中に 60°Cで 30分間、 170°Cで 60分間放置し、内層基板上に第 1の電 気絶縁層 3を形成した回路基板を得た。
[0106] 得られた回路基板の電気絶縁層部分に、 UV— YAGレーザーを用いて直径 30 μ mの層間接続のビアホールを形成した。
[0107] 上述のビアホール付き回路基板を DS250A (荏原ユージライト株式会社製)濃度 6 OgZリットル、 DS150B (荏原ユージライト株式会社製)濃度 70mlZリットルになるよ うに調製した過マンガン酸処理浴に 70°Cで 10分間浸漬し、更に 45°Cの湯洗浴で 1 分間湯洗した。次いで、回路基板を水槽に 1分間浸潰し、更に別の水擦こ 1分間浸 漬することにより水洗を行った。続いて DS350 (荏原ユージライト株式会社製)濃度 5 OmlZリットル、硫酸 50mlZリットルになるように調製した中和還元浴に、基板を 45 °Cで 5分間浸漬し、中和還元処理をした。 [0108] 中和還元処理後、上述と同様に水洗を行った回路基板を PC65H (荏原ユージライ ト株式会社製)濃度 250mlZリットル、 SS400 (荏原ユージライト株式会社製)濃度 0 . 8mlZリットルになるように調製した触媒浴に 50°Cで 5分間浸漬した。次いで、上述 と同じ方法で回路基板を水洗した後、 PCBA (荏原ユージライト株式会社製)が 14g /リットル、 PC66H (荏原ユージライト株式会社製）が lOmlZリットルになるように調 製した触媒活性ィ匕浴に 35°Cで、 5分間浸潰し、めっき触媒を還元処理した。
[0109] こうして得られた回路基板を、 PB556MU (荏原ユージライト株式会社製）が 20ml /リットル、 PB556A (荏原ユージライト株式会社製）力 OmlZリットル、 PB566B ( 荏原ユージライト株式会社製）が 60mlZリットル、 PB566C (荏原ユージライト株式会 社製）が 60mlZリットルになるように調製した無電解銅めつき浴に空気を吹き込みな 力も 35°Cで 4. 5分間浸漬して無電解めつき処理を行った。無電解めつき処理により 金属薄膜層が形成された回路基板を更に上述と同様に水洗した。次いで、 AT— 21 ( 上村工業株式会社製)が lOmlZリットルになるよう調製した防鲭溶液に室温で 1分 間浸漬し、更に上述と同じ方法で水洗した後、乾燥し、防鲭処理を施した。
[0110] この防鲭処理が施された回路基板を、 170°Cで 30分間加熱処理した。加熱処理後 の回路基板表面に、市販の感光性レジストのドライフィルムを熱圧着して粘り付け、次 V、で、このドライフィルム上に特性インピーダンス評価用パターンに対応するパターン のマスクを密着させ露光した後、現像してレジストパターンを得た。次に、硫酸 50ml Zリットルの溶液に 25°Cで 1分間浸漬させ防鲭剤を除去し、レジスト非形成部分に電 解銅めつきを施し厚さ 18 mの電解銅めつき膜を形成させた。その後、基板上のレ ジストパターンを、剥離液を用いて除去し、塩化第二銅と塩酸混合溶液によりエッチ ング処理を行うことにより、回路基板 1上に前記金属薄膜及び電解銅めつき膜からな る第 2の導体層 4を形成した。当該回路基板の第 2の導体層 4がない部分における第 1の電気絶縁層 3の表面粗さ（即ち、算術平均粗さ) Raは lOOnmであった。
[0111] 次いで、前述と同様にして、第 2の導体層 4の表面粗さ Raを 70nmに調製した後、 表面に 2, 4, 6—トリメルカプト一 s—トリアジンカもなるプライマー層を形成し、その上 に、第 2の電気絶縁層 5を形成することにより両面 4層の配線パターン付き多層回路 基板 Aを得た。評価結果を下記表 1に示す。 [0112] (実施例 2)
上記実施例 1の第 1の電気絶縁層 3の表面を過マンガン酸処理浴に 30分間浸漬 処理すること以外は実施例 1と同様にして両面 4層の配線パターン付き多層回路基 板 Bを得た。当該基板を得る工程で測定された、第 1の導体層 2、第 1の電気絶縁層 3の表面粗さ Raはそれぞれ、 70nm、 350nmであった。評価結果を下記表 1に示す
[0113] (実施例 3)
前述のマレイン酸変性水素化重合体 100部、ビスフエノール Aビス（プロピレングリ コールグリシジルエーテル）エーテル 40部、 1一べンジルー 2 フエ-ルイミダゾール（ 硬化促進剤） 0. 1部、 2— [2—ヒドロキシー 3, 5 ビス（a, a—ジメチルベンシル）フエ- ル]ヘンゾトリアゾール（レーザー加工性向上剤） 5部、トリス（3, 5—ジー tーブチルー 4— ヒドロキシベンジル) イソシァヌレイト 1部、液状ポリブタジエン（B— 1000、新日本石 油化学 (株)） 10部、絶縁体力もなる微小磁性体粉末であるフェライト材 (戸田工業（ 株)） 156部をキシレン 222部及びシクロペンタノン 555部力もなる混合有機溶剤に溶 解させ、遊星式接伴機にて均一に分散 ·混合して微小磁性体粉末含有ワニスを得た
[0114] 微小磁性体粉末含有ワニスを用いること以外は実施例 1と同様にして両面 4層の配 線パターン付き多層回路基板 Cを得た。当該基板を得る工程で測定された、第 1の 導体層 2、第 1の電気絶縁層 3の表面粗さ Raはそれぞれ、 70nm、 lOOnmであった。 またこのときの第 1、第 2の電気絶縁層 3、 5の比誘電率は 2. 7、比透磁率は 2. 7であ つた。評価結果を表 1に示す。
[0115] (比較例 1)
上記実施例 1の第 1の導体層 2の表面が有機酸との接触によりマイクロエッチング 処理されたこと以外は上記実施例 1と同様にして、両面 4層の配線パターン付き多層 回路基板 Dを得た。当該基板を得る工程で測定された、第 1の導体層 2の表面粗さ R aは 1. 5 /ζ πι、第 1の電気絶縁層 3の表面粗さ Raは lOOnmであった。評価結果を下 記表 1に示す。
[0116] (比較例 2) 上記比較例 1の第 1の電気絶縁層 3の表面を過マンガン酸処理浴に 60分間浸漬 処理すること以外は上記比較例 1と同様にして、両面 4層の配線パターン付き多層回 路基板 Eを得た。当該基板を得る工程で測定された、第 1の導体層 2の表面粗さ Ra は 1. 5 /ζ πι、第 1の電気絶縁層 3の表面粗さ Raは 500nmであった。評価結果を下 記表 1に示す。
[0117] (比較例 3)
n—ブチノレアクジレー卜 26. スチレン 5. 2咅及びァクジノレ酸 26. 8咅を、ァゾビス イソフチ口-トリル存在下、ェチルメチルケトンとエタノールの 7： 3 (重量比）混合溶媒 中で重合し、アクリル系重合体を得た。これにノ、イドロキノン 0. 23部を添加し微量の 空気を吹き込みなから、 N, N—ジメチルヘンジルァミン 15部及びクリシシルメタクリレ ート 147部をカ卩え、温度 77°Cで 10時間保持し、重量平均分子量約 30000、酸価 22 5mgZg、不飽和基含有量 0. 9モル％/Kgのカルボキシル基を含有するベースポリ マーを得た。
[0118] 当該ベースポリマー 30部、エチレンオキサイド変性ビスフエノール Aジァクリレート（ 商品名 ァ口-ノクス、 M210東亜合成株式会社製） 10部、臭素化エポキシメタクリレ ート 40部、トリアリールリン酸 7部及び熱重合開始剤 2部を混合した。この混合物に、 アクリル微粒子（商品名 F— 351、ゼオンィ匕成社製)をメチルェチルケトンに分散させ た分散液（固形分約 20%) 100部を添加し、ホモティスパーを用いて混合し榭脂組 成物を得た。この組成物にメチルェチルケトンを添加して、 BM型粘度計により測定さ れる 25°Cでの粘度を約 700cpsに調整し、孔径 50 mのテフロン (登録商標)製精 密フィルターを用いて濾過し榭脂ワニスを得た。
[0119] 比較例 2で用いたワニスの代わりに、この榭脂ワニスを用いたこと以外は比較例 2と 同様にして、多層回路基板 Fを得た。当該基板を得る工程で測定された、第 1の導体 層 2の表面粗さ Raは 1. 5 m、第 1の電気絶縁層 3の表面粗さ Raは 4. であつ た。評価結果を表 1に示す。
[0120] [表 1] 表面粗さ Ra 評麵目
第 1の導体層 第 1の電気 縁層 TDR TDT
実施例 1 70nm l OO jU m ◎ ◎
実施例 2 70nm 350nm 〇 O
実施例 3 70nm
1 00nm ◎ ◎
J±¾例 1 1 . 5 / m 1 00nm Δ Δ
J±¾例 2 1 . 5 /i m 0. 5 jLi m X X
J±S¾例 3 1 . 4 fl m X X
[0121] 上記表 1に示すように、本発明の実施例 1乃至 3に係る回路基板は、パルス反射特 性 (TDR)及びパルス通過特性 (TDT)において、比較例 1乃至 3に係る回路基板よ りも、それぞれ優れていることが判明した。
[0122] 更に、上記した実施例において、第 1の電気絶縁層 3又は第 2の電気絶縁層 5はそ の比誘電率 ε r及び比透磁率/ z rを考慮した材料によって構成することにより、固有ィ ンピーダンスを高くすることができ、これによつて、クロストーク、放射ノイズを軽減する ことができることが実施例 3によりわかる。即ち、第 1又は第 2の電気絶縁層 3又は 5の 少なくとも一部を ε r≤ /z rの関係を満たす材料によって形成することによって、クロス トーク、放射ノイズを低減できる。具体的には、第 1又は第 2の電気絶縁層 3又は 5は 合成樹脂と磁性体とを含有し、合成樹脂がエポキシ榭脂、フエノール榭脂、ポリイミド 榭脂、ポリエステル榭脂、フッ素榭脂、変性ポリフエ-ルエーテル榭脂、ビスマレイド' トリアジン榭脂、変性プリフエ-レンオキサイド榭脂、ケィ素榭脂、アクリル榭脂、ベン ゾシクロブテン榭脂、ポリエチレンナフタレート榭脂、シクロォレフイン榭脂、及び、ポリ ォレフィン榭脂からなる群力 選ばれた少なくとも一つの榭脂によって形成されること が望ましい。
産業上の利用可能性
[0123] 以上説明したように、本発明に係る回路基板とその製造方法は、クロストークや放 射ノイズが入り難いので、電子機器用の回路基板、その回路基板を用いた電子機器 ,及びそれらの製造に最適である。

Claims

請求の範囲
[1] 基体上に形成された第 1の導体層と、前記第 1の導体層上に形成された第 1の電気 絶縁層とを備えた回路基板であって、前記第 1の導体層の表面粗さ Raが 0. lnm以 上、 lOOnm未満であり、前記第 1の導体層と前記第 1の電気絶縁層との間に、チォ 一ルイ匕合物 (a)を主材料とする第 1のプライマー層が形成されていることを特徴とす る回路基板。
[2] 請求項 1記載の回路基板において、前記第 1の電気絶縁層の表面粗さ Raが 0. In m以上、 400nm以下であることを特徴とする回路基板。
[3] 請求項 2記載の回路基板において、前記第 1の電気絶縁層上に、順次積層形成さ れた、第 2の導体層、チオールィ匕合物 (b)を主材料とする第 2のプライマー層、及び 第 2の電気絶縁層とを備えていることを特徴とする回路基板。
[4] 請求項 3記載の回路基板において、前記第 2の導体層の表面粗さ Raが、 0. lnm 一 1 μ mであることを特徴とする回路基板。
[5] 請求項 3に記載の回路基板において、前記第 2の電気絶縁層の表面粗さ Raが、 0
. lnm以上 400nm以下であることを特徴とする回路基板。
[6] 請求項 1に記載の回路基板において、前記チオール化合物（a)が、次の式（1)もし くは式（2)で表される化合物又はこれらのアルカリ金属塩であることを特徴とする回路 基板。
[化 1]
N
Figure imgf000027_0001
(式（1)中、 XT~X3は、 それぞれ独立して一 SH、 -SR-NR' R"、又は一 SM (R、 R，及び R"は、それぞれ独立して炭 1~5の直 は のアルキゾ であ り、 Mはアルカリ である）であり、 これらのうち少なくとも一つは— SHである）
化 2]
Figure imgf000027_0002
(式 （2) 中、 R'wR4は、 それぞれ独立して— OR (Rは炭素数 1〜5の直鎖 又は分岐のアルキル基である） 又は— S Hを 1つ以上有する炭素数 1 ~5の直鎮 又は分岐のアルキル基であり、 これらのうち少なくとも 1つは— S Hを 1つ以上 有する炭素数 1〜 5の直鎖又は分岐のアルキル基である。）
[7] 請求項 3に記載の回路基板において、チオールィ匕合物 (b)が上記式（1)もしくは上 記式（2)で表される化合物又はこれらのアルカリ金属塩であることを特徴とする回路 基板。
[8] 請求項 6に記載の回路基板において、前記チオール化合物（a)が上記式（1)で表 される化合物であり、前記式（1)中の X1— X3がすべて SH基であることを特徴とする 回路基板。
[9] 請求項 7に記載の回路基板において、前記チオールィ匕合物 (b)が上記式（1)で表 される化合物であり、前記式（1)中の X1— X3がすべて SH基であることを特徴とする 回路基板。
[10] 請求項 1に記載の回路基板において、前記第 1の電気絶縁層が、脂環式ォレフィ ン重合体を含有する硬化性榭脂組成物を硬化してなるものであることを特徴とする回 路基板。
[11] 請求項 3に記載の回路基板において、前記第 2の電気絶縁層が、脂環式ォレフィ ン重合体を含有する硬化性榭脂組成物を硬化してなるものであることを特徴とする回 路基板。
[12] 請求項 1に記載の回路基板において、前記第 1の電気絶縁層の比誘電率を ε r、 比透磁率を rとしたとき、前記第 1の電気絶縁層の少なくとも一部が ε r≤ /z rの関 係を満足することを特徴とする回路基板。
[13] 請求項 3記載の回路基板において、前記第 2の電気絶縁層の比誘電率を ε r、比 透磁率を rとしたとき、前記第 2の電気絶縁層の少なくとも一部が ε r≤ /z rの関係を 満足することを特徴とする回路基板。
[14] 回路基板を備えた電子機器であって、前記回路基板は、基体上に形成された第 1 の導体層と、前記第 1の導体層上に形成された第 1の電気絶縁層とを備え、前記第 1 の導体層の表面粗さ Raが 0. lnm以上、 lOOnm未満であり、前記第 1の導体層と前 記第 1の電気絶縁層との間に、チオール化合物 (a)を主材料とする第 1のプライマー 層が形成されていることを特徴とする電子機器。
[15] 基体上に第 1の導体層を形成した後、当該第 1の導体層の形成された基板表面を 金属腐食剤と接触させて、表面粗さ Raが 0. lnm以上、 lOOnm未満である第 1の導 体層を形成し、当該第 1の導体層の形成された基板表面にチオール化合物 (a)を含 有するプライマー組成物を接触させることにより第 1のプライマー層を形成し、その後 、硬化性榭脂組成物を用いて成る未硬化又は半硬化の榭脂成形体を、当該第 1の プライマー層上に積層し、次いで当該榭脂成形体を硬化させて第 1の電気絶縁層を 形成することを特徴とする回路基板の製造方法。
[16] 請求項 15に記載の回路基板の製造方法において、前記第 1の電気絶縁層の表面 を酸ィ匕性ィ匕合物と接触させて、表面粗さ Raを 0. lnm以上 400nm以下に調整する 工程を含むことを特徴とする回路基板の製造方法。
[17] 請求項 15に記載の回路基板の製造方法において、表面粗さが 0. lnm以上、 400 nm以下である第 1の電気絶縁層上に、第 2の導体層を形成し、当該第 2の導体層の 形成された基板表面にチオール化合物 (b)を含有するプライマー組成物を接触させ ることにより第 2のプライマー層を形成し、その後、硬化性榭脂組成物を用いて成るフ イルム状成形体を、当該第 2のプライマー層上に積層し、次いで当該フィルム状形成 体を硬化させて第 2の電気絶縁層を形成することを特徴とする回路基板の製造方法
[18] 請求項 16に記載の回路基板の製造方法において、表面粗さが 0. lnm以上、 400 nm以下である第 1の電気絶縁層上に、第 2の導体層を形成し、当該第 2の導体層の 形成された基板表面にチオール化合物 (b)を含有するプライマー組成物を接触させ ることにより第 2のプライマー層を形成し、その後、硬化性榭脂組成物を用いて成るフ イルム状成形体を、当該第 2のプライマー層上に積層し、次いで当該フィルム状形成 体を硬化させて第 2の電気絶縁層を形成することを特徴とする回路基板の製造方法
PCT/JP2005/003038 2004-03-31 2005-02-24 回路基板及びその製造方法 WO2005099328A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/594,599 US20080029476A1 (en) 2004-03-31 2005-02-24 Circuit Board And Manufacturing Method Thereof
JP2006511912A JPWO2005099328A1 (ja) 2004-03-31 2005-02-24 回路基板及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004108297 2004-03-31
JP2004-108297 2004-03-31

Publications (1)

Publication Number Publication Date
WO2005099328A1 true WO2005099328A1 (ja) 2005-10-20

Family

ID=35125484

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/003038 WO2005099328A1 (ja) 2004-03-31 2005-02-24 回路基板及びその製造方法

Country Status (5)

Country Link
US (1) US20080029476A1 (ja)
JP (1) JPWO2005099328A1 (ja)
KR (1) KR20070007173A (ja)
CN (1) CN100546438C (ja)
WO (1) WO2005099328A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007126605A (ja) * 2005-11-07 2007-05-24 Sumitomo Bakelite Co Ltd 樹脂組成物、積層体、配線板および配線板の製造方法
JP2008082712A (ja) * 2006-09-25 2008-04-10 Gifu Univ 圧力センサ素子
EP2048919A1 (en) * 2006-06-30 2009-04-15 Shin-Etsu Polymer Co. Ltd. Noise suppressing wiring member and printed wiring board
KR100948643B1 (ko) 2007-10-26 2010-03-24 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2010532924A (ja) * 2007-07-12 2010-10-14 巨擘科技股▲ふん▼有限公司 多層基板及びその製造方法
JP2011023381A (ja) * 2009-07-13 2011-02-03 Nippon Zeon Co Ltd 積層モジュール
CN102036465B (zh) * 2009-09-24 2013-01-23 联致科技股份有限公司 复合基板结构
JP2020136314A (ja) * 2019-02-13 2020-08-31 日立化成株式会社 配線基板の製造方法
JP2020136399A (ja) * 2019-02-15 2020-08-31 日立化成株式会社 配線基板の製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2619979A1 (en) 2005-08-31 2007-03-08 Venetec International, Inc. Anchoring system for a catheter
US7879013B2 (en) 2005-12-21 2011-02-01 Venetec International, Inc. Intravenous catheter anchoring device
KR101372963B1 (ko) * 2006-01-31 2014-03-11 히타치 긴조쿠 가부시키가이샤 적층 부품 및 이것을 사용한 모듈
JP5324037B2 (ja) * 2006-10-12 2013-10-23 大智化学産業株式会社 孔あけ加工用当て板及び孔あけ加工方法
JP4974803B2 (ja) * 2007-08-03 2012-07-11 タツタ電線株式会社 プリント配線板用シールドフィルム及びプリント配線板
JPWO2010024175A1 (ja) * 2008-08-25 2012-01-26 株式会社関東学院大学表面工学研究所 積層体及びその製造方法
KR101012403B1 (ko) * 2009-10-19 2011-02-09 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6018389B2 (ja) * 2012-03-15 2016-11-02 三菱製紙株式会社 導電性材料の製造方法
CN103012298B (zh) * 2012-12-28 2015-04-01 中国科学院上海有机化学研究所 一种含三嗪环的苯并环丁烯单体、制备方法和应用
DE102013102542A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
KR101474648B1 (ko) * 2013-06-17 2014-12-17 삼성전기주식회사 인쇄회로기판용 절연 수지 조성물, 절연필름, 프리프레그 및 인쇄회로기판
WO2017131092A1 (ja) * 2016-01-27 2017-08-03 京セラ株式会社 配線基板、光半導体素子パッケージおよび光半導体装置
US11056436B2 (en) 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect
US10645797B2 (en) * 2017-07-26 2020-05-05 Intel Corporation Electromagnetic interference (EMI) shield for a printed circuit board (PCB)
KR101985795B1 (ko) * 2017-12-28 2019-06-04 유림특수화학 주식회사 Lds 방식을 이용한 회로 기판 및 그 제조 방법
CN109599385A (zh) * 2018-11-27 2019-04-09 美龙翔微电子科技（深圳）有限公司 高频ic封装基板及其制造方法
US11948898B2 (en) * 2019-05-16 2024-04-02 Intel Corporation Etch barrier for microelectronic packaging conductive structures
US11532524B2 (en) 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
CN116685051B (zh) * 2023-07-03 2024-02-06 广州方邦电子股份有限公司 金属箔、载体箔、覆金属层叠板、印刷线路板及电池

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058373A (ja) * 1998-08-05 2000-02-25 Tdk Corp 電子部品
JP2001160689A (ja) * 1999-12-02 2001-06-12 Nippon Zeon Co Ltd 多層回路基板
JP2001284821A (ja) * 2000-03-30 2001-10-12 Nippon Zeon Co Ltd 多層回路基板
JP2003053897A (ja) * 2001-08-17 2003-02-26 Mitsubishi Polyester Film Copp 転写性受容層成形用離型フィルム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003053879A (ja) * 2001-06-04 2003-02-26 Nippon Zeon Co Ltd 回路基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058373A (ja) * 1998-08-05 2000-02-25 Tdk Corp 電子部品
JP2001160689A (ja) * 1999-12-02 2001-06-12 Nippon Zeon Co Ltd 多層回路基板
JP2001284821A (ja) * 2000-03-30 2001-10-12 Nippon Zeon Co Ltd 多層回路基板
JP2003053897A (ja) * 2001-08-17 2003-02-26 Mitsubishi Polyester Film Copp 転写性受容層成形用離型フィルム

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007126605A (ja) * 2005-11-07 2007-05-24 Sumitomo Bakelite Co Ltd 樹脂組成物、積層体、配線板および配線板の製造方法
EP2048919A1 (en) * 2006-06-30 2009-04-15 Shin-Etsu Polymer Co. Ltd. Noise suppressing wiring member and printed wiring board
EP2048919A4 (en) * 2006-06-30 2010-01-06 Shinetsu Polymer Co NOISE REDUCTION WIRE STRUCTURE AND CONDUCTOR PLATE
US8134084B2 (en) 2006-06-30 2012-03-13 Shin-Etsu Polymer Co., Ltd. Noise-suppressing wiring-member and printed wiring board
JP2008082712A (ja) * 2006-09-25 2008-04-10 Gifu Univ 圧力センサ素子
JP2010532924A (ja) * 2007-07-12 2010-10-14 巨擘科技股▲ふん▼有限公司 多層基板及びその製造方法
KR100948643B1 (ko) 2007-10-26 2010-03-24 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2011023381A (ja) * 2009-07-13 2011-02-03 Nippon Zeon Co Ltd 積層モジュール
CN102036465B (zh) * 2009-09-24 2013-01-23 联致科技股份有限公司 复合基板结构
JP2020136314A (ja) * 2019-02-13 2020-08-31 日立化成株式会社 配線基板の製造方法
JP2020136399A (ja) * 2019-02-15 2020-08-31 日立化成株式会社 配線基板の製造方法
JP7326761B2 (ja) 2019-02-15 2023-08-16 株式会社レゾナック 配線基板の製造方法

Also Published As

Publication number Publication date
JPWO2005099328A1 (ja) 2007-08-16
CN100546438C (zh) 2009-09-30
CN1961622A (zh) 2007-05-09
US20080029476A1 (en) 2008-02-07
KR20070007173A (ko) 2007-01-12

Similar Documents

Publication Publication Date Title
WO2005099328A1 (ja) 回路基板及びその製造方法
JP5463117B2 (ja) 低損失配線板，多層配線板、それに用いる銅箔及び積層板
TW540284B (en) Process for manufacturing multi-layer circuit substrate
JP4411544B2 (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP3541360B2 (ja) 多層回路構造の形成方法及び多層回路構造を有する基体
JP2011000892A (ja) 樹脂複合フィルム
JP6357697B2 (ja) 硬化性エポキシ組成物、フィルム、積層フィルム、プリプレグ、積層体、硬化物、及び複合体
TW201441299A (zh) 硬化性樹脂組成物、絕緣薄膜、預浸材料、硬化物、複合體以及電子材料用基板
WO2015133513A1 (ja) 多層硬化性樹脂フィルム、プリプレグ、積層体、硬化物、複合体及び多層回路基板
JP2006229038A (ja) 多層プリント配線板の製造方法
JP2015138921A (ja) 電子材料用基板
JP2006278922A (ja) 多層回路基板の製造方法
JP2015143303A (ja) 硬化性樹脂組成物、フィルム、積層フィルム、プリプレグ、積層体、硬化物、及び複合体
JP3810311B2 (ja) プリント基板及びその製造方法
JP2015147310A (ja) 多層硬化性樹脂フィルム、プリプレグ、積層体、硬化物、複合体及び多層回路基板
JP2006028225A (ja) 熱硬化性樹脂組成物、電気絶縁膜、積層体及び多層回路基板
JP2003053879A (ja) 回路基板及びその製造方法
WO2004086833A1 (ja) プリント配線板、その製造方法及び支持体付き硬化性樹脂成形体
JP4300389B2 (ja) 多層回路基板の製造方法
JP2014185228A (ja) 硬化性エポキシ組成物、フィルム、積層フィルム、プリプレグ、積層体、硬化物、及び複合体
JP2003022711A (ja) 電気絶縁膜、回路基板及び硬化性組成物
JP6222686B2 (ja) 硬化性エポキシ組成物、フィルム、積層フィルム、プリプレグ、積層体、硬化物、及び複合体
JP2013055301A (ja) 多層プリント配線板の製造方法
JP2014198746A (ja) 硬化性エポキシ組成物、フィルム、積層フィルム、プリプレグ、積層体、硬化物、及び複合体
JP6458921B2 (ja) 硬化性エポキシ組成物、フィルム、積層フィルム、プリプレグ、積層体、硬化物、及び複合体

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006511912

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 1020067022705

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200580017662.9

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020067022705

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10594599

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10594599

Country of ref document: US