JPWO2005099328A1 - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法 Download PDFInfo
- Publication number
- JPWO2005099328A1 JPWO2005099328A1 JP2006511912A JP2006511912A JPWO2005099328A1 JP WO2005099328 A1 JPWO2005099328 A1 JP WO2005099328A1 JP 2006511912 A JP2006511912 A JP 2006511912A JP 2006511912 A JP2006511912 A JP 2006511912A JP WO2005099328 A1 JPWO2005099328 A1 JP WO2005099328A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- layer
- electrical insulating
- insulating layer
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
Abstract
Description
2 第1の導体層
3 第1の電気絶縁層
4 第2の導体層
5 第2の電気絶縁層
100 回路基板
トルエンを溶媒とするゲル・パーミエーション・クロマトグラフィー(GPC)によるポリスチレン換算値として測定した。
水素添加前の重合体中の不飽和結合のモル数に対する水素化率及び重合体中の総モノマー単位数に対する無水マレイン酸残基のモル数の割合(無水マレイン酸残基含有率)は1H−NMRスペクトルにより測定した。
示差走査熱量法(DSC法)により測定した。
表面粗さRaの評価は、非接触式である光学式表面形状測定装置(株式会社キーエンス カラーレーザー顕微鏡 VK−8500)を用いて、20μm×20μmの短形領域について5箇所測定を行い。その平均を電気絶縁層又は導体層表面の表面粗さRaとした。
コア基板1の両面に、第1の導体層2、第1の電気絶縁層3、第2の導体層4、第2の電気絶縁層5の順で多層化した多層化回路基板のそれぞれ第1及び第2の導体層2、4において,JPCA−BU01の5・5(2)に定めるマイクロストリップ配線パターンを形成した。このときの信号線幅73μm、信号線厚み18μm、信号線長150mm、第1の電気絶縁層3の厚みを40μmとした(特性インピーダンスZ0=50Ω設計)。当該評価用基板についてTDR(Time Domain Reflectmetry)評価を行った。[(測定値)−(設計値)]の絶対値が1Ω未満のものを◎、5Ω未満のものを○、5Ω以上10Ω未満のものを△、10Ω以上のものを×と評価した。
コア基板1の両面に、第1の導体層2、第1の電気絶縁層3、第2の導体層4、第2の電気絶縁層5の順で多層化した多層化回路基板のそれぞれ第1及び第2の導体層2,4において,JPCA−BU01の5・5(2)に定めるマイクロストリップ配線パターンを形成した。このときの信号線幅73μm、信号線厚み18μm、信号線長150mm、第1の電気絶縁層3の厚みを40μmとした(特性インピーダンスZ0=50Ω設計)。当該評価用基板について、Agilent 86100C(アジレント・テクノロジー社製を用いてTDT(パルス通過特性)評価を行った。入力信号35psecとしてn=10で測定を行った。信号が10%から90%まで立ち上がるときの平均時間をTo、各測定時間をtとした時、下記数1式で算出される値が±1.0%未満のものを◎、±1.0%以上±2.0%未満のものを○、±2.0%以上±5.0%未満のものを△,±5.0%以上のものを×と評価した。
上記実施例1の第1の導体層2の表面が有機酸との接触によりマイクロエッチング処理されたこと以外は上記実施例1と同様にして、両面4層の配線パターン付き多層回路基板Dを得た。当該基板を得る工程で測定された、第1の導体層2の表面粗さRaは1.5μm、第1の電気絶縁層3の表面粗さRaは100nmであった。評価結果を下記表1に示す。
上記比較例1の第1の電気絶縁層3の表面を過マンガン酸処理浴に60分間浸漬処理すること以外は上記比較例1と同様にして、両面4層の配線パターン付き多層回路基板Eを得た。当該基板を得る工程で測定された、第1の導体層2の表面粗さRaは1.5μm、第1の電気絶縁層3の表面粗さRaは500nmであった。評価結果を下記表1に示す。
n−ブチルアクリレート26.8部、スチレン5.2部及びアクリル酸26.8部を、アゾビスイソフチロニトリル存在下、エチルメチルケトンとエタノールの7:3(重量比)混合溶媒中で重合し、アクリル系重合体を得た。これにハイドロキノン0.23部を添加し微量の空気を吹き込みなから、N,N−ジメチルヘンジルアミン15部及びクリシシルメタクリレート147部を加え、温度77℃で10時間保持し、重量平均分子量約30000、酸価225mg/g、不飽和基含有量0.9モル%/Kgのカルボキシル基を含有するベースポリマーを得た。
Claims (18)
- 基体上に形成された第1の導体層と、前記第1の導体層上に形成された第1の電気絶縁層とを備えた回路基板であって、前記第1の導体層の表面粗さRaが0.1nm以上、100nm未満であり、前記第1の導体層と前記第1の電気絶縁層との間に、チオール化合物(a)を主材料とする第1のプライマー層が形成されていることを特徴とする回路基板。
- 請求項1記載の回路基板において、前記第1の電気絶縁層の表面粗さRaが0.1nm以上、400nm以下であることを特徴とする回路基板。
- 請求項2記載の回路基板において、前記第1の電気絶縁層上に、順次積層形成された、第2の導体層、チオール化合物(b)を主材料とする第2のプライマー層、及び第2の電気絶縁層とを備えていることを特徴とする回路基板。
- 請求項3記載の回路基板において、前記第2の導体層の表面粗さRaが、0.1nm〜1μmであることを特徴とする回路基板。
- 請求項3に記載の回路基板において、前記第2の電気絶縁層の表面粗さRaが、0.1nm以上400nm以下であることを特徴とする回路基板。
- 請求項3に記載の回路基板において、チオール化合物(b)が上記式(1)もしくは上記式(2)で表される化合物又はこれらのアルカリ金属塩であることを特徴とする回路基板。
- 請求項6に記載の回路基板において、前記チオール化合物(a)が上記式(1)で表される化合物であり、前記式(1)中のX1〜X3がすべて−SH基であることを特徴とする回路基板。
- 請求項7に記載の回路基板において、前記チオール化合物(b)が上記式(1)で表される化合物であり、前記式(1)中のX1〜X3がすべて−SH基であることを特徴とする回路基板。
- 請求項1に記載の回路基板において、前記第1の電気絶縁層が、脂環式オレフィン重合体を含有する硬化性樹脂組成物を硬化してなるものであることを特徴とする回路基板。
- 請求項3に記載の回路基板において、前記第2の電気絶縁層が、脂環式オレフィン重合体を含有する硬化性樹脂組成物を硬化してなるものであることを特徴とする回路基板。
- 請求項1に記載の回路基板において、前記第1の電気絶縁層の比誘電率をεr、比透磁率をμrとしたとき、前記第1の電気絶縁層の少なくとも一部がεr≦μrの関係を満足することを特徴とする回路基板。
- 請求項3記載の回路基板において、前記第2の電気絶縁層の比誘電率をεr、比透磁率をμrとしたとき、前記第2の電気絶縁層の少なくとも一部がεr≦μrの関係を満足することを特徴とする回路基板。
- 回路基板を備えた電子機器であって、前記回路基板は、基体上に形成された第1の導体層と、前記第1の導体層上に形成された第1の電気絶縁層とを備え、前記第1の導体層の表面粗さRaが0.1nm以上、100nm未満であり、前記第1の導体層と前記第1の電気絶縁層との間に、チオール化合物(a)を主材料とする第1のプライマー層が形成されていることを特徴とする電子機器。
- 基体上に第1の導体層を形成した後、当該第1の導体層の形成された基板表面を金属腐食剤と接触させて、表面粗さRaが0.1nm以上、100nm未満である第1の導体層を形成し、当該第1の導体層の形成された基板表面にチオール化合物(a)を含有するプライマー組成物を接触させることにより第1のプライマー層を形成し、その後、硬化性樹脂組成物を用いて成る未硬化又は半硬化の樹脂成形体を、当該第1のプライマー層上に積層し、次いで当該樹脂成形体を硬化させて第1の電気絶縁層を形成することを特徴とする回路基板の製造方法。
- 請求項15に記載の回路基板の製造方法において、前記第1の電気絶縁層の表面を酸化性化合物と接触させて、表面粗さRaを0.1nm以上400nm以下に調整する工程を含むことを特徴とする回路基板の製造方法。
- 請求項15に記載の回路基板の製造方法において、表面粗さが0.1nm以上、400nm以下である第1の電気絶縁層上に、第2の導体層を形成し、当該第2の導体層の形成された基板表面にチオール化合物(b)を含有するプライマー組成物を接触させることにより第2のプライマー層を形成し、その後、硬化性樹脂組成物を用いて成るフィルム状成形体を、当該第2のプライマー層上に積層し、次いで当該フィルム状形成体を硬化させて第2の電気絶縁層を形成することを特徴とする回路基板の製造方法。
- 請求項16に記載の回路基板の製造方法において、表面粗さが0.1nm以上、400nm以下である第1の電気絶縁層上に、第2の導体層を形成し、当該第2の導体層の形成された基板表面にチオール化合物(b)を含有するプライマー組成物を接触させることにより第2のプライマー層を形成し、その後、硬化性樹脂組成物を用いて成るフィルム状成形体を、当該第2のプライマー層上に積層し、次いで当該フィルム状形成体を硬化させて第2の電気絶縁層を形成することを特徴とする回路基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004108297 | 2004-03-31 | ||
JP2004108297 | 2004-03-31 | ||
PCT/JP2005/003038 WO2005099328A1 (ja) | 2004-03-31 | 2005-02-24 | 回路基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2005099328A1 true JPWO2005099328A1 (ja) | 2007-08-16 |
Family
ID=35125484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006511912A Pending JPWO2005099328A1 (ja) | 2004-03-31 | 2005-02-24 | 回路基板及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080029476A1 (ja) |
JP (1) | JPWO2005099328A1 (ja) |
KR (1) | KR20070007173A (ja) |
CN (1) | CN100546438C (ja) |
WO (1) | WO2005099328A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010024175A1 (ja) * | 2008-08-25 | 2012-01-26 | 株式会社関東学院大学表面工学研究所 | 積層体及びその製造方法 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9642987B2 (en) | 2005-08-31 | 2017-05-09 | C.R. Bard, Inc. | Anchoring system for a catheter |
JP5109249B2 (ja) * | 2005-11-07 | 2012-12-26 | 住友ベークライト株式会社 | 樹脂組成物、積層体、配線板および配線板の製造方法 |
US7879013B2 (en) | 2005-12-21 | 2011-02-01 | Venetec International, Inc. | Intravenous catheter anchoring device |
US7907044B2 (en) * | 2006-01-31 | 2011-03-15 | Hitachi Metals, Ltd. | Laminate device and module comprising same |
US8134084B2 (en) * | 2006-06-30 | 2012-03-13 | Shin-Etsu Polymer Co., Ltd. | Noise-suppressing wiring-member and printed wiring board |
JP2008082712A (ja) * | 2006-09-25 | 2008-04-10 | Gifu Univ | 圧力センサ素子 |
JP5324037B2 (ja) * | 2006-10-12 | 2013-10-23 | 大智化学産業株式会社 | 孔あけ加工用当て板及び孔あけ加工方法 |
KR20100049065A (ko) * | 2007-07-12 | 2010-05-11 | 프린코 코포레이션 | 다층기판 및 그 제조방법 |
JP4974803B2 (ja) * | 2007-08-03 | 2012-07-11 | タツタ電線株式会社 | プリント配線板用シールドフィルム及びプリント配線板 |
KR100948643B1 (ko) | 2007-10-26 | 2010-03-24 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP2011023381A (ja) * | 2009-07-13 | 2011-02-03 | Nippon Zeon Co Ltd | 積層モジュール |
CN102036465B (zh) * | 2009-09-24 | 2013-01-23 | 联致科技股份有限公司 | 复合基板结构 |
KR101012403B1 (ko) * | 2009-10-19 | 2011-02-09 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP6018389B2 (ja) * | 2012-03-15 | 2016-11-02 | 三菱製紙株式会社 | 導電性材料の製造方法 |
CN103012298B (zh) * | 2012-12-28 | 2015-04-01 | 中国科学院上海有机化学研究所 | 一种含三嗪环的苯并环丁烯单体、制备方法和应用 |
DE102013102542A1 (de) * | 2013-03-13 | 2014-09-18 | Schweizer Electronic Ag | Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils |
KR101474648B1 (ko) * | 2013-06-17 | 2014-12-17 | 삼성전기주식회사 | 인쇄회로기판용 절연 수지 조성물, 절연필름, 프리프레그 및 인쇄회로기판 |
WO2017131092A1 (ja) * | 2016-01-27 | 2017-08-03 | 京セラ株式会社 | 配線基板、光半導体素子パッケージおよび光半導体装置 |
US11056436B2 (en) | 2016-06-07 | 2021-07-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out structure with rugged interconnect |
US10645797B2 (en) * | 2017-07-26 | 2020-05-05 | Intel Corporation | Electromagnetic interference (EMI) shield for a printed circuit board (PCB) |
KR101985795B1 (ko) * | 2017-12-28 | 2019-06-04 | 유림특수화학 주식회사 | Lds 방식을 이용한 회로 기판 및 그 제조 방법 |
CN109599385A (zh) * | 2018-11-27 | 2019-04-09 | 美龙翔微电子科技(深圳)有限公司 | 高频ic封装基板及其制造方法 |
JP2020136314A (ja) * | 2019-02-13 | 2020-08-31 | 日立化成株式会社 | 配線基板の製造方法 |
JP7326761B2 (ja) * | 2019-02-15 | 2023-08-16 | 株式会社レゾナック | 配線基板の製造方法 |
US11948898B2 (en) * | 2019-05-16 | 2024-04-02 | Intel Corporation | Etch barrier for microelectronic packaging conductive structures |
US11532524B2 (en) | 2020-07-27 | 2022-12-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit test method and structure thereof |
CN116685051B (zh) * | 2023-07-03 | 2024-02-06 | 广州方邦电子股份有限公司 | 金属箔、载体箔、覆金属层叠板、印刷线路板及电池 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058373A (ja) * | 1998-08-05 | 2000-02-25 | Tdk Corp | 電子部品 |
JP2001160689A (ja) * | 1999-12-02 | 2001-06-12 | Nippon Zeon Co Ltd | 多層回路基板 |
JP2001284821A (ja) * | 2000-03-30 | 2001-10-12 | Nippon Zeon Co Ltd | 多層回路基板 |
JP2003053879A (ja) * | 2001-06-04 | 2003-02-26 | Nippon Zeon Co Ltd | 回路基板及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003053897A (ja) * | 2001-08-17 | 2003-02-26 | Mitsubishi Polyester Film Copp | 転写性受容層成形用離型フィルム |
-
2005
- 2005-02-24 CN CNB2005800176629A patent/CN100546438C/zh not_active Expired - Fee Related
- 2005-02-24 WO PCT/JP2005/003038 patent/WO2005099328A1/ja active Application Filing
- 2005-02-24 JP JP2006511912A patent/JPWO2005099328A1/ja active Pending
- 2005-02-24 KR KR1020067022705A patent/KR20070007173A/ko not_active Application Discontinuation
- 2005-02-24 US US10/594,599 patent/US20080029476A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058373A (ja) * | 1998-08-05 | 2000-02-25 | Tdk Corp | 電子部品 |
JP2001160689A (ja) * | 1999-12-02 | 2001-06-12 | Nippon Zeon Co Ltd | 多層回路基板 |
JP2001284821A (ja) * | 2000-03-30 | 2001-10-12 | Nippon Zeon Co Ltd | 多層回路基板 |
JP2003053879A (ja) * | 2001-06-04 | 2003-02-26 | Nippon Zeon Co Ltd | 回路基板及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010024175A1 (ja) * | 2008-08-25 | 2012-01-26 | 株式会社関東学院大学表面工学研究所 | 積層体及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2005099328A1 (ja) | 2005-10-20 |
CN100546438C (zh) | 2009-09-30 |
US20080029476A1 (en) | 2008-02-07 |
CN1961622A (zh) | 2007-05-09 |
KR20070007173A (ko) | 2007-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2005099328A1 (ja) | 回路基板及びその製造方法 | |
US7614145B2 (en) | Method for manufacturing multilayer circuit board and resin base material | |
JP4411544B2 (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
US20050175824A1 (en) | Method for forming multilayer circuit structure and base having multilayer circuit structure | |
JP2011000892A (ja) | 樹脂複合フィルム | |
WO2007023944A1 (ja) | 複合樹脂成形体、積層体、多層回路基板および電子機器 | |
JPWO2009038177A1 (ja) | 硬化性樹脂組成物およびその用途 | |
JP6357697B2 (ja) | 硬化性エポキシ組成物、フィルム、積層フィルム、プリプレグ、積層体、硬化物、及び複合体 | |
JP2006229038A (ja) | 多層プリント配線板の製造方法 | |
WO2014091750A1 (ja) | 硬化性樹脂組成物、絶縁フィルム、プリプレグ、硬化物、複合体、及び、電子材料用基板 | |
JP3861999B2 (ja) | 部分めっき方法及び樹脂部材 | |
WO2015133513A1 (ja) | 多層硬化性樹脂フィルム、プリプレグ、積層体、硬化物、複合体及び多層回路基板 | |
WO2014148538A1 (ja) | 硬化性エポキシ組成物、フィルム、積層フィルム、プリプレグ、積層体、硬化物、及び複合体 | |
JP2007227567A (ja) | 金属薄膜層の形成方法および多層プリント配線板の製造方法 | |
JP2006278922A (ja) | 多層回路基板の製造方法 | |
JP2015138921A (ja) | 電子材料用基板 | |
JP2006028225A (ja) | 熱硬化性樹脂組成物、電気絶縁膜、積層体及び多層回路基板 | |
JP3862009B2 (ja) | 多層回路基板の製造方法 | |
JPWO2004086833A1 (ja) | プリント配線板、その製造方法及び支持体付き硬化性樹脂成形体 | |
JP4300389B2 (ja) | 多層回路基板の製造方法 | |
JP2015138922A (ja) | 電子材料用基板及び電子材料用基板の製造方法 | |
JP2014185228A (ja) | 硬化性エポキシ組成物、フィルム、積層フィルム、プリプレグ、積層体、硬化物、及び複合体 | |
JP2008182146A (ja) | 多層回路基板およびその製造方法 | |
JP2003022711A (ja) | 電気絶縁膜、回路基板及び硬化性組成物 | |
JP6458921B2 (ja) | 硬化性エポキシ組成物、フィルム、積層フィルム、プリプレグ、積層体、硬化物、及び複合体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070921 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070921 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100310 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100630 |