JPWO2005099328A1 - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JPWO2005099328A1
JPWO2005099328A1 JP2006511912A JP2006511912A JPWO2005099328A1 JP WO2005099328 A1 JPWO2005099328 A1 JP WO2005099328A1 JP 2006511912 A JP2006511912 A JP 2006511912A JP 2006511912 A JP2006511912 A JP 2006511912A JP WO2005099328 A1 JPWO2005099328 A1 JP WO2005099328A1
Authority
JP
Japan
Prior art keywords
circuit board
layer
electrical insulating
insulating layer
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006511912A
Other languages
English (en)
Inventor
大見 忠弘
忠弘 大見
明大 森本
明大 森本
加藤 丈佳
丈佳 加藤
川崎 雅史
雅史 川崎
脇坂 康尋
康尋 脇坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeon Corp
Original Assignee
Zeon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zeon Corp filed Critical Zeon Corp
Publication of JPWO2005099328A1 publication Critical patent/JPWO2005099328A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect

Abstract

電気絶縁層間の密着性が高く、且つ層間電気抵抗の低い回路基板を提供するために、基体1上に形成された第1の導体層と、その上に形成された第1の電気絶縁層とを備えた回路基板において、第1の導体層は、0.1nm以上、100nm未満の表面粗さRaを有し、当該第1の導体層と第1の電気絶縁層との間には、チオール化合物を主材料とする第1のプライマー層が設けられている。これによって、第1の導体層と第1の電気絶縁層との間の密着性が良く、しかも、高周波信号にも対応できる回路基板が得られる。

Description

本発明は、回路基板に関し、さらに詳しくは、導体層と電気絶縁層との間や電気絶縁層間の密着性が高く、且つ、回路を流れる高周波信号に導体層のノイズ及び隣接する導体(配線)間のクロストークや放射ノイズが入り難い回路基板、回路基板を用いた電子機器,及び回路基板の製造方法に関する。ここで、導体層は導体のみからなる層、及び、導体によって形成された回路を含む層のいずれでもよい。
電子機器の小型化、多機能化に伴って、電子機器に用いられている回路基板も、より高密度化が要求されるようになってきている。
回路基板の高密度化の一般的手法として、回路基板を多層化することが良く知られている。多層化された回路基板(多層回路基板)は、通常、基体上に形成された第1の導体層からなる内層基板上に、第1の電気絶縁層を積層し、当該第1の電気絶縁層の上に第2の導体層を形成することによって、必要に応じて、さらに第2以降の電気絶縁層と第3以降の導体層を数段積層することによって得られる。
多層回路基板内の導体層相互間は、通常、電気絶縁層で絶縁されているが、回路相互間を必要に応じて通電するためにビアホールなどの配線で接続している部分もある。
導体層と電気絶縁層との密着性や電気絶縁層間の密着性が不足していると、導体層と電気絶縁層との間にすき間が生じ、そこに水蒸気などが侵入すると電気絶縁性が低下することがある。また、ビアホールに負荷がかかりすぎて、断線することもある。
そこで、内層基板上の導体層を粗面化し、アンカー効果を生じさせることによって、その上に積層される電気絶縁層との密着性を向上させる方法が知られている。近年、より高い密着性を得るため、特許文献1等において、導体層を粗面化処理し、チオール化合物でプライマー層を形成させることが提案されている。
特許文献1は、電気絶縁層の表面に、導体層を形成した内層基板において、表面粗さRaが0.1〜5μmに粗面化された導体層上にチオール化合物からなるプライマー層を形成し、当該プライマー層上に、硬化性樹脂組成物からなる他の電気絶縁層を設けた回路基板を提案している。しかしながら、この回路基板における導体層の表面粗さでは、高周波領域での信号伝送において、ノイズのない信号を伝送するのは非常に困難であった。
さらに、特許文献1に示された回路基板では、高周波信号に対応することが非常に困難であるばかりでなく、回路基板の高密度化に伴い、隣接する導体(配線)間のクロストークや放射ノイズにより、高周波領域における良質な信号電流を提供することは困難であった
特開2003−53879号公報
そこで、本発明の技術的課題は、表面粗さの低い導体層と電気絶縁層との密着性が高く、且つ、回路を流れる高周波信号が導通した時のノイズ、及び隣接する導体(配線)間のクロストークや放射ノイズを抑制した回路基板を提供することにある。
粗面化された導体層上に電気絶縁層を設けた回路基板では、導体層の表面粗さが高周波領域における表皮厚み以上になると、表面粗さに起因する信号損失が発生してしまう。したがって、信号損失を発生させないためには、表面粗さを表皮深さの10分の1以下とすることが好ましい。
本発明の一態様によれば、基体上に第1の導体層が形成され、当該第1の導体層上に第1の電気絶縁層が形成されてなる回路基板であって、前記第1の導体層の表面粗さRaが0.1nm以上、100nm未満であり、前記第1の導体層と前記第1の電気絶縁層との間に、チオール化合物(a)を主材料とする第1のプライマー層が形成されていることを特徴とする回路基板が得られる。
また、本発明のもう一つの態様によれば、回路基板を備えた電子機器であって、前記回路基板は、基体上に形成された第1の導体層と、前記第1の導体層上に形成された第1の電気絶縁層とを備え、前記第1の導体層の表面粗さRaが0.1nm以上、100nm未満であり、前記第1の導体層と前記第1の電気絶縁層との間に、チオール化合物(a)を主材料とする第1のプライマー層が形成されていることを特徴とする電子機器が得られる。
さらに、本発明のさらにもう一つの態様によれば、基体上に第1の導体層を形成した後、当該第1の導体層の形成された基板表面を金属腐食剤と接触させて、表面粗さRaが0.1nm以上、100nm未満である第1の導体層を形成し、当該第1の導体層の形成された基板表面にチオール化合物(a)を含有するプライマー組成物を接触させることにより第1のプライマー層を形成し、その後、硬化性樹脂組成物を用いて成る未硬化又は半硬化の樹脂成形体を、当該第1のプライマー層上に積層し、次いで当該樹脂成形体を硬化させて第1の電気絶縁層を形成することを特徴とする回路基板の製造方法が得られる。
本発明によれば、表面粗さの低い導体層と電気絶縁層との密着性が高く、且つ、回路を流れる高周波信号が導通した時のノイズ、及び隣接する導体(配線)間のクロストークや放射ノイズを抑制した回路基板を提供することができる。
図1は本発明による回路基板の一構成例を示す断面図である。
符号の説明
1 基体
2 第1の導体層
3 第1の電気絶縁層
4 第2の導体層
5 第2の電気絶縁層
100 回路基板
本発明についてさらに、詳しく説明する。
本発明の回路基板では、基体上に第1の導体層が形成され、当該第1の導体層上に第1の電気絶縁層が形成されてなる。この第1の導体層の表面粗さRaが0.1nm以上、100nm未満であり、前記第1の導体層と前記第1の電気絶縁層との間に、チオール化合物(a)を主材料とする第1のプライマー層が形成されている。ここで、前記回路基板において、前記第1の電気絶縁層の表面粗さRaが0.1nm以上、400nm以下であることが好ましい。
また、前記回路基板において、前記第1の電気絶縁層上に、第2の導体層、チオール化合物(b)を主材料とする第2のプライマー層、及び第2の電気絶縁層が、この順で積層されていることが好ましい。
また、前記回路基板において、前記第2の導体層の表面粗さRaが、0.1nm〜1μmであることが好ましい。第2の導体層上に更に他の電気絶縁層または導体層が形成される場合には、第1の導体層と同様に、第2の導体層の表面粗さRaは0.1nm以上、100nm未満であることが望ましい。
また、前記回路基板において、前記第2の電気絶縁層の表面粗さRaが、0.1nm以上、400nm以下であることが好ましい。
そして、前記いずれか一つの回路基板において、前記第1及び第2のプライマー層のチオール化合物(a)及び(b)が、次の式(1)もしくは式(2)で表される化合物又はこれらのアルカリ金属塩であることが好ましい。
Figure 2005099328
Figure 2005099328
また、前記いずれか一つの回路基板において、前記第1及び第2のプライマー層のチオール化合物(a)及び(b)が上記式(1)で表される化合物であり、前記式(1)中のX〜Xがすべて−SHであることが好ましい。
また、前記回路基板において、前記第1の電気絶縁層が、脂環式オレフィン重合体を含有する硬化性樹脂組成物を硬化してなるものであることが好ましい。
また、前記回路基板において、前記第2の電気絶縁層が、脂環式オレフィン重合体を含有する硬化性樹脂組成物を硬化してなるものであることが好ましい。
また、前記回路基板において、前記第1の電気絶縁層の比誘電率をεr、比透磁率をμrとしたとき、前記第1の電気絶縁層の少なくとも一部がεr≦μrの関係を満足することが好ましい。
一方、前記回路基板において、前記第2の電気絶縁層の比誘電率をεr、比透磁率をμrとしたとき、前記第2の電気絶縁層の少なくとも一部がεr≦μrの関係を満足することが好ましい。
また、本発明の電子機器は、前記いずれか一つの回路基板を有する。
更に、本発明の回路基板の製造方法は、基体上に第1の導体層を形成した後、当該第1の導体層の形成された基板表面を金属腐食剤と接触させて、表面粗さRaが0.1nm以上、100nm未満である第1の導体層を形成し、当該第1の導体層の形成された基板表面にチオール化合物(a)を含有するプライマー組成物を接触させることにより第1のプライマー層を形成し、その後、硬化性樹脂組成物を用いて成る未硬化又は半硬化の樹脂成形体を、当該第1のプライマー層上に積層し、次いで当該樹脂成形体を硬化させて第1の電気絶縁層を形成することによって回路基板を得る方法である。
また、前記回路基板の製造方法において、前記第1の電気絶縁層の表面を酸化性化合物と接触させて、表面粗さRaを0.1nm以上400nm以下に調整する工程を含むことが好ましい。
更に、本発明の回路基板の製造方法は、前記いずれかの回路基板を製造する方法であって、表面粗さが0.1nm以上、400nm以下である第1の電気絶縁層上に、第2の導体層を形成し、当該第2の導体層の形成された基板表面にチオール化合物(b)を含有するプライマー組成物を接触させることにより第2のプライマー層を形成し、その後、硬化性樹脂組成物を用いて成るフィルム状成形体を、当該第2のプライマー層上に積層し、次いで当該フィルム状形成体を硬化させて第2の電気絶縁層を形成することによって、回路基板を得る方法である。
前述したように、第1及び第2の導体層の表面粗さRaは0.1nm以上、100nm未満であることが好ましい。これは、各導体層の表面粗さRaが100nm以上になると、表面粗さに起因した信号損失が発生し、0.1nmより小さくなると、電気絶縁層との間の密着性が悪くなるからである。
更に、各電気絶縁層の表面粗さRaは0.1nm以上、400nm以下であることが望ましい。これは、電気絶縁層の表面粗さRaが400nmを超えると、導体層上に精細なパターンを形成することが困難になり、他方、0.1nmより小さくなると、電気絶縁層を積層、硬化させた場合、例えば、第1及び第2の電気絶縁層の間の密着性が確保できなくなる恐れがあるからである。
本発明の回路基板は、電気絶縁層と導体層とが積層されてなる内層基板の片面もしくは両面に、プライマー層と電気絶縁層とが積層された構造を有するものであり、電気絶縁層と導体層とが複数積層された多層回路基板であっても良い。
より具体的に図1を参照しながら、本発明を説明する。
図1を参照すると、本発明に使用される内層基板100は、電気絶縁層からなる基体1の表面に、表面粗さRaが0.1以上、100nm未満に調整された第1の導体層2が形成され、その上に第1の電気絶縁層3が形成されている。さらに、その上に、表面粗さRaが0.1nm〜1μmに調整された第2の導体層4が形成され、その上に第2の電気絶縁層5を形成されている。この第2の導体層4及び第2の電気絶縁層5は存在しなくても良いが、さらに、第2の導体層4及び第2の電気絶縁層5の積層を繰り返した多段に形成しても良い。多段構成した場合、第1の導体層2と同様に、第2の導体層4の表面粗さRaは0.1nm以上、100nm未満であることが好ましい。ここで、第1及び第2の導体層2、4と、第1及び第2の電気絶縁体3、5との夫々の間に図示しないプライマー層が形成されている。
本発明に関わる第1の電気絶縁層3は、公知の電気絶縁材料(例えば、脂環式オレフィン重合体、エポキシ樹脂、マレイミド樹脂、(メタ)アクリル樹脂、ジアリルフタレート樹脂、トリアジン樹脂、ポリフェニルエーテル、ガラスなど)を含有する硬化性樹脂組成物を硬化してなるもので形成されたものである。勿論、本発明に関わる第1の電気絶縁層3は、電気絶縁層と導体層とを有する回路基板の最表面の電気絶縁層である第2の電気絶縁層5あってもよい。本発明においては、層間用の第1の電気絶縁層3としては、後述する脂環式オレフィン重合体を含有する硬化性樹脂組成物を硬化してなるものが好適である。第1の電気絶縁層3の表面を酸化性化合物又はプラズマと接触させ、電気絶縁層間の密着性を高めることもできる。
基体1及び第1の電気絶縁層3の表面に形成された第1及び第2の導体層2,4は、導電性金属などの導体により形成された電気回路であって、その回路構成などは通常の多層回路基板に用いられているものと同じものが使用できる。特に本発明においては、導電性金属が銅である場合に極めて高い密着性を発揮する。
基体又は第1の電気絶縁層3の表面に第1及び第2の導体層2,4を夫々形成する方法としては、めっきやスパッタリングによる方法などが挙げられ、生産性の観点からめっきによる方法が好ましい。
本発明に関わる第1の導体層2の表面粗さRaは、0.1nm以上、100nm未満、好ましくは1nm〜95nm、より好ましくは40nm〜90nmであり、第2の導体層4の表面粗さRaは、0.1nm〜1μm、好ましくは、0.1nm以上、100nm未満である。Raがこの範囲内にある場合、電気絶縁層との高い密着性が得られる。ここで、表面粗さRaは、JIS B0601−1994で定義される値である。
第1及び第2の導体層2、4を上述の表面粗さRaの範囲に調整する方法としては、例えば、過塩素酸ナトリウム、過硫酸ナトリウムなどの無機過酸アルカリ塩;硫酸、塩酸などの無機酸;ギ酸、アクリル酸、シュウ酸、クエン酸などの有機酸;等を有効成分とする金属腐食剤を基板に接触させる粗化処理方法が挙げられる。特に無機酸を用いると、上述した範囲の表面粗さRaを得るのが容易であり、好ましい。
金属腐食剤中の有効成分の濃度は、通常0.1〜20重量%、好ましくは0.1〜10重量%であり、処理温度は金属腐食剤の沸点を考慮して任意に設定でき、通常25〜120℃、好ましくは50〜100℃であり、処理時間は数秒〜60分間、より好ましくは数秒〜30分間である。
上述してきた電気絶縁層と導体層とを有する内層基板の具体例として、プリント配線基板やシリコンウェハー基板などが挙げられる。内層基板の厚みは、通常10μm〜2mm、好ましくは25μm〜1.6mm、より好ましくは40μm〜1mmである。
上述した内層基板の表面に形成されたプライマー層は、チオール化合物(a)及び(b)を主材料とする。
以下、チオール化合物(a)とチオール化合物(b)を「チオール化合物として合わせて説明する。なお、チオール化合物(a)とチオール化合物(b)は同一であっても、異なっていてもよい。
本発明で用いるチオール化合物は−SH基を有する化合物である。
好ましいチオール化合物の具体例としては、式(1)で表される2,4,6−トリメルカプト−s−トリアジンなどのトリアジンチオール化合物又はそのアルカリ金属塩;式(2)で表されるγ−メルカプトプロピルトリメトキシシランなどのメルカプト基を有するアルキル基結合シラン化合物又はその誘導体などが挙げられる。
Figure 2005099328
上記式(1)で表されるトリアジンチオール化合物又はその誘導体の中でも、特に高い密着性が得られる点から、2又は3個の−SH基を有する化合物、より好ましくは3個の−SH基を有する化合物である。
Figure 2005099328
上記式(2)で表されるアルキル基含有シラン化合物又はその誘導体の中でも、特に密着性と操作性のバランスが良好な点から、メルカプトアルキルトリアルコキシシランが好ましい。
内層基板の表面にプライマー層を形成させるために、チオール化合物と内層基板とを接触させる。接触させる方法は特に制限されない。具体例としては、チオール化合物を水又は有機溶媒に溶かして溶液にした後、数秒間から数分間程度この溶液中に内層基板を浸漬するディップ法や、この溶液を内層基板表面にスプレー等で塗布するスプレー法などが挙げられる。チオール化合物と内層基板とを接触させた後、乾燥する。乾燥方法は特に制限されず、例えば、乾燥温度は通常30〜180℃、好ましくは50〜150℃であり、乾燥時間は通常1分以上、好ましくは5〜120分間、オーブン中で乾燥させる方法が挙げられる。導体層が銅のような金属である場合、特に、酸化防止の観点から、窒素雰囲気下で乾燥するのが好ましい。
チオール化合物を溶解する有機溶媒は特に制限されず、テトラヒドロフランなどのエーテル類、エタノールやイソプロパノールなどのアルコール類、アセトンなどのケトン類、エチルセロソルブアセテートなどのセロソルブ類など極性溶媒が好ましい。チオール化合物溶液中のチオール化合物濃度は、特に制限されないが、通常0.01〜30重量%、好ましくは0.05〜20重量%である。
本発明においてプライマー層は、上述のチオール化合物を主材料とするものであり、チオール化合物以外の成分としては、プライマー層形成時に用いるチオール化合物の溶液中に、内層基板とチオール化合物との濡れを向上させる目的で用いる界面活性剤やその他の添加物などが挙げられる。これらの添加物の使用量は、密着性確保の観点からチオール化合物に対して10重量%以下、好ましくは5重量%以下、より好ましくは1重量%以下である。
第1の電気絶縁層3及び第2の電気絶縁層5を構成する材料に格別な制限はなく、一般的な電気絶縁材料を用いることができる。好ましい電気絶縁材料としては、絶縁性重合体を含有する硬化性樹脂組成物(以下、単に硬化性樹脂組成物ということがある)が挙げられ、特に絶縁性重合体として脂環式オレフィン重合体を用いるのが好ましい。硬化性樹脂組成物を所定形状に成形して硬化することで電気絶縁層が形成される。
絶縁性重合体は、エポキシ樹脂、マレイミド樹脂、(メタ)アクリル樹脂、ジアリルフタレート樹脂、トリアジン樹脂、脂環式オレフィン重合体、芳香族ポリエーテル重合体、ベンゾシクロブテン重合体、シアネートエステル重合体、液晶ポリマー、ポリイミドなどの電気絶縁性を有する重合体である。これらの中でも、脂環式オレフィン重合体、芳香族ポリエーテル重合体、ベンゾシクロブテン重合体、シアネートエステル重合体又はポリイミドが好ましく、脂環式オレフィン重合体又は芳香族ポリエーテル重合体が特に好ましく、脂環式オレフィン重合体がとりわけ好ましい。また脂環式オレフィン重合体は、極性基を有するものが好ましい。極性基としては、ヒドロキシル基、カルボキシル基、アルコキシル基、エポキシ基、グリシジル基、オキシカルボニル基、カルボニル基、アミノ基、エステル基、カルボン酸無水物基などが挙げられ、特に、カルボキシル基又はカルボン酸無水物基が好適である。
脂環式オレフィン重合体としては、8−エチル−テトラシクロ[4.4.0.12,5.17,10]ドデカ−3−エンなどのノルボルネン環を有する単量体(以下、ノルボルネン系単量体という)の開環重合体及びその水素添加物、ノルボルネン系単量体の付加重合体、ノルボルネン系単量体とビニル化合物との付加重合体、単環シクロアルケン重合体、脂環式共役ジエン重合体、ビニル系脂環式炭化水素重合体及びその水素添加物、芳香族オレフィン重合体の芳香環水素添加物などが挙げられる。これらの中でも、ノルボルネン系単量体の開環重合体及びその水素添加物、ノルボルネン系単量体の付加重合体、ノルボルネン系単量体とビニル化合物との付加重合体、芳香族オレフィン重合体の芳香環水素添加物が好ましく、特にノルボルネン系単量体の開環重合体の水素添加物が好ましい。脂環式オレフィンや芳香族オレフィンの重合方法、及び必要に応じて行われる水素添加の方法は、格別な制限はなく、公知の方法に従って行うことができる。
硬化剤としては、イオン性硬化剤、ラジカル性硬化剤又はイオン性とラジカル性とを兼ね備えた硬化剤等、一般的なものを用いることができ、特にビスフェノールAビス(プロピレングリコールグリシジルエーテル)エーテルのようなグリシジルエーテル型エポキシ化合物、脂環式エポキシ化合物、グリシジルエステル型エポキシ化合物などの多価エポキシ化合物が好ましい。また、エポキシ化合物の他に、1,3−ジアリル−5−[2−ヒドロキシ−3−フェニルオキシプロピル]イソシアヌレートなどの炭素−炭素二重結合を有して架橋反応に寄与する非エポキシ系硬化剤を用いることもできる。
硬化剤の配合割合は、絶縁性重合体100重量部に対して、通常1〜100重量部、好ましくは5〜80重量部、より好ましくは10〜50重量部の範囲である。
更に硬化剤として多価エポキシ化合物を用いた場合には、硬化反応を促進させるために、第3級アミン化合物(1−ベンジル−2−フェニルイミダゾールなど)や三弗化ホウ素錯化合物などの硬化促進剤や硬化助剤を使用するのが好適である。硬化促進剤や硬化助剤の量は、絶縁性重合体100重量部に対して、通常0.001〜30重量部、好ましくは0.01〜10重量部、より好ましくは0.03〜5重量部である。
硬化剤、硬化促進剤及び硬化助剤の配合量は、使用目的に応じて適宜選択される。
更に硬化性樹脂組成物には、磁性体を配合することができる。前記磁性体は電気絶縁性を有することが好ましく、電気絶縁層がεr≦μr(εrは比誘電率、μrは比透磁率)であるものを与える磁性体が特に好ましい。特に好ましい磁性体としては、フェライト等の絶縁物磁性体粉末や、Fe、Co、Ni、Cr等の金属磁性元素の単体又は合金が挙げられる。
電気絶縁層の比誘電率εr及び比透磁率μrは、導体層を取り囲む電気絶縁層の構造にかかわらず、導体を伝播する電磁波に影響する実効誘電率および実効透磁率で評価する。実効誘電率又は実効透磁率を測定する方法としては、実際に配線を伝播する電磁波を計測して、誘電率および透磁率を決定するトリプレートライン共振器法などを用いて計測することができる。
磁性体の配合量は、脂環式オレフィン重合体100重量部に対して、通常1/10〜300重量部、好ましくは1/10〜200重量部である。磁性体の含有割合が少なすぎると、電気絶縁層内の磁性体存在量が減少するため電気絶縁層の透磁率を上げる効果が少なくなり、逆に高すぎると、均一な分散性が得られないなど、製造上の困難が生じる傾向にある。
硬化性樹脂組成物は、通常、例えば、トルエン、キシレン、エチルベンゼン、トリメチルベンゼンなどの芳香族炭化水素系溶媒;n−ペンタン、n−ヘキサン、n−ヘプタンなどの脂肪族炭化水素系溶媒;シクロペンタン、シクロヘキサンなどの脂環式炭化水素系溶媒;クロロベンゼン、ジクロロベンゼン、トリクロロベンゼンなどのハロゲン化炭化水素系溶媒;メチルエチルケトン、メチルイソブチルケトン、シクロペンタノン、シクロヘキサノンなどのケトン系溶媒などの溶媒を含有する。これらの溶媒は、それぞれ単独で、あるいは2種以上を組み合わせて用いることができる。
これら溶媒のなかでも、微細配線への埋め込み性に優れ、気泡等を生じさせないものとして、芳香族炭化水素系溶媒や脂環式炭化水素系溶媒のような非極性溶媒と、ケトン系溶媒のような極性溶媒とを混合した混合溶媒が好ましい。これらの非極性溶媒と極性溶媒の混合比は適宜選択できる。
溶媒の使用量は、厚みの制御や平坦性向上などの目的に応じて適宜選択されるが、硬化性樹脂組成物の溶液又は分散液の固形分濃度が、通常5〜70重量%、好ましくは10〜65重量%、より好ましくは20〜60重量%になる範囲である。
これらの各成分のほか、軟質重合体、耐熱安定剤、耐候安定剤、老化防止剤、レベリング剤、帯電防止剤、スリップ剤、アンチブロッキング剤、防曇剤、滑剤、染料、顔料、天然油、合成油、ワックス、乳剤、充填剤、誘電特性調整剤、靭性剤などの任意成分を配合することができる。任意成分の配合量は、本発明の目的を損なわない範囲で適宜選択される。
回路基板用の電気絶縁層を形成する方法としては、(a)上記硬化性樹脂組成物を用いて予め作製した未硬化又は半硬化の樹脂成形体であるフィルム又はシートを内層基板(基体の片面又は両面に導体層を有する構造の基板)に積層した後、硬化する、(b)硬化性樹脂組成物を内層基板の導体層上に直接塗布し、乾燥した後、硬化する、(c)硬化性樹脂組成物をガラス繊維製シート状支持体に含浸させて乾燥して得たシートを、内層基板に積層して硬化する、の三つの方法がある。これらの中でも、平滑な表面が得やすく、高密度の配線形成が容易な点から(a)法が好ましい。
(a)法で用いる未硬化又は半硬化の樹脂成形体の「未硬化」とは、脂環式オレフィン重合体が溶解可能な溶剤に、実質的に重合体全部が溶解する状態である。また、「半硬化」とは、加熱すれば更に硬化しうる程度に途中まで硬化された状態であり、好ましくは、脂環式オレフィン重合体が溶解可能な溶剤に一部(具体的には7重量%以上)が溶解する状態であるか、溶剤中に樹脂成形体を24時間浸漬した時の膨潤率が、浸漬前の体積の200%以上である状態をいう。
未硬化又は半硬化の樹脂成形体であるフィルム又はシートを得るには常法によればよく、硬化性樹脂組成物を樹脂フィルムや金属箔などの支持体上にデイップコート、ロールコート、カーテンコート、ダイコート、スリットコートなどを用いるキャスト法等よって、塗布し、これを乾燥して樹脂成形体を得る方法が挙げられる。
未硬化又は半硬化の樹脂成形体であるフィルム又はシートの厚みは、通常0.1〜150μm、好ましくは0.5〜100μm、より好ましくは1〜80μmである。
上記積層体を用いて多層回路基板を製造するに際しては、通常、先ず積層体中の各導体層を連結するために、積層体を貫通するビアホールを設ける。このビアホールは、フォトリソグラフィ法のような化学的処理により、又は、ドリル、レーザー、プラズマエッチング等の物理的処理等により形成することができる。これらの方法の中でもレーザーによる方法(炭酸ガスレーザー、エキシマレーザー、UV−YAGレーザー等)が、電気絶縁層の特性を低下させずにより微細なビアホールが形成できるので好ましい。
次に、電気絶縁層を、導体層との接着性を高めるために表面を酸化して粗化し、所望の表面粗さに調整する。本発明において電気絶縁層の表面粗さRaは0.1nm以上、400nm未満、好ましくは1nm以上、300nm以下、より好ましくは10〜200nmである。ここで、RaはJIS B 0601−1994に示される算術平均粗さである。
電気絶縁層表面を酸化するには、電気絶縁層表面と酸化性化合物とを接触させればよい。酸化性化合物としては、無機過酸化物や有機過酸化物;気体;など酸化能を有する公知の化合物が挙げられる。特に電気絶縁層の表面粗さの制御が容易なことから、無機過酸化物や有機過酸化物を用いるのが好ましい。
無機過酸化物としては過マンガン酸塩、無水クロム酸、重クロム酸塩、クロム酸塩、過硫酸塩、活性二酸化マンガン、四酸化オスミウム、過酸化水素、過よう素酸塩、オゾンなどが挙げられ、有機過酸化物としてはジクミルパーオキサイド、オクタノイルパーオキサイド、m−クロロ過安息香酸、過酢酸などが挙げられる。
酸化性化合物の溶液で電気絶縁層表面を酸化する場合、電気絶縁層を形成する前の硬化性樹脂組成物に、酸化性化合物の溶液に可溶な重合体(液状エポキシ樹脂など)や無機充填剤(炭酸カルシウムやシリカなど)を含ませておくと、脂環式オレフィン重合体と微細な海島構造を形成した上で選択的に溶解するので、上述した表面平均粗さの範囲に制御しやすいので好ましい。
上記のような酸化性化合物の溶液に可溶の重合体や無機充填剤は、本発明の硬化性樹脂組成物に任意に添加される難燃助剤、耐熱安定剤、誘電特性調整剤、靭性剤の一部などとして用いることができる。
電気絶縁層の酸化処理後は、酸化性化合物を除去するため、通常、電気絶縁層表面を水で洗浄する。水だけでは洗浄しきれない物質が付着している場合、その物質を溶解可能な洗浄液で更に洗浄したり、他の化合物と接触させたりして水に可溶の物質にしてから水で洗浄することもできる。例えば、過マンガン酸カリウム水溶液や過マンガン酸ナトリウム水溶液などのアルカリ性水溶液を電気絶縁層と接触させた場合は、発生した二酸化マンガンの皮膜を除去する目的で、硫酸ヒドロキシアミンと硫酸との混合液などの酸性水溶液により中和還元処理する。
電気絶縁層を酸化して表面粗さを調整した後、積層体にめっき等により電気絶縁層表面とビアホール内壁面に導体層を形成する。導体層を形成する方法に格別制限はないが、例えば電気絶縁層上にめっき等により金属薄膜を形成し、次いで厚づけめっきにより金属層を成長させる方法が採られる。
金属薄膜の形成を無電解めっきにより行う場合、金属薄膜を電気絶縁層の表面に形成させる前に、電気絶縁層上に、銀、パラジウム、亜鉛、コバルトなどの触媒核を付着させるのが一般的である。
無電解めっき法に用いる無電解めっき液としては、公知の自己触媒型の無電解めっき液を用いれば良く、めっき液中に含まれる金属種、還元剤種、錯化剤種、水素イオン濃度、溶存酸素濃度などは特に限定されない。例えば、次亜リン酸アンモニウム、次亜リン酸、水素化硼素アンモニウム、ヒドラジン、ホルマリンなどを還元剤とする無電解銅めっき液;次亜リン酸ナトリウムを還元剤とする無電解ニッケル−リンめっき液;ジメチルアミンボランを還元剤とする無電解ニッケル−ホウ素めっき液;無電解パラジウムめっき液;次亜リン酸ナトリウムを還元剤とする無電解パラジウム−リンめっき液;無電解金めっき液;無電解銀めっき液;次亜リン酸ナトリウムを還元剤とする無電解ニッケル−コバルト−リンめっき液等の無電解めっき液を用いることができる。
金属薄膜を形成した後、基板表面を防錆剤と接触させて防錆処理をすることもできる。
このようにして無電解めっき法により、電気絶縁層表面、内層基板側面及びビアホール内壁面に金属薄膜を形成する。次いで、電気絶縁層上の金属薄膜の上に、通常、厚付けめっきを行う。厚付けめっきとしては、例えば、常法に従って金属薄膜上にめっき用レジストパターンを形成し、更にその上に電解めっき等の湿式めっきによりめっきを成長させ、次いで、レジストを除去し、更にエッチングにより金属薄膜をパターン状にエッチングして導体層を形成する。従って、この方法によれば、導体層は、通常、パターン状の金属薄膜と、その上に成長させためっきとからなる。
また、金属薄膜を形成した後や厚付けめっきの後に、密着性向上などのため、金属薄膜を加熱することができる。加熱温度は、通常50〜350℃、好ましくは80〜250℃である。加熱は加圧条件下で実施しても良く、このときの圧力を加える方法としては、例えば、熱プレス機、加圧加熱ロール機などの物理的加圧法が挙げられる。加える圧力は、通常0.1〜20MPa、好ましくは0.5〜10MPaである。この範囲であれば、金属薄膜と電気絶縁層との高い密着性が確保できる。
このようにして得られた多層回路基板を内層基板として、例えば、プライマー層を形成した内層基板の天地二つの導体層に、前記の未硬化又は半硬化の樹脂成形体を貼り合わせ、前記の硬化、粗化、めっき、エッチングの各工程を繰り返すことで、更なる多層化も可能である。
また、上記回路基板において、導体層の一部は、金属電源層や金属グラウンド層、金属シールド層になっていてもよい。
本発明の回路基板は、コンピューターや携帯電話等の電子機器において、CPUやメモリなどの半導体素子、その他の実装部品を実装するためのプリント配線板として使用できる。特に、微細配線を有するものは高密度プリント配線基板として、高速コンピューターや、高周波領域で使用する携帯端末の配線基板として好適である。
以下に、実施例及び比較例を挙げて本発明を具体的に説明する。なお、例中、部及び%は、特に断りのない限り質量基準である。
(1)分子量(重量平均分子量Mw、数平均分子量Mn)
トルエンを溶媒とするゲル・パーミエーション・クロマトグラフィー(GPC)によるポリスチレン換算値として測定した。
(2)水素化率及び無水マレイン酸含有率
水素添加前の重合体中の不飽和結合のモル数に対する水素化率及び重合体中の総モノマー単位数に対する無水マレイン酸残基のモル数の割合(無水マレイン酸残基含有率)はH−NMRスペクトルにより測定した。
(3)ガラス転移温度(Tg)
示差走査熱量法(DSC法)により測定した。
(4)表面粗さ(Ra)
表面粗さRaの評価は、非接触式である光学式表面形状測定装置(株式会社キーエンス カラーレーザー顕微鏡 VK−8500)を用いて、20μm×20μmの短形領域について5箇所測定を行い。その平均を電気絶縁層又は導体層表面の表面粗さRaとした。
(5)TDR(パルス反射特性)評価
コア基板1の両面に、第1の導体層2、第1の電気絶縁層3、第2の導体層4、第2の電気絶縁層5の順で多層化した多層化回路基板のそれぞれ第1及び第2の導体層2、4において,JPCA−BU01の5・5(2)に定めるマイクロストリップ配線パターンを形成した。このときの信号線幅73μm、信号線厚み18μm、信号線長150mm、第1の電気絶縁層3の厚みを40μmとした(特性インピーダンスZ0=50Ω設計)。当該評価用基板についてTDR(Time Domain Reflectmetry)評価を行った。[(測定値)−(設計値)]の絶対値が1Ω未満のものを◎、5Ω未満のものを○、5Ω以上10Ω未満のものを△、10Ω以上のものを×と評価した。
(6)TDT(パルス通過特性)評価
コア基板1の両面に、第1の導体層2、第1の電気絶縁層3、第2の導体層4、第2の電気絶縁層5の順で多層化した多層化回路基板のそれぞれ第1及び第2の導体層2,4において,JPCA−BU01の5・5(2)に定めるマイクロストリップ配線パターンを形成した。このときの信号線幅73μm、信号線厚み18μm、信号線長150mm、第1の電気絶縁層3の厚みを40μmとした(特性インピーダンスZ0=50Ω設計)。当該評価用基板について、Agilent 86100C(アジレント・テクノロジー社製を用いてTDT(パルス通過特性)評価を行った。入力信号35psecとしてn=10で測定を行った。信号が10%から90%まで立ち上がるときの平均時間をTo、各測定時間をtとした時、下記数1式で算出される値が±1.0%未満のものを◎、±1.0%以上±2.0%未満のものを○、±2.0%以上±5.0%未満のものを△,±5.0%以上のものを×と評価した。
Figure 2005099328
8−エチル−テトラシクロ〔4.4.0.12,5.17,10〕−ドデカ−3−エンを開環重合し、次いで水素添加反応を行い、数平均分子量(Mn)=31,200、重量平均分子量(Mw)=55,800、Tg=約140℃の水素化重合体を得た。得られた水素化重合体の水素化率は99%以上であった。
この水素化重合体100部、無水マレイン酸40部及びジクミルパーオキシド5部をt−ブチルベンゼン250部に溶解し、140℃で6時間反応を行った。得られた反応生成物溶液を1000部のイソプロピルアルコール中に注ぎ、反応生成物を凝固させ、得られた固形分を100℃で20時間真空乾燥して、マレイン酸変性水素化重合体を得た。このマレイン酸変性水素化重合体はMn=33,200、Mw=68,300でTgは170℃であった。無水マレイン酸基含有率は25モル%であった。
得られたマレイン酸変性水素化重合体100部、ビスフェノールAビス(プロピレングリコールグリシジルエーテル)エーテル40部、1−ベンジル−2−フェニルイミダゾール(硬化促進剤)0.1部、2−[2−ヒドロキシ−3,5−ビス(α,α−ジメチルベンジル)フェニル]ベンゾトリアゾール(レーザー加工性向上剤)5部、トリス(3,5−ジ−t−ブチル−4−ヒドロキシベンジル)−イソシアヌレイト1部、液状ポリブタジエン(B−1000、新日本石油化学(株))10部をキシレン222部及びシクロペンタノン55.5部からなる混合有機溶剤に溶解させて、遊星式攪拌機(倉敷紡績(株)製)にて混合したワニスを得た。
得られたワニス、それぞれダイコーターを用いて、300mm四方の厚さ75μmのポリエチレンナフタレートフィルムに塗工し、その後、窒素オーブン中、80℃で10分間乾燥し、樹脂成形物の厚みが40μmである支持体付のフィルム状成形体を得た。
配線幅及び配線間距離が50μμm、導体厚みが18μmである第1の導体層2を形成した厚さ0.4mmの両面銅張り基板(ガラスフィラー及びハロゲン不含エポキシ樹脂を含有するワニスをガラスクロスに含浸させて得られたコア基板の両面に銅が貼られたもの)を用意して、この両面張り基板を5wt%硫酸水溶液に25℃で1分間浸漬した後、純水で洗浄して内層基板を得た。当該第1の導体層2の表面粗さRaは70nmであった。次いで、2,4,6−トリメルカプト−S−トリアジンの0.1重量%イソプロピルアルコール溶液を調整し、この溶液に前述のコア基板を25℃で1分間浸漬した後、90℃で15分間窒素置換されたオーブン中で乾燥させて内層基板上にプライマー層を形成させた。
次いで,先に得た支持体付きのフィルム状成形体を、樹脂成形物面が内側となるようにして、内層基板に重ね合わせた。これを一次プレスとして耐熱ゴム製プレス板を上下に備えた真空積層装置を用いて,200Paに減圧して、温度110℃、圧力1.0MPaで60秒間加熱圧着した。次いで、二次プレスとして、金属性プレス板で覆われた耐熱ゴム製プレス板を上下に備えた真空積層装置を用いて、200Paに減圧して、温度140℃、圧力1.0MPaで60秒間加熱圧着した。そして、ポリエチレンナフタレートフィルムのみを剥がして、内層基板上に樹脂層を得た。
次いで、この樹指層を形成した内層基板を、1−(2−アミノエチル)−2−メチルイミダゾールが1.0重量%になるように調整した水溶液に30℃にて10分間浸漬し、次いで25℃の水に1分間浸漬した後、エアーナイフにて余分な溶液を除去した。これを窒素オーブン中に60℃で30分間、170℃で60分間放置し、内層基板上に第1の電気絶縁層3を形成した回路基板を得た。
得られた回路基板の電気絶縁層部分に、UV−YAGレーザーを用いて直径30μmの層間接続のビアホールを形成した。
上述のビアホール付き回路基板をDS250A(荏原ユージライト株式会社製)濃度60g/リットル、DS150B(荏原ユージライト株式会社製)濃度70ml/リットルになるように調製した過マンガン酸処理浴に70℃で10分間浸漬し、更に45℃の湯洗浴で1分間湯洗した。次いで、回路基板を水槽に1分間浸漬し、更に別の水槽に1分間浸漬することにより水洗を行った。続いてDS350(荏原ユージライト株式会社製)濃度50ml/リットル、硫酸50ml/リットルになるように調製した中和還元浴に、基板を45℃で5分間浸漬し、中和還元処理をした。
中和還元処理後、上述と同様に水洗を行った回路基板をPC65H(荏原ユージライト株式会社製)濃度250ml/リットル、SS400(荏原ユージライト株式会社製)濃度0.8ml/リットルになるように調製した触媒浴に50℃で5分間浸漬した。次いで、上述と同じ方法で回路基板を水洗した後、PCBA(荏原ユージライト株式会社製)が14g/リットル、PC66H(荏原ユージライト株式会社製)が10ml/リットルになるように調製した触媒活性化浴に35℃で、5分間浸漬し、めっき触媒を還元処理した。
こうして得られた回路基板を、PB556MU(荏原ユージライト株式会社製)が20ml/リットル、PB556A(荏原ユージライト株式会社製)が60ml/リットル、PB566B(荏原ユージライト株式会社製)が60ml/リットル、PB566C(荏原ユージライト株式会社製)が60ml/リットルになるように調製した無電解銅めっき浴に空気を吹き込みなから35℃で4.5分間浸漬して無電解めっき処理を行った。無電解めっき処理により金属薄膜層が形成された回路基板を更に上述と同様に水洗した。次いで、AT−21(上村工業株式会社製)が10ml/リットルになるよう調製した防錆溶液に室温で1分間浸漬し、更に上述と同じ方法で水洗した後、乾燥し、防錆処理を施した。
この防錆処理が施された回路基板を、170℃で30分間加熱処理した。加熱処理後の回路基板表面に、市販の感光性レジストのドライフィルムを熱圧着して粘り付け、次いで、このドライフィルム上に特性インピーダンス評価用パターンに対応するパターンのマスクを密着させ露光した後、現像してレジストパターンを得た。次に、硫酸50ml/リットルの溶液に25℃で1分間浸漬させ防錆剤を除去し、レジスト非形成部分に電解銅めっきを施し厚さ18μmの電解銅めっき膜を形成させた。その後、基板上のレジストパターンを、剥離液を用いて除去し、塩化第二銅と塩酸混合溶液によりエッチング処理を行うことにより、回路基板1上に前記金属薄膜及び電解銅めっき膜からなる第2の導体層4を形成した。当該回路基板の第2の導体層4がない部分における第1の電気絶縁層3の表面粗さ(即ち、算術平均粗さ)Raは100nmであった。
次いで、前述と同様にして、第2の導体層4の表面粗さRaを70nmに調製した後、表面に2,4,6−トリメルカプト−s−トリアジンからなるプライマー層を形成し、その上に、第2の電気絶縁層5を形成することにより両面4層の配線パターン付き多層回路基板Aを得た。評価結果を下記表1に示す。
上記実施例1の第1の電気絶縁層3の表面を過マンガン酸処理浴に30分間浸漬処理すること以外は実施例1と同様にして両面4層の配線パターン付き多層回路基板Bを得た。当該基板を得る工程で測定された、第1の導体層2、第1の電気絶縁層3の表面粗さRaはそれぞれ、70nm、350nmであった。評価結果を下記表1に示す。
前述のマレイン酸変性水素化重合体100部、ビスフェノールAビス(プロピレングリコールグリシジルエーテル)エーテル40部、1−ベンジル−2−フェニルイミダゾール(硬化促進剤)0.1部、2−[2−ヒドロキシ−3,5−ビス(a,a−ジメチルベンシル)フェニル]ヘンゾトリアゾール(レーザー加工性向上剤)5部、トリス(3,5−ジ−t−ブチル−4−ドロキシベンジル)−イソシアヌレイト1部、液状ポリブタジエン(B−1000、新日本石油化学(株))10部、絶縁体からなる微小磁性体粉末であるフェライト材(戸田工業(株))156部をキシレン222部及びシクロペンタノン555部からなる混合有機溶剤に溶解させ、遊星式接伴機にて均一に分散・混合して微小磁性体粉末含有ワニスを得た。
微小磁性体粉末含有ワニスを用いること以外は実施例1と同様にして両面4層の配線パターン付き多層回路基板Cを得た。当該基板を得る工程で測定された、第1の導体層2、第1の電気絶縁層3の表面粗さRaはそれぞれ、70nm、100nmであった。またこのときの第1、第2の電気絶縁層3、5の比誘電率は2.7、比透磁率は2.7であった。評価結果を表1に示す。
(比較例1)
上記実施例1の第1の導体層2の表面が有機酸との接触によりマイクロエッチング処理されたこと以外は上記実施例1と同様にして、両面4層の配線パターン付き多層回路基板Dを得た。当該基板を得る工程で測定された、第1の導体層2の表面粗さRaは1.5μm、第1の電気絶縁層3の表面粗さRaは100nmであった。評価結果を下記表1に示す。
(比較例2)
上記比較例1の第1の電気絶縁層3の表面を過マンガン酸処理浴に60分間浸漬処理すること以外は上記比較例1と同様にして、両面4層の配線パターン付き多層回路基板Eを得た。当該基板を得る工程で測定された、第1の導体層2の表面粗さRaは1.5μm、第1の電気絶縁層3の表面粗さRaは500nmであった。評価結果を下記表1に示す。
(比較例3)
n−ブチルアクリレート26.8部、スチレン5.2部及びアクリル酸26.8部を、アゾビスイソフチロニトリル存在下、エチルメチルケトンとエタノールの7:3(重量比)混合溶媒中で重合し、アクリル系重合体を得た。これにハイドロキノン0.23部を添加し微量の空気を吹き込みなから、N,N−ジメチルヘンジルアミン15部及びクリシシルメタクリレート147部を加え、温度77℃で10時間保持し、重量平均分子量約30000、酸価225mg/g、不飽和基含有量0.9モル%/Kgのカルボキシル基を含有するベースポリマーを得た。
当該ベースポリマー30部、エチレンオキサイド変性ビスフェノールAジアクリレート(商品名 アロニソクス、M210東亜合成株式会社製)10部、臭素化エポキシメタクリレート40部、トリアリールリン酸7部及び熱重合開始剤2部を混合した。この混合物に、アクリル微粒子(商品名 F−351、ゼオン化成社製)をメチルエチルケトンに分散させた分散液(固形分約20%)100部を添加し、ホモティスパーを用いて混合し樹脂組成物を得た。この組成物にメチルエチルケトンを添加して、BM型粘度計により測定される25℃での粘度を約700cpsに調整し、孔径50μmのテフロン(登録商標)製精密フィルターを用いて濾過し樹脂ワニスを得た。
比較例2で用いたワニスの代わりに、この樹脂ワニスを用いたこと以外は比較例2と同様にして、多層回路基板Fを得た。当該基板を得る工程で測定された、第1の導体層2の表面粗さRaは1.5μm、第1の電気絶縁層3の表面粗さRaは4.0μmであった。評価結果を表1に示す。
Figure 2005099328
上記表1に示すように、本発明の実施例1乃至3に係る回路基板は、パルス反射特性(TDR)及びパルス通過特性(TDT)において、比較例1乃至3に係る回路基板よりも、それぞれ優れていることが判明した。
更に、上記した実施例において、第1の電気絶縁層3又は第2の電気絶縁層5はその比誘電率εr及び比透磁率μrを考慮した材料によって構成することにより、固有インピーダンスを高くすることができ、これによって、クロストーク、放射ノイズを軽減することができることが実施例3によりわかる。即ち、第1又は第2の電気絶縁層3又は5の少なくとも一部をεr≦μrの関係を満たす材料によって形成することによって、クロストーク、放射ノイズを低減できる。具体的には、第1又は第2の電気絶縁層3又は5は合成樹脂と磁性体とを含有し、合成樹脂がエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、フッ素樹脂、変性ポリフェニルエーテル樹脂、ビスマレイド・トリアジン樹脂、変性プリフェニレンオキサイド樹脂、ケイ素樹脂、アクリル樹脂、ベンゾシクロブテン樹脂、ポリエチレンナフタレート樹脂、シクロオレフィン樹脂、及び、ポリオレフィン樹脂からなる群から選ばれた少なくとも一つの樹脂によって形成されることが望ましい。
以上説明したように、本発明に係る回路基板とその製造方法は、クロストークや放射ノイズが入り難いので、電子機器用の回路基板、その回路基板を用いた電子機器,及びそれらの製造に最適である。

Claims (18)

  1. 基体上に形成された第1の導体層と、前記第1の導体層上に形成された第1の電気絶縁層とを備えた回路基板であって、前記第1の導体層の表面粗さRaが0.1nm以上、100nm未満であり、前記第1の導体層と前記第1の電気絶縁層との間に、チオール化合物(a)を主材料とする第1のプライマー層が形成されていることを特徴とする回路基板。
  2. 請求項1記載の回路基板において、前記第1の電気絶縁層の表面粗さRaが0.1nm以上、400nm以下であることを特徴とする回路基板。
  3. 請求項2記載の回路基板において、前記第1の電気絶縁層上に、順次積層形成された、第2の導体層、チオール化合物(b)を主材料とする第2のプライマー層、及び第2の電気絶縁層とを備えていることを特徴とする回路基板。
  4. 請求項3記載の回路基板において、前記第2の導体層の表面粗さRaが、0.1nm〜1μmであることを特徴とする回路基板。
  5. 請求項3に記載の回路基板において、前記第2の電気絶縁層の表面粗さRaが、0.1nm以上400nm以下であることを特徴とする回路基板。
  6. 請求項1に記載の回路基板において、前記チオール化合物(a)が、次の式(1)もしくは式(2)で表される化合物又はこれらのアルカリ金属塩であることを特徴とする回路基板。
    Figure 2005099328
    Figure 2005099328
  7. 請求項3に記載の回路基板において、チオール化合物(b)が上記式(1)もしくは上記式(2)で表される化合物又はこれらのアルカリ金属塩であることを特徴とする回路基板。
  8. 請求項6に記載の回路基板において、前記チオール化合物(a)が上記式(1)で表される化合物であり、前記式(1)中のX〜Xがすべて−SH基であることを特徴とする回路基板。
  9. 請求項7に記載の回路基板において、前記チオール化合物(b)が上記式(1)で表される化合物であり、前記式(1)中のX〜Xがすべて−SH基であることを特徴とする回路基板。
  10. 請求項1に記載の回路基板において、前記第1の電気絶縁層が、脂環式オレフィン重合体を含有する硬化性樹脂組成物を硬化してなるものであることを特徴とする回路基板。
  11. 請求項3に記載の回路基板において、前記第2の電気絶縁層が、脂環式オレフィン重合体を含有する硬化性樹脂組成物を硬化してなるものであることを特徴とする回路基板。
  12. 請求項1に記載の回路基板において、前記第1の電気絶縁層の比誘電率をεr、比透磁率をμrとしたとき、前記第1の電気絶縁層の少なくとも一部がεr≦μrの関係を満足することを特徴とする回路基板。
  13. 請求項3記載の回路基板において、前記第2の電気絶縁層の比誘電率をεr、比透磁率をμrとしたとき、前記第2の電気絶縁層の少なくとも一部がεr≦μrの関係を満足することを特徴とする回路基板。
  14. 回路基板を備えた電子機器であって、前記回路基板は、基体上に形成された第1の導体層と、前記第1の導体層上に形成された第1の電気絶縁層とを備え、前記第1の導体層の表面粗さRaが0.1nm以上、100nm未満であり、前記第1の導体層と前記第1の電気絶縁層との間に、チオール化合物(a)を主材料とする第1のプライマー層が形成されていることを特徴とする電子機器。
  15. 基体上に第1の導体層を形成した後、当該第1の導体層の形成された基板表面を金属腐食剤と接触させて、表面粗さRaが0.1nm以上、100nm未満である第1の導体層を形成し、当該第1の導体層の形成された基板表面にチオール化合物(a)を含有するプライマー組成物を接触させることにより第1のプライマー層を形成し、その後、硬化性樹脂組成物を用いて成る未硬化又は半硬化の樹脂成形体を、当該第1のプライマー層上に積層し、次いで当該樹脂成形体を硬化させて第1の電気絶縁層を形成することを特徴とする回路基板の製造方法。
  16. 請求項15に記載の回路基板の製造方法において、前記第1の電気絶縁層の表面を酸化性化合物と接触させて、表面粗さRaを0.1nm以上400nm以下に調整する工程を含むことを特徴とする回路基板の製造方法。
  17. 請求項15に記載の回路基板の製造方法において、表面粗さが0.1nm以上、400nm以下である第1の電気絶縁層上に、第2の導体層を形成し、当該第2の導体層の形成された基板表面にチオール化合物(b)を含有するプライマー組成物を接触させることにより第2のプライマー層を形成し、その後、硬化性樹脂組成物を用いて成るフィルム状成形体を、当該第2のプライマー層上に積層し、次いで当該フィルム状形成体を硬化させて第2の電気絶縁層を形成することを特徴とする回路基板の製造方法。
  18. 請求項16に記載の回路基板の製造方法において、表面粗さが0.1nm以上、400nm以下である第1の電気絶縁層上に、第2の導体層を形成し、当該第2の導体層の形成された基板表面にチオール化合物(b)を含有するプライマー組成物を接触させることにより第2のプライマー層を形成し、その後、硬化性樹脂組成物を用いて成るフィルム状成形体を、当該第2のプライマー層上に積層し、次いで当該フィルム状形成体を硬化させて第2の電気絶縁層を形成することを特徴とする回路基板の製造方法。
JP2006511912A 2004-03-31 2005-02-24 回路基板及びその製造方法 Pending JPWO2005099328A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004108297 2004-03-31
JP2004108297 2004-03-31
PCT/JP2005/003038 WO2005099328A1 (ja) 2004-03-31 2005-02-24 回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2005099328A1 true JPWO2005099328A1 (ja) 2007-08-16

Family

ID=35125484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006511912A Pending JPWO2005099328A1 (ja) 2004-03-31 2005-02-24 回路基板及びその製造方法

Country Status (5)

Country Link
US (1) US20080029476A1 (ja)
JP (1) JPWO2005099328A1 (ja)
KR (1) KR20070007173A (ja)
CN (1) CN100546438C (ja)
WO (1) WO2005099328A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010024175A1 (ja) * 2008-08-25 2012-01-26 株式会社関東学院大学表面工学研究所 積層体及びその製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9642987B2 (en) 2005-08-31 2017-05-09 C.R. Bard, Inc. Anchoring system for a catheter
JP5109249B2 (ja) * 2005-11-07 2012-12-26 住友ベークライト株式会社 樹脂組成物、積層体、配線板および配線板の製造方法
US7879013B2 (en) 2005-12-21 2011-02-01 Venetec International, Inc. Intravenous catheter anchoring device
US7907044B2 (en) * 2006-01-31 2011-03-15 Hitachi Metals, Ltd. Laminate device and module comprising same
US8134084B2 (en) * 2006-06-30 2012-03-13 Shin-Etsu Polymer Co., Ltd. Noise-suppressing wiring-member and printed wiring board
JP2008082712A (ja) * 2006-09-25 2008-04-10 Gifu Univ 圧力センサ素子
JP5324037B2 (ja) * 2006-10-12 2013-10-23 大智化学産業株式会社 孔あけ加工用当て板及び孔あけ加工方法
KR20100049065A (ko) * 2007-07-12 2010-05-11 프린코 코포레이션 다층기판 및 그 제조방법
JP4974803B2 (ja) * 2007-08-03 2012-07-11 タツタ電線株式会社 プリント配線板用シールドフィルム及びプリント配線板
KR100948643B1 (ko) 2007-10-26 2010-03-24 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2011023381A (ja) * 2009-07-13 2011-02-03 Nippon Zeon Co Ltd 積層モジュール
CN102036465B (zh) * 2009-09-24 2013-01-23 联致科技股份有限公司 复合基板结构
KR101012403B1 (ko) * 2009-10-19 2011-02-09 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6018389B2 (ja) * 2012-03-15 2016-11-02 三菱製紙株式会社 導電性材料の製造方法
CN103012298B (zh) * 2012-12-28 2015-04-01 中国科学院上海有机化学研究所 一种含三嗪环的苯并环丁烯单体、制备方法和应用
DE102013102542A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
KR101474648B1 (ko) * 2013-06-17 2014-12-17 삼성전기주식회사 인쇄회로기판용 절연 수지 조성물, 절연필름, 프리프레그 및 인쇄회로기판
WO2017131092A1 (ja) * 2016-01-27 2017-08-03 京セラ株式会社 配線基板、光半導体素子パッケージおよび光半導体装置
US11056436B2 (en) 2016-06-07 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out structure with rugged interconnect
US10645797B2 (en) * 2017-07-26 2020-05-05 Intel Corporation Electromagnetic interference (EMI) shield for a printed circuit board (PCB)
KR101985795B1 (ko) * 2017-12-28 2019-06-04 유림특수화학 주식회사 Lds 방식을 이용한 회로 기판 및 그 제조 방법
CN109599385A (zh) * 2018-11-27 2019-04-09 美龙翔微电子科技(深圳)有限公司 高频ic封装基板及其制造方法
JP2020136314A (ja) * 2019-02-13 2020-08-31 日立化成株式会社 配線基板の製造方法
JP7326761B2 (ja) * 2019-02-15 2023-08-16 株式会社レゾナック 配線基板の製造方法
US11948898B2 (en) * 2019-05-16 2024-04-02 Intel Corporation Etch barrier for microelectronic packaging conductive structures
US11532524B2 (en) 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
CN116685051B (zh) * 2023-07-03 2024-02-06 广州方邦电子股份有限公司 金属箔、载体箔、覆金属层叠板、印刷线路板及电池

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058373A (ja) * 1998-08-05 2000-02-25 Tdk Corp 電子部品
JP2001160689A (ja) * 1999-12-02 2001-06-12 Nippon Zeon Co Ltd 多層回路基板
JP2001284821A (ja) * 2000-03-30 2001-10-12 Nippon Zeon Co Ltd 多層回路基板
JP2003053879A (ja) * 2001-06-04 2003-02-26 Nippon Zeon Co Ltd 回路基板及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003053897A (ja) * 2001-08-17 2003-02-26 Mitsubishi Polyester Film Copp 転写性受容層成形用離型フィルム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058373A (ja) * 1998-08-05 2000-02-25 Tdk Corp 電子部品
JP2001160689A (ja) * 1999-12-02 2001-06-12 Nippon Zeon Co Ltd 多層回路基板
JP2001284821A (ja) * 2000-03-30 2001-10-12 Nippon Zeon Co Ltd 多層回路基板
JP2003053879A (ja) * 2001-06-04 2003-02-26 Nippon Zeon Co Ltd 回路基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010024175A1 (ja) * 2008-08-25 2012-01-26 株式会社関東学院大学表面工学研究所 積層体及びその製造方法

Also Published As

Publication number Publication date
WO2005099328A1 (ja) 2005-10-20
CN100546438C (zh) 2009-09-30
US20080029476A1 (en) 2008-02-07
CN1961622A (zh) 2007-05-09
KR20070007173A (ko) 2007-01-12

Similar Documents

Publication Publication Date Title
JPWO2005099328A1 (ja) 回路基板及びその製造方法
US7614145B2 (en) Method for manufacturing multilayer circuit board and resin base material
JP4411544B2 (ja) 多層プリント配線板の製造方法および多層プリント配線板
US20050175824A1 (en) Method for forming multilayer circuit structure and base having multilayer circuit structure
JP2011000892A (ja) 樹脂複合フィルム
WO2007023944A1 (ja) 複合樹脂成形体、積層体、多層回路基板および電子機器
JPWO2009038177A1 (ja) 硬化性樹脂組成物およびその用途
JP6357697B2 (ja) 硬化性エポキシ組成物、フィルム、積層フィルム、プリプレグ、積層体、硬化物、及び複合体
JP2006229038A (ja) 多層プリント配線板の製造方法
WO2014091750A1 (ja) 硬化性樹脂組成物、絶縁フィルム、プリプレグ、硬化物、複合体、及び、電子材料用基板
JP3861999B2 (ja) 部分めっき方法及び樹脂部材
WO2015133513A1 (ja) 多層硬化性樹脂フィルム、プリプレグ、積層体、硬化物、複合体及び多層回路基板
WO2014148538A1 (ja) 硬化性エポキシ組成物、フィルム、積層フィルム、プリプレグ、積層体、硬化物、及び複合体
JP2007227567A (ja) 金属薄膜層の形成方法および多層プリント配線板の製造方法
JP2006278922A (ja) 多層回路基板の製造方法
JP2015138921A (ja) 電子材料用基板
JP2006028225A (ja) 熱硬化性樹脂組成物、電気絶縁膜、積層体及び多層回路基板
JP3862009B2 (ja) 多層回路基板の製造方法
JPWO2004086833A1 (ja) プリント配線板、その製造方法及び支持体付き硬化性樹脂成形体
JP4300389B2 (ja) 多層回路基板の製造方法
JP2015138922A (ja) 電子材料用基板及び電子材料用基板の製造方法
JP2014185228A (ja) 硬化性エポキシ組成物、フィルム、積層フィルム、プリプレグ、積層体、硬化物、及び複合体
JP2008182146A (ja) 多層回路基板およびその製造方法
JP2003022711A (ja) 電気絶縁膜、回路基板及び硬化性組成物
JP6458921B2 (ja) 硬化性エポキシ組成物、フィルム、積層フィルム、プリプレグ、積層体、硬化物、及び複合体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070921

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070921

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100630