JPH0783184B2 - 高周波回路 - Google Patents
高周波回路Info
- Publication number
- JPH0783184B2 JPH0783184B2 JP62102250A JP10225087A JPH0783184B2 JP H0783184 B2 JPH0783184 B2 JP H0783184B2 JP 62102250 A JP62102250 A JP 62102250A JP 10225087 A JP10225087 A JP 10225087A JP H0783184 B2 JPH0783184 B2 JP H0783184B2
- Authority
- JP
- Japan
- Prior art keywords
- high frequency
- frequency circuit
- circuit
- conductor
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、多層基板を使用したマイクロ波帯の高周波回
路に関するものである。
路に関するものである。
従来の技術 最近、より利便性の高い通信機器に対する需要の急速な
増加に伴い、高周波回路の小形化、低廉化の面でハイブ
リッド集積回路（以下、HICとよぶ）、あるいはマイク
ロ波集積回路（以下MICとよぶ）などの集積化技術が進
められている。
増加に伴い、高周波回路の小形化、低廉化の面でハイブ
リッド集積回路（以下、HICとよぶ）、あるいはマイク
ロ波集積回路（以下MICとよぶ）などの集積化技術が進
められている。
以下、第５図を参照して従来の高周波回路について説明
する。
する。
第５図において、１はトランジスタ、2,3は各々入力、
出力の結合コンデンサ、4,5,6は高周波バイパスコンデ
ンサ、7,8,9,10はバイアス抵抗,11,12はインピーダンス
整合用コンデンサ、13,14,15,16,17,18,19,20,21は誘電
基板上にて回路を形成する導体パタン、22,23は接地導
体、40,41はインピーダンス整合用インピーダンスとし
て用いる空芯コイル、42は高周波阻止用インダクタンス
として用いる空芯コイルである。
出力の結合コンデンサ、4,5,6は高周波バイパスコンデ
ンサ、7,8,9,10はバイアス抵抗,11,12はインピーダンス
整合用コンデンサ、13,14,15,16,17,18,19,20,21は誘電
基板上にて回路を形成する導体パタン、22,23は接地導
体、40,41はインピーダンス整合用インピーダンスとし
て用いる空芯コイル、42は高周波阻止用インダクタンス
として用いる空芯コイルである。
以上のような構成において、以下その動作について説明
する。
する。
まずトランジスタ１の入力端子には回路の入力端より導
体パタン13,14,15、入力結合コンデンサ２、インピーダ
ンス整合用コンデンサ11、空芯コイル40を経て入力信号
が印加される。また電源からの直流バイアスが導体パタ
ン19,20,21、バイアス抵抗7,8,9,10、高周波バイパスコ
ンデンサ4,5,6、空芯コイル42より構成されるバイアス
回路によって供給される。印加された信号はトランジス
タ１の出力端より空芯コイル41、導体パタン16,17,18、
インピーダンス整合用コンデンサ12、出力結合コンデン
サ３を経て出力される。
体パタン13,14,15、入力結合コンデンサ２、インピーダ
ンス整合用コンデンサ11、空芯コイル40を経て入力信号
が印加される。また電源からの直流バイアスが導体パタ
ン19,20,21、バイアス抵抗7,8,9,10、高周波バイパスコ
ンデンサ4,5,6、空芯コイル42より構成されるバイアス
回路によって供給される。印加された信号はトランジス
タ１の出力端より空芯コイル41、導体パタン16,17,18、
インピーダンス整合用コンデンサ12、出力結合コンデン
サ３を経て出力される。
第６図を用いて、高周波回路の別の従来例を説明する。
なお、第６図において第５図と同一の番号を付してある
ものは同一の作用をするため、説明は省略する。50,51
は各々第５図の空芯コイル40,41と同様のもので、イン
ピーダンス整合用インダクタンスをパタン形成したもの
である。52は第５図の空芯コイル42と同様のもので、直
流バイアスを供給するための高周波阻止用インダクタン
スをパタン形成したものである。
ものは同一の作用をするため、説明は省略する。50,51
は各々第５図の空芯コイル40,41と同様のもので、イン
ピーダンス整合用インダクタンスをパタン形成したもの
である。52は第５図の空芯コイル42と同様のもので、直
流バイアスを供給するための高周波阻止用インダクタン
スをパタン形成したものである。
その動作については、前述した第５図のものと同様であ
るため説明は省略する。
るため説明は省略する。
発明が解決しようとする問題点 さて、以上説明した第５図のような構成ではインピーダ
ンス整合用インダクタンスおよび高周波阻止用インダク
タンスを空芯コイルで構成しているために回路全体に占
める平面積は比較的小さくて済むが、導体パタンに取り
付ける位置の精度や空芯コイル40,41,42の寸法精度が回
路の特性に影響を与え、また空芯コイル40,41,42自体が
変形しやすく取り付けに注意を要する点から量産性に問
題があった。
ンス整合用インダクタンスおよび高周波阻止用インダク
タンスを空芯コイルで構成しているために回路全体に占
める平面積は比較的小さくて済むが、導体パタンに取り
付ける位置の精度や空芯コイル40,41,42の寸法精度が回
路の特性に影響を与え、また空芯コイル40,41,42自体が
変形しやすく取り付けに注意を要する点から量産性に問
題があった。
一方、第６図のような構成では、第５図における空芯コ
イル40,41,42の代わりにエッチングなどでパタン化した
インダクタンス50,51,52を用いているため、回路の特性
変動を少なく抑えられるという利点がある反面、空芯コ
イル40,41,42に比し大きな平面積を要し、またパタン同
志の間隔をあまり狭くすると迷結合を生じるなど高密度
実装に問題があった。
イル40,41,42の代わりにエッチングなどでパタン化した
インダクタンス50,51,52を用いているため、回路の特性
変動を少なく抑えられるという利点がある反面、空芯コ
イル40,41,42に比し大きな平面積を要し、またパタン同
志の間隔をあまり狭くすると迷結合を生じるなど高密度
実装に問題があった。
本発明は従来技術の以上のような問題点を解決するもの
で、迷結合などの問題を解消し、高密度実装に適し、且
つ量産性に優れた高周波回路を実現することを目的とす
るものである。
で、迷結合などの問題を解消し、高密度実装に適し、且
つ量産性に優れた高周波回路を実現することを目的とす
るものである。
問題点を解決するための手段 本発明は、多層基板に形成した回路と内層に形成したイ
ンダクタンス線路とを導体で接続することにより、上記
目的を達成するものである。
ンダクタンス線路とを導体で接続することにより、上記
目的を達成するものである。
作 用 本発明は上記構成により、高周波回路のインダクタンス
線路部をパタン線路化し、空芯コイルを用いた場合の従
来の量産性の悪さを解消しながら、多層基板の内層に形
成することで、迷結合を防ぎ、且つ、インダクタンス線
路により回路が大形化する事を防止して高密度実装に適
した高周波回路を実現するようにしたものである。
線路部をパタン線路化し、空芯コイルを用いた場合の従
来の量産性の悪さを解消しながら、多層基板の内層に形
成することで、迷結合を防ぎ、且つ、インダクタンス線
路により回路が大形化する事を防止して高密度実装に適
した高周波回路を実現するようにしたものである。
実施例 以下、図面を参照しながら本発明の第１の実施例につい
て説明する。
て説明する。
第１図（ａ）はそれぞれ本発明の第１の実施例における
高周波回路の平面図である。第１図（ａ）において、１
はトランジスタ、2,3は各々、入力，出力の結合コンデ
ンサ、4,5,6は高周波パイパスコンデンサ、7,8,9,10は
バイアス抵抗、11,12はインピーダンス整合用コンデン
サ、13,14,15,16,17,18,19,20,21は誘電体基板上にて回
路を形成する導体パタン、22,23は接地導体、24,25,26,
27,28,29は本回路が形成される多層回路基板の内層に設
けたインダクタンス線路と接続するスルーホールであ
る。第１図（ｂ）は多層回路基板においてインダクタン
ス線路を設けた内層基板の平面図である。30は第１図
（ａ）に示す回路パタンとスルーホール24,25で接続す
るインダクタンス線路である。同様に31は第１図（ａ）
のスールホール26,27を、32は第１図（ａ）のスルーホ
ール28,29と接続するインダクタンス線路である。
高周波回路の平面図である。第１図（ａ）において、１
はトランジスタ、2,3は各々、入力，出力の結合コンデ
ンサ、4,5,6は高周波パイパスコンデンサ、7,8,9,10は
バイアス抵抗、11,12はインピーダンス整合用コンデン
サ、13,14,15,16,17,18,19,20,21は誘電体基板上にて回
路を形成する導体パタン、22,23は接地導体、24,25,26,
27,28,29は本回路が形成される多層回路基板の内層に設
けたインダクタンス線路と接続するスルーホールであ
る。第１図（ｂ）は多層回路基板においてインダクタン
ス線路を設けた内層基板の平面図である。30は第１図
（ａ）に示す回路パタンとスルーホール24,25で接続す
るインダクタンス線路である。同様に31は第１図（ａ）
のスールホール26,27を、32は第１図（ａ）のスルーホ
ール28,29と接続するインダクタンス線路である。
第２図は、第１図に示した実施例の基板を４層（導体層
の数が４つあるもの）回路基板として用いた高周波回路
の断面を示すものである。第１図（ａ），（ｂ）と同一
のものには同一の番号を付してあるので説明は省略す
る。33,34,35は４層回路基板の誘電体層、36,37は接地
として用いる導体層である。
の数が４つあるもの）回路基板として用いた高周波回路
の断面を示すものである。第１図（ａ），（ｂ）と同一
のものには同一の番号を付してあるので説明は省略す
る。33,34,35は４層回路基板の誘電体層、36,37は接地
として用いる導体層である。
以上のような第１図（ａ），（ｂ）、第２図の構成にお
いて、以下その動作を説明する。
いて、以下その動作を説明する。
まず、トランジスタ１の入力端子には、回路の入力端よ
り、導体パタン13、入力結合コンデンサ２、インピーダ
ンス整合用コンデンサ11、およびスルーホール24,25を
介して接続した内層基板に形成したインダクタンス線路
30（第１図（ｂ））を経て入力信号が印加される。また
電源からの直流バイアスが導体パタン19,20,21、バイア
ス抵抗7,8,9,10、高周波バイパスコンデンサ4,5,6、お
よびスルーホール28,29を介して接続した内層基板に形
成したインダクタンス線路32（第１図（ｂ））より構成
されるバイアス回路によって供給される。また印加され
た信号はトランジスタ１の出力端子（ここではコレクタ
端子）より導体パタン16,17,18、インピーダンス整合用
コンデンサ３、およびスルーホール26,27を介して接続
した内層基板に形成したインダクタンス線路31（第１図
（ｂ））を経て出力することができる。
り、導体パタン13、入力結合コンデンサ２、インピーダ
ンス整合用コンデンサ11、およびスルーホール24,25を
介して接続した内層基板に形成したインダクタンス線路
30（第１図（ｂ））を経て入力信号が印加される。また
電源からの直流バイアスが導体パタン19,20,21、バイア
ス抵抗7,8,9,10、高周波バイパスコンデンサ4,5,6、お
よびスルーホール28,29を介して接続した内層基板に形
成したインダクタンス線路32（第１図（ｂ））より構成
されるバイアス回路によって供給される。また印加され
た信号はトランジスタ１の出力端子（ここではコレクタ
端子）より導体パタン16,17,18、インピーダンス整合用
コンデンサ３、およびスルーホール26,27を介して接続
した内層基板に形成したインダクタンス線路31（第１図
（ｂ））を経て出力することができる。
以上の説明から明らかなように本実施例によれば、回路
を構成するインダクタンス30,31,32を多層回路基板を用
いて反体側が接地導体である誘電体により上下をはさま
れた内層導体でパタン線路化（いわゆるトリプレート構
造）し、スルーホール24,25,26,27,28,29を介してその
他の層に形成された回路に接続することにより、迷結合
の問題を低減し、高密度実装に適し、且つ空芯コイルを
用いたものに比し量産性に優れた高周波回路を実現する
ことができる。
を構成するインダクタンス30,31,32を多層回路基板を用
いて反体側が接地導体である誘電体により上下をはさま
れた内層導体でパタン線路化（いわゆるトリプレート構
造）し、スルーホール24,25,26,27,28,29を介してその
他の層に形成された回路に接続することにより、迷結合
の問題を低減し、高密度実装に適し、且つ空芯コイルを
用いたものに比し量産性に優れた高周波回路を実現する
ことができる。
次に本発明の第２の実施例について説明する。
番３図（ａ），（ｂ）はそれぞれ本発明の第２の実施例
における高周波回路の平面図である。第３図（ａ）にお
いて、１はトランジスタで、60は所望のインダクタンス
線路パタンの一部を多層基板の外層導体に形成したも
の、62,63はスルーホール、である。第３図（ｂ）にお
いて、61は多層基板の内層に設けたインダクタンス線路
で、第３図（ａ）のスルーホール62,63で外層の回路と
接続する。
における高周波回路の平面図である。第３図（ａ）にお
いて、１はトランジスタで、60は所望のインダクタンス
線路パタンの一部を多層基板の外層導体に形成したも
の、62,63はスルーホール、である。第３図（ｂ）にお
いて、61は多層基板の内層に設けたインダクタンス線路
で、第３図（ａ）のスルーホール62,63で外層の回路と
接続する。
以上の実施例によれば、所望のインダクタンスの一部を
外層導体で形成しているために、回路の寸法に大きな影
響を与えずに、インダクタンスの調整を行なうことがで
きる。
外層導体で形成しているために、回路の寸法に大きな影
響を与えずに、インダクタンスの調整を行なうことがで
きる。
次に本発明の第３の実施例について説明する。
第３図は本発明の第３の実施例における高周波回路の断
面図である。70,71,72,73は外層に形成した導体パタ
ン、74,75,76,77はスルーホール、78,79,80,81,82は誘
電体層、83,84,85は接地導体層、90,91は各々異なる内
層に形成したインダクタンス線路である。
面図である。70,71,72,73は外層に形成した導体パタ
ン、74,75,76,77はスルーホール、78,79,80,81,82は誘
電体層、83,84,85は接地導体層、90,91は各々異なる内
層に形成したインダクタンス線路である。
以上のような本発明の実施例において、インダクタンス
線路90,91を接地導体層ではさまれた別々の内層導体に
形成しているため、線路間の迷結合を防止することがで
き、更に高密度実装に適した高周波回路を実現すること
ができる。
線路90,91を接地導体層ではさまれた別々の内層導体に
形成しているため、線路間の迷結合を防止することがで
き、更に高密度実装に適した高周波回路を実現すること
ができる。
発明の効果 以上のように本発明は、多層回路基板を用いて回路パタ
ンと、トリプレート構造で別の導体層に形成したインダ
クタンス線路をスルーホール等の手段で接続することに
より、迷結合などの問題を防止し、高密度実装に適し、
且つ量産性に優れた高周波回路を実現することができ、
その効果は極めて大きい。
ンと、トリプレート構造で別の導体層に形成したインダ
クタンス線路をスルーホール等の手段で接続することに
より、迷結合などの問題を防止し、高密度実装に適し、
且つ量産性に優れた高周波回路を実現することができ、
その効果は極めて大きい。
第１図（ａ）および（ｂ）は各々本発明の第１の実施例
における高周波回路の基板の平面図、第２図は本発明の
同実施例の一部断面図、第３図（ａ）および（ｂ）は本
発明の第２の実施例における高周波回路の平面図、第４
図は本発明の第３の実施例における高周波回路の断面
図、第５図，第６図は従来の高周波回路の平面図であ
る。 １……トランジスタ、2,3……結合コンデンサ、4,5,6…
…高周波バイパスコンデンサ、7,8,9,10……バイアス抵
抗、11,12……インピーダンス整合用コンデンサ、13,1
4,15,16,17,18,19,21,22,70,71,72,73……導体パタン、
22,23……接地導体、24,25,26,27,28,29,62,63,74,75,7
6,77……スルーホール、30,31,32,50,51,52,61,90,91…
…インダクタンス線路、33,34,35,78,79,80,81,82……
誘電体層、36,37,83,84,85……接地導体層。
における高周波回路の基板の平面図、第２図は本発明の
同実施例の一部断面図、第３図（ａ）および（ｂ）は本
発明の第２の実施例における高周波回路の平面図、第４
図は本発明の第３の実施例における高周波回路の断面
図、第５図，第６図は従来の高周波回路の平面図であ
る。 １……トランジスタ、2,3……結合コンデンサ、4,5,6…
…高周波バイパスコンデンサ、7,8,9,10……バイアス抵
抗、11,12……インピーダンス整合用コンデンサ、13,1
4,15,16,17,18,19,21,22,70,71,72,73……導体パタン、
22,23……接地導体、24,25,26,27,28,29,62,63,74,75,7
6,77……スルーホール、30,31,32,50,51,52,61,90,91…
…インダクタンス線路、33,34,35,78,79,80,81,82……
誘電体層、36,37,83,84,85……接地導体層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石垣 功 神奈川県川崎市多摩区東三田３丁目10番１ 号 松下技研株式会社内 (72)発明者 佐川 守一 神奈川県川崎市多摩区東三田３丁目10番１ 号 松下技研株式会社内 (72)発明者 牧本 三夫 神奈川県川崎市多摩区東三田３丁目10番１ 号 松下技研株式会社内
Claims (3)
- 【請求項１】誘電体層と導体層を交互に具備する多層基
板で、２つの接地導体層とその間でインダクタンス線路
を形成する導体を設け、そのインダクタンス線路を少な
くとも１つの前記接地導体層と絶縁状態で貫通し外層に
形成した回路パタンと接続する導体を具備する高周波回
路。 - 【請求項２】インダクタンス線路はその一部が外層に形
成され調整が可能である特許請求の範囲第１項記載の高
周波回路。 - 【請求項３】インダクタンス線路を複数設け、それを２
つ以上の導体層に分離して形成した特許請求の範囲第１
項記載の高周波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62102250A JPH0783184B2 (ja) | 1987-04-24 | 1987-04-24 | 高周波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62102250A JPH0783184B2 (ja) | 1987-04-24 | 1987-04-24 | 高周波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63268297A JPS63268297A (ja) | 1988-11-04 |
| JPH0783184B2 true JPH0783184B2 (ja) | 1995-09-06 |
Family
ID=14322355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62102250A Expired - Lifetime JPH0783184B2 (ja) | 1987-04-24 | 1987-04-24 | 高周波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783184B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0360106A (ja) * | 1989-07-28 | 1991-03-15 | Murata Mfg Co Ltd | 積層チップインダクタ |
| JPH04352305A (ja) * | 1991-05-29 | 1992-12-07 | Murata Mfg Co Ltd | 三層構造スパイラルインダクタのインダクタンスの調整方法 |
| JPH0523513U (ja) * | 1991-08-31 | 1993-03-26 | 太陽誘電株式会社 | 積層インダクタンス部品 |
| JP2811382B2 (ja) * | 1991-12-11 | 1998-10-15 | 富士電気化学株式会社 | 誘電体フィルタ |
| JPH06291520A (ja) * | 1992-04-03 | 1994-10-18 | Matsushita Electric Ind Co Ltd | 高周波多層集積回路 |
| WO1996042134A1 (fr) * | 1995-06-09 | 1996-12-27 | Matsushita Electric Industrial Co., Ltd. | Amplificateur |
| JP3646540B2 (ja) * | 1998-10-02 | 2005-05-11 | 富士ゼロックス株式会社 | ローパスフィルタ |
| JP2001024100A (ja) * | 1999-07-12 | 2001-01-26 | Mitsubishi Electric Corp | マイクロ波パッケージ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5989003A (ja) * | 1982-11-12 | 1984-05-23 | Hitachi Ltd | 厚膜多層回路およびその製造方法 |
| JPS6046603A (ja) * | 1983-08-25 | 1985-03-13 | Hitachi Ltd | 発振器 |
| JPS60229403A (ja) * | 1984-04-27 | 1985-11-14 | Hitachi Ltd | 電気回路 |
-
1987
- 1987-04-24 JP JP62102250A patent/JPH0783184B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5989003A (ja) * | 1982-11-12 | 1984-05-23 | Hitachi Ltd | 厚膜多層回路およびその製造方法 |
| JPS6046603A (ja) * | 1983-08-25 | 1985-03-13 | Hitachi Ltd | 発振器 |
| JPS60229403A (ja) * | 1984-04-27 | 1985-11-14 | Hitachi Ltd | 電気回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63268297A (ja) | 1988-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5396201A (en) | Dielectric filter having inter-resonator coupling including both magnetic and electric coupling | |
| AU727581B2 (en) | A high frequency balun provided in a multilayer substrate | |
| JP3164000B2 (ja) | 積層型インダクタ | |
| US11322284B2 (en) | High-frequency transformer and phase shifter | |
| JP2006074014A (ja) | 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法 | |
| JPH0992539A (ja) | 立体渦巻状インダクタ及びそれを用いた誘導結合フィルタ | |
| US6643924B2 (en) | Method of manufacturing a distributed constant filter circuit module | |
| JPH0783184B2 (ja) | 高周波回路 | |
| JPS58117701A (ja) | 高周波ストリツプ線路 | |
| JPH07106759A (ja) | 薄膜多層基板 | |
| JP3545245B2 (ja) | コモンモードフィルタ | |
| JPH0697701A (ja) | ローパスフィルタ | |
| JP2846803B2 (ja) | 多層配線基板 | |
| KR100218676B1 (ko) | 스피럴 인덕터의 구조 | |
| JPH05275862A (ja) | 高周波回路用配線板 | |
| JP2868576B2 (ja) | 多層配線基板 | |
| JP2664589B2 (ja) | 多層配線基板 | |
| JPH0680964B2 (ja) | ストリップラインを有する回路装置 | |
| JP2901451B2 (ja) | ジョセフソン素子搭載用回路基板 | |
| JP3297447B2 (ja) | 高周波多層回路基板調整法 | |
| JP2522478Y2 (ja) | 印刷配線板 | |
| JPS62142395A (ja) | 多機能回路基板 | |
| JPH0613181U (ja) | 高速信号伝送用回路基板 | |
| JPH04291803A (ja) | 高周波回路におけるインピーダンスマッチング調整方法 | |
| JP2001006941A (ja) | 高周波トランスおよびインピーダンス変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070906 Year of fee payment: 12 |