JP2666391B2 - 遅延線路 - Google Patents
遅延線路Info
- Publication number
- JP2666391B2 JP2666391B2 JP63176637A JP17663788A JP2666391B2 JP 2666391 B2 JP2666391 B2 JP 2666391B2 JP 63176637 A JP63176637 A JP 63176637A JP 17663788 A JP17663788 A JP 17663788A JP 2666391 B2 JP2666391 B2 JP 2666391B2
- Authority
- JP
- Japan
- Prior art keywords
- signal connection
- ground
- line
- delay line
- slit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Waveguides (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は分布定数型の遅延線路に関する。
従来の分布定数型遅延線路は、第８図の断面図に示す
ような構造をしている。すなわち、中心導体11と外部導
体14とで構成された同軸状の線路の中心導体11をフェラ
イト13などの磁性材料の表面にコイル状に巻いてインダ
クタンスを増加させ、さらに、中心導体11と外部導体14
の間に誘電体12を配している。このコイル状に巻かれた
中心導体11のインダクタンスＬと中心導体11と外部導体
14間の分布容量Ｃとにより遅延線路を形成していた。
ような構造をしている。すなわち、中心導体11と外部導
体14とで構成された同軸状の線路の中心導体11をフェラ
イト13などの磁性材料の表面にコイル状に巻いてインダ
クタンスを増加させ、さらに、中心導体11と外部導体14
の間に誘電体12を配している。このコイル状に巻かれた
中心導体11のインダクタンスＬと中心導体11と外部導体
14間の分布容量Ｃとにより遅延線路を形成していた。
上述した従来の分布定数型遅延回路は、一般にインダ
クタンスＬが静電容量Ｃよりも大きくなるので、この回
路の持つ特性インピーダンスZ0＝ が高くなり、インダクタンスＬの端末に存在する浮遊容
量の影響を受けやすく、遅延時間の長い遅延回路ほど、
遅延可能な上限の信号周波数は低くなる欠点がある。ま
た、フェライト上に中心導体11をコイル状に巻き、さら
に、その上に誘電体をかぶせる構造のため、インダクタ
ンスＬの調整が極めて困難であった。
クタンスＬが静電容量Ｃよりも大きくなるので、この回
路の持つ特性インピーダンスZ0＝ が高くなり、インダクタンスＬの端末に存在する浮遊容
量の影響を受けやすく、遅延時間の長い遅延回路ほど、
遅延可能な上限の信号周波数は低くなる欠点がある。ま
た、フェライト上に中心導体11をコイル状に巻き、さら
に、その上に誘電体をかぶせる構造のため、インダクタ
ンスＬの調整が極めて困難であった。
本発明の目的は遅延可能な上限の信号周波数を高く
し、かつ、遅延線路長の調整を容易に行うことができる
遅延線路を提供することにある。
し、かつ、遅延線路長の調整を容易に行うことができる
遅延線路を提供することにある。
本発明の遅延線路は両端に信号接続用端子を有するマ
イクロストリップラインによる誘導線路パタンと、接地
面を構成する接地パタンと、前記誘導線路パタンと前記
接地パタンとを絶縁して交互に積層するための誘電体板
と、積層された前記複数の誘導線路パタンの信号接続用
端子間を複数の信号接続用スルーホールにより複数の接
地パタンおよび誘電体板を貫通して縦続接続した遅延線
路において、前記各誘電体板の信号接続用スルーホール
を分断するスリットと、前記スリットにより分断された
信号接続用スルーホールの金属膜間を導通させる互いに
独立した金属片と信号入出力用の金属片とを有する接続
子とを備え、前記接続子を任意の位置の前記スリットに
挿入して所定の長さの誘導線路を構成している。
イクロストリップラインによる誘導線路パタンと、接地
面を構成する接地パタンと、前記誘導線路パタンと前記
接地パタンとを絶縁して交互に積層するための誘電体板
と、積層された前記複数の誘導線路パタンの信号接続用
端子間を複数の信号接続用スルーホールにより複数の接
地パタンおよび誘電体板を貫通して縦続接続した遅延線
路において、前記各誘電体板の信号接続用スルーホール
を分断するスリットと、前記スリットにより分断された
信号接続用スルーホールの金属膜間を導通させる互いに
独立した金属片と信号入出力用の金属片とを有する接続
子とを備え、前記接続子を任意の位置の前記スリットに
挿入して所定の長さの誘導線路を構成している。
次に、本発明について図面を参照して説明する。
第１図，第２図は本発明の一実施例の要部を示す平面
図であり、第３図は本実施例の要部の構成図である。ま
ず、第３図は、遅延線路の構成単位であるモジュール９
の構成を示している。すなわち、誘電体板7Aの一面には
金属蒸着等による誘導線路パタン５が形成され、対向す
る他の面は同じく金属蒸着等によるアース面６で形成さ
れている。また誘導体板7Bはモジュール９の多層化に必
要な誘電体板である。誘導線路パタン５は、第１図に示
すように、インダクタンス成分となる誘導線路２がマイ
クロストリップラインで形成されている。またキャパシ
タンス成分は誘導線路２と周辺の図のハッチで示したア
ース部４との間で形成される。端子1A、1Bは誘導線路２
へのそれぞれ信号入力、出力用の端子であり、後述する
信号接続用スルーホール８につながる。スルーホール３
はアース接続用の貫通孔である。アース面６は、第２図
に示すように、貫通孔１′A,1′Ｂが誘導線路パタン５
の端子1A,1Bの信号を後述する信号接続用スルーホール
８による多層化されたほかのモジュールに供給するため
の接続線用に開けられている。またハッチで示したアー
ス面６のスルーホール３は誘導線路パタン５のスルーホ
ール３と誘導体板7A,7Bを通してアース接続するための
貫通孔である。
図であり、第３図は本実施例の要部の構成図である。ま
ず、第３図は、遅延線路の構成単位であるモジュール９
の構成を示している。すなわち、誘電体板7Aの一面には
金属蒸着等による誘導線路パタン５が形成され、対向す
る他の面は同じく金属蒸着等によるアース面６で形成さ
れている。また誘導体板7Bはモジュール９の多層化に必
要な誘電体板である。誘導線路パタン５は、第１図に示
すように、インダクタンス成分となる誘導線路２がマイ
クロストリップラインで形成されている。またキャパシ
タンス成分は誘導線路２と周辺の図のハッチで示したア
ース部４との間で形成される。端子1A、1Bは誘導線路２
へのそれぞれ信号入力、出力用の端子であり、後述する
信号接続用スルーホール８につながる。スルーホール３
はアース接続用の貫通孔である。アース面６は、第２図
に示すように、貫通孔１′A,1′Ｂが誘導線路パタン５
の端子1A,1Bの信号を後述する信号接続用スルーホール
８による多層化されたほかのモジュールに供給するため
の接続線用に開けられている。またハッチで示したアー
ス面６のスルーホール３は誘導線路パタン５のスルーホ
ール３と誘導体板7A,7Bを通してアース接続するための
貫通孔である。
第４図，第５図は同じく本実施例の複数モジュールの
組立図である。すなわち、複数のモジュール９が多層に
積みあげられた積層構造となっている。アース線10は、
第５図に示すように、各モジュール９の誘導線路パタン
のアース部４とアース面６とを同電位にするためにスル
ーホール３を介して縦方向にすべて接続される。
組立図である。すなわち、複数のモジュール９が多層に
積みあげられた積層構造となっている。アース線10は、
第５図に示すように、各モジュール９の誘導線路パタン
のアース部４とアース面６とを同電位にするためにスル
ーホール３を介して縦方向にすべて接続される。
次に各モジュール間の接続と誘導線路長を設定するた
めの構成を第６図の構成説明図により説明する。各モジ
ュール間の信号接続用端子1A,1B間は内壁が金属膜で形
成された信号接続用スルーホール８により、アース面６
を貫通する形で接続されているが、この接続されている
信号接続用スルーホール８の部分を分断するように誘電
体板7A,または7Bにスリット20を設け電気的接続を切り
はなす。つぎに図のように、接続子15に設けられた互い
に絶縁された接続片16をスリット20に挿入して電気的に
切りはなされた信号接続用スルーホールを再び導通状態
にする。すなわち、第６図Ａ部を拡大した第７図の断面
図に示すように金属膜19が接続片16により接続される。
第６図に戻りこのように複数の接続片６をスリット20に
挿入することにより、複数のモジュール９の誘導線路が
縦続接続されて所望の長さの誘導線路を形成する。第６
図では、信号が図示していない上部のモジュール９から
供給され、この形成された誘導線路の終端から信号取出
し片17により信号が取出される。
めの構成を第６図の構成説明図により説明する。各モジ
ュール間の信号接続用端子1A,1B間は内壁が金属膜で形
成された信号接続用スルーホール８により、アース面６
を貫通する形で接続されているが、この接続されている
信号接続用スルーホール８の部分を分断するように誘電
体板7A,または7Bにスリット20を設け電気的接続を切り
はなす。つぎに図のように、接続子15に設けられた互い
に絶縁された接続片16をスリット20に挿入して電気的に
切りはなされた信号接続用スルーホールを再び導通状態
にする。すなわち、第６図Ａ部を拡大した第７図の断面
図に示すように金属膜19が接続片16により接続される。
第６図に戻りこのように複数の接続片６をスリット20に
挿入することにより、複数のモジュール９の誘導線路が
縦続接続されて所望の長さの誘導線路を形成する。第６
図では、信号が図示していない上部のモジュール９から
供給され、この形成された誘導線路の終端から信号取出
し片17により信号が取出される。
以上説明したように本発明によれば、マイクロストリ
ップラインで形成された遅延線路を多層構成とすること
により、その特性インピーダンスは、どんなに多層化し
てもほぼ一定である。特に信号入出力端子への導入線が
短くなり浮遊容量が少なくなる。したがって使用可能な
上限の周波数特性を劣化させることなく、遅延時間を増
加させることができる。さらに、電気的に分断された多
層化モジュールを接続子により再接続することにより、
任意の長さの遅延線路を構成できるので、遅延時間の調
整が簡単に行なえる効果がある。
ップラインで形成された遅延線路を多層構成とすること
により、その特性インピーダンスは、どんなに多層化し
てもほぼ一定である。特に信号入出力端子への導入線が
短くなり浮遊容量が少なくなる。したがって使用可能な
上限の周波数特性を劣化させることなく、遅延時間を増
加させることができる。さらに、電気的に分断された多
層化モジュールを接続子により再接続することにより、
任意の長さの遅延線路を構成できるので、遅延時間の調
整が簡単に行なえる効果がある。
第１図，第２図は本発明の一実施例の要部の平面図、第
３図は本実施例の要部の構成図、第４図，第５図は本実
施例の組立図、第６図は本実施例の誘導線路の構成説明
図、第７図は本実施例の要部を拡大した断面図、第８図
は従来の遅延線路の構成図である。 1A,1B……端子、１′A,1′Ｂ……貫通孔、２……誘導線
路、３……スルーホール、４……アース部、５……誘導
線路パタン、６……アース面（接地パタン）、7,7A,7B
……誘電体板、８……信号接続用スルーホール、９……
モジュール、10……アース線、11……中心導体、12……
誘電体、13……フェライト、14……外部導体、15……接
続子、16……接続片、17……信号取出し片、18……絶縁
体、19……金属膜、20……スリット。
３図は本実施例の要部の構成図、第４図，第５図は本実
施例の組立図、第６図は本実施例の誘導線路の構成説明
図、第７図は本実施例の要部を拡大した断面図、第８図
は従来の遅延線路の構成図である。 1A,1B……端子、１′A,1′Ｂ……貫通孔、２……誘導線
路、３……スルーホール、４……アース部、５……誘導
線路パタン、６……アース面（接地パタン）、7,7A,7B
……誘電体板、８……信号接続用スルーホール、９……
モジュール、10……アース線、11……中心導体、12……
誘電体、13……フェライト、14……外部導体、15……接
続子、16……接続片、17……信号取出し片、18……絶縁
体、19……金属膜、20……スリット。
Claims (1)
- 【請求項１】両端に信号接続用端子を有するマイクロス
トリップラインによる誘導線路パタンと、接地面を構成
する接地パタンと、前記誘導線路パタンと前記接地パタ
ンとを絶縁して交互に積層するための誘電体板と、積層
された前記複数の誘導線路パタンの信号接続用端子間を
複数の信号接続用スルーホールにより複数の接地パタン
および誘電体板を貫通して縦続接続した遅延線路におい
て、前記各誘電体板の信号接続用スルーホールを分断す
るスリットと、前記スリットにより分断された信号接続
用スルーホールの金属膜間を導通させる互いに独立した
金属片と信号入出力用の金属片とを有する接続子とを備
え、前記接続子を任意の位置の前記スリットに挿入して
所定の長さの誘導線路を構成することを特徴とする遅延
線路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176637A JP2666391B2 (ja) | 1988-07-14 | 1988-07-14 | 遅延線路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176637A JP2666391B2 (ja) | 1988-07-14 | 1988-07-14 | 遅延線路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0226106A JPH0226106A (ja) | 1990-01-29 |
| JP2666391B2 true JP2666391B2 (ja) | 1997-10-22 |
Family
ID=16017062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63176637A Expired - Fee Related JP2666391B2 (ja) | 1988-07-14 | 1988-07-14 | 遅延線路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666391B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5662816A (en) * | 1995-12-04 | 1997-09-02 | Lucent Technologies Inc. | Signal isolating microwave splitters/combiners |
| WO2008108003A1 (en) * | 2007-03-02 | 2008-09-12 | Nec Corporation | Compact filtering structure |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5446232U (ja) * | 1977-09-06 | 1979-03-30 | ||
| JPS6116079Y2 (ja) * | 1980-07-10 | 1986-05-17 | ||
| JPS58117701A (ja) * | 1982-01-06 | 1983-07-13 | Nec Corp | 高周波ストリツプ線路 |
| JPS59202702A (ja) * | 1983-05-02 | 1984-11-16 | Juichiro Ozawa | デイレイライン素子 |
-
1988
- 1988-07-14 JP JP63176637A patent/JP2666391B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0226106A (ja) | 1990-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0069102B1 (en) | Impedance matching stripline transition for microwave signals | |
| US5392019A (en) | Inductance device and manufacturing process thereof | |
| US5251108A (en) | Laminated electronic device with staggered holes in the conductors | |
| JP2662742B2 (ja) | バンドパスフィルタ | |
| US6380608B1 (en) | Multiple level spiral inductors used to form a filter in a printed circuit board | |
| US4203081A (en) | Passive circuit element for influencing pulses | |
| US3530411A (en) | High frequency electronic circuit structure employing planar transmission lines | |
| JP2770278B2 (ja) | ノイズ・フイルタ及びその製造方法 | |
| US4772864A (en) | Multilayer circuit prototyping board | |
| US6114936A (en) | Multilayer coil and manufacturing method for same | |
| US4114120A (en) | Stripline capacitor | |
| US6229425B1 (en) | Common mode inductor | |
| JP3955138B2 (ja) | 多層回路基板 | |
| US3142808A (en) | Transmission line filter having coupling extending quarter wave length between strip line resonators | |
| US6741478B2 (en) | Compact electronic circuit unit having circulator, manufactured with high productivity | |
| JP2666391B2 (ja) | 遅延線路 | |
| JPS62200713A (ja) | 集積コンデンサ | |
| JP2944962B2 (ja) | 遮蔽遅延線 | |
| JPS62139395A (ja) | 多機能回路基板 | |
| JPH0993069A (ja) | 多連ノイズフィルタ | |
| JPH04321302A (ja) | マイクロストリップ回路 | |
| US3919767A (en) | Arrangement for making metallic connections between circuit points situated in one plane | |
| JP3065416B2 (ja) | メタルウォールパッケージ | |
| JP2804821B2 (ja) | 電子部品搭載用基板 | |
| JPS6321332B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |