JPS59202702A - デイレイライン素子 - Google Patents
デイレイライン素子Info
- Publication number
- JPS59202702A JPS59202702A JP58078063A JP7806383A JPS59202702A JP S59202702 A JPS59202702 A JP S59202702A JP 58078063 A JP58078063 A JP 58078063A JP 7806383 A JP7806383 A JP 7806383A JP S59202702 A JPS59202702 A JP S59202702A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- thin film
- transmission line
- copper
- zigzag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P9/00—Delay lines of the waveguide type
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高速パルス信号回路のパルス信号のタイミング
ヲ祠節するために用いられるディレィライン素子に関す
るものである。
ヲ祠節するために用いられるディレィライン素子に関す
るものである。
その目的は、セラミック基板上に形成された薄膜伝送路
とグランド電極からなる極めて特性の安定した高信頼性
のディレィライン素子であって、数ナノ秒以下のディレ
ィタイムの領域において１ナノ秒以下の立ち上り時…Ｊ
を持つパルスを最少の波形歪特性で伝達することができ
る分布常数型のディレィライン素子を提供することにあ
る。
とグランド電極からなる極めて特性の安定した高信頼性
のディレィライン素子であって、数ナノ秒以下のディレ
ィタイムの領域において１ナノ秒以下の立ち上り時…Ｊ
を持つパルスを最少の波形歪特性で伝達することができ
る分布常数型のディレィライン素子を提供することにあ
る。
衆知の如く、一般に電気信号を伝送する信号ラインの伝
搬遅延時間（’ＴＥ））はその伝送路のインダクタンク
（Ｌ）と分布容量（ｃｌによって決定さｔ１ Ｔ、：：八［］］− と定義される。
搬遅延時間（’ＴＥ））はその伝送路のインダクタンク
（Ｌ）と分布容量（ｃｌによって決定さｔ１ Ｔ、：：八［］］− と定義される。
葦たその伝送路の特性インピーダンス（工Ｃ）は
であることが知られている。
従ってパルス信号などを一定時間遅らせてタイミングを
調整したい場合には上式にょシ算出される適当な１１ｎ
のインダクタンス（Ｌ）及び分布容量（Ｃ） ｋ組合せ
たティレイライン素子が用いうｉる。
調整したい場合には上式にょシ算出される適当な１１ｎ
のインダクタンス（Ｌ）及び分布容量（Ｃ） ｋ組合せ
たティレイライン素子が用いうｉる。
しかし単純にインダクタンス（Ｌ）と分布容ｋ （Ｃ）
をつなぎ合せただけではＬＣ共振回路となシ伝送ハルス
の波形が崩れてし讐うためインダクタンス（Ｌ）と分布
容量（Ｃ）をいくつかに分割しカスケード接続にするこ
とによって共振を分散する方法が取らね、でいる。そし
てこの方式を極眠葦で推し進めたものか分イ打常数型の
ディレィライン素子である。
をつなぎ合せただけではＬＣ共振回路となシ伝送ハルス
の波形が崩れてし讐うためインダクタンス（Ｌ）と分布
容量（Ｃ）をいくつかに分割しカスケード接続にするこ
とによって共振を分散する方法が取らね、でいる。そし
てこの方式を極眠葦で推し進めたものか分イ打常数型の
ディレィライン素子である。
これ丑でパルス信号の伝送速度が遅く、従ってパルスの
立ち」二りや立ち下ジの時間が畏い回路システムに於い
ては、俵数個のインダクタンス（Ｌｌと分布谷−４（Ｃ
）によるカスケード型ディレィライン系子でも充分にズ
用に供することができたが、最近のように立ち上り時間
が１ナノ秒以下という高速パルス？扱う回路に寂いて、
波形の乱れを生じせしめることなく伝搬時間を調節する
ためにはほとんど完全に近い分？７Ｊ′常ｉ′、！（Ａ
、）Ｑのティレイライン素子が安水されるようにな−）
て来た。−またこの様な亀子回路の品集積化品′后展化
が進展しディレィライン素子自体にも頻小型化、高精度
化が要求されて来ている現状である。
立ち」二りや立ち下ジの時間が畏い回路システムに於い
ては、俵数個のインダクタンス（Ｌｌと分布谷−４（Ｃ
）によるカスケード型ディレィライン系子でも充分にズ
用に供することができたが、最近のように立ち上り時間
が１ナノ秒以下という高速パルス？扱う回路に寂いて、
波形の乱れを生じせしめることなく伝搬時間を調節する
ためにはほとんど完全に近い分？７Ｊ′常ｉ′、！（Ａ
、）Ｑのティレイライン素子が安水されるようにな−）
て来た。−またこの様な亀子回路の品集積化品′后展化
が進展しディレィライン素子自体にも頻小型化、高精度
化が要求されて来ている現状である。
本発明者はこの様な技イホｉ的事情について深く考慮し
研究を重ねだ結果、本発明に達したのである。
研究を重ねだ結果、本発明に達したのである。
すなわち、セラミック基板の片面に導電性薄膜によるジ
クザク状の″眠気信号伝送路を形成し、該基板の他の片
面にはほぼ全面に導電ｉｌ薄ｉｌ）、’：によるクラン
ド酸（１恒を形成し、こわ、ら「句［預のｈ亥ン専膜間
の静奄容ｄが該電気信号伝送路に沿って分布常数的に存
在するように構成されたことを特徴とするティレイライ
ン素子を開明するに至ってのである。
クザク状の″眠気信号伝送路を形成し、該基板の他の片
面にはほぼ全面に導電ｉｌ薄ｉｌ）、’：によるクラン
ド酸（１恒を形成し、こわ、ら「句［預のｈ亥ン専膜間
の静奄容ｄが該電気信号伝送路に沿って分布常数的に存
在するように構成されたことを特徴とするティレイライ
ン素子を開明するに至ってのである。
本発明を図面を参照して説明する。
第１図は本発明素子の片面側の平１和図である。
第２図は本発明素子の１也面側の平面図でめる。
第３図は本発明素子の側面拡大図である。
これらの図の様に本発明素子はセラミック基板（１）の
片面にンクザク状の電気信号伝送路（２）ｃ以下、単に
伝送路（２）という）と引出し電極Ｌ３１ （、ｒ）と
が導電性薄膜によって形成されている。そしてセラミッ
ク基板（１）の他の片面つぽ９他面側にはほぼ全面に同
しく導電性ン（亨膜によってグランド電極（４）が引出
し電極（５１（ｇ＋と共に形成されているのである。
片面にンクザク状の電気信号伝送路（２）ｃ以下、単に
伝送路（２）という）と引出し電極Ｌ３１ （、ｒ）と
が導電性薄膜によって形成されている。そしてセラミッ
ク基板（１）の他の片面つぽ９他面側にはほぼ全面に同
しく導電性ン（亨膜によってグランド電極（４）が引出
し電極（５１（ｇ＋と共に形成されているのである。
第４図は４ぐ発明素子を電気回路で示したものである。
この図の様に第１図における伝送路（２Ｊは第４図のイ
ンダクタンス（Ｌ）として示きれ、第３図におけるグラ
ンド′肛揃（４）は第４図における分イｆＪ谷椴（Ｃ）
として表わさ′、ｔ″１．中＃るのである。そしてこの
インダクタンス（Ｌ）と分布’４ 嶽（Ｃ）の中間にセ
ラミック基板（１）が介在していることになるのである
。
ンダクタンス（Ｌ）として示きれ、第３図におけるグラ
ンド′肛揃（４）は第４図における分イｆＪ谷椴（Ｃ）
として表わさ′、ｔ″１．中＃るのである。そしてこの
インダクタンス（Ｌ）と分布’４ 嶽（Ｃ）の中間にセ
ラミック基板（１）が介在していることになるのである
。
つ壕９クランド電極（４１と伝送路（２）とはセラミッ
ク基板（１）を挾んで対向し伝送路（２）に沿って静電
容量が分布しており、その結果として第４図に示す様な
皆価記号で表わすことができるのである。
ク基板（１）を挾んで対向し伝送路（２）に沿って静電
容量が分布しており、その結果として第４図に示す様な
皆価記号で表わすことができるのである。
本発明において伝搬遅延時１ｉａ］（Ｔｐ ）や侍・］
１４インピーダンス（工Ｃ）は伝送路（２）のシフザク
パターンやセラミック基板（１）の厚さ、拐質を変える
ことにより調整することができるものである。
１４インピーダンス（工Ｃ）は伝送路（２）のシフザク
パターンやセラミック基板（１）の厚さ、拐質を変える
ことにより調整することができるものである。
本発明は以上の如き構成からなり、１ｌｌｉ’ｌン＆や
耐熱性が大で膨張係数が小きいなど環境に列して安定性
のすくれたセラミック基板上に導′酸性博ｊ摸による伝
送路とクランド酸（萌とを形１戊させているため、極め
て特性の安定した高信頼性のティレイライン素子であり
、寸だγにナノ秒以下のディレィタイムの頭載において
１ナノ秒以下の立ち上り時ＩＭＩを持つパルスを最少の
波形歪特性で伝送することを可能ならしめる分布常数型
のティレイライン素子である。さ磨に薄膜方式であるが
故に特性の精度が非常に高く、しかも超小型のディレィ
ライン素子を提供することもでき、さらに丑だ、多数の
ディレィライン菓子を一枚のセラミック基板」二に多数
形成させることも可能であるため、大量生産に】薗して
おシより低いコストで製造可能であるなど、きわめてす
ぐれた効果を侯するものである。
耐熱性が大で膨張係数が小きいなど環境に列して安定性
のすくれたセラミック基板上に導′酸性博ｊ摸による伝
送路とクランド酸（萌とを形１戊させているため、極め
て特性の安定した高信頼性のティレイライン素子であり
、寸だγにナノ秒以下のディレィタイムの頭載において
１ナノ秒以下の立ち上り時ＩＭＩを持つパルスを最少の
波形歪特性で伝送することを可能ならしめる分布常数型
のティレイライン素子である。さ磨に薄膜方式であるが
故に特性の精度が非常に高く、しかも超小型のディレィ
ライン素子を提供することもでき、さらに丑だ、多数の
ディレィライン菓子を一枚のセラミック基板」二に多数
形成させることも可能であるため、大量生産に】薗して
おシより低いコストで製造可能であるなど、きわめてす
ぐれた効果を侯するものである。
実施例
面積が２５．４ＡＸ ７．５ ｍｒｒｒで厚さが０ 、
４１ｍｓのセラミック基板を使用し、丑ずニクロム（Ｎ
Ｈ； Ｏｈ）を両開に典空蒸遍ざゼ、さらにその上に縛
司を少量真空蒸盾させた。このものの片面にホトレジス
１−を塗布しジグザク状の切抜きを有するパターンによ
って部分的に露光してレジスト現像を行ないジグザク状
の部分のみ前記レジストを取り除いた。
４１ｍｓのセラミック基板を使用し、丑ずニクロム（Ｎ
Ｈ； Ｏｈ）を両開に典空蒸遍ざゼ、さらにその上に縛
司を少量真空蒸盾させた。このものの片面にホトレジス
１−を塗布しジグザク状の切抜きを有するパターンによ
って部分的に露光してレジスト現像を行ないジグザク状
の部分のみ前記レジストを取り除いた。
ついで硫酸銅によって両面に銅メッキし片面にはジグザ
グ状の銅薄膜による伝送路を形成させ、他面には銅薄膜
によるグランド′ｉ５極を形成させた。ついでレンスト
膜を剥離しｆＱｉＪ記少址の蒸清師」とニクロム蒸看膜
をエツチングによシ収り除き片［Ｉ′１１側の伝送路以
外の部分にセラミック基板を露出させた。この場合他［
ｆｎ （ｉ川のクランｌ−＝電（ｊの銅膜及び前記伝送
路の嗣１腐も表面層のみ少しエツチングされることは勿
１倫である。
グ状の銅薄膜による伝送路を形成させ、他面には銅薄膜
によるグランド′ｉ５極を形成させた。ついでレンスト
膜を剥離しｆＱｉＪ記少址の蒸清師」とニクロム蒸看膜
をエツチングによシ収り除き片［Ｉ′１１側の伝送路以
外の部分にセラミック基板を露出させた。この場合他［
ｆｎ （ｉ川のクランｌ−＝電（ｊの銅膜及び前記伝送
路の嗣１腐も表面層のみ少しエツチングされることは勿
１倫である。
ついでリード線をそれぞれ引出し′肛（４イに取イ１け
た。
た。
この結果、セラミック基板の片面にＯ−２３ｍｒ：ｒ４
０μの銅薄膜によるグランド市（”４μを形成してなる
本発明素子か得ら力、た。
０μの銅薄膜によるグランド市（”４μを形成してなる
本発明素子か得ら力、た。
これに防湿用の樹脂コーチインクシてよる外装？
Ａ施こし製品とした。
このものの直流抵抗値Ｉｎ、）は０．３オームであった
。
。
この本発明素子に立ち上９時間（Ｔｇ）７００ピコ秒、
パルス幅（ｗｐ）］（１ナノ秒、立ち下シ時間（Ｔ）＝
）７００ピコ秒の条件のパルス信号全伝送したところ、
立ち上り時間（ＴＦ）も、パルス幅（Ｗ、）も、また立
ち下９時間（Ｔ「）も全く変化することなく受信するこ
とができた。さらにオーバーシュートやリンキングも全
く見られないもので、端子部反射による波形歪は５％以
ンス（ＩＣ）は５０オームでその父動け±５％以内であ
った。
パルス幅（ｗｐ）］（１ナノ秒、立ち下シ時間（Ｔ）＝
）７００ピコ秒の条件のパルス信号全伝送したところ、
立ち上り時間（ＴＦ）も、パルス幅（Ｗ、）も、また立
ち下９時間（Ｔ「）も全く変化することなく受信するこ
とができた。さらにオーバーシュートやリンキングも全
く見られないもので、端子部反射による波形歪は５％以
ンス（ＩＣ）は５０オームでその父動け±５％以内であ
った。
４ 図１Ｊ′ｌｊの而１１４な呪明
第ｊ図は本発明菓子の片面側の平面図である。
第２図は不発明素子の他面側の平面図である。
第３図は不発明素子の側面拡大図である。
第４図は本発明素子ｒ′酸気気回路示したものである。
（１）・・・セラミック基板、（２Ｊ・・・電気信号伝
送路、（３）・（３）・・・（２）の引出し′直置、（
４）・・・グランド電做、（５）・（５〕・・・（４）
の引出し電極（Ｔ、）−・・インダクタンス、（Ｃ）・
・・分イｌ］Ｗ 「ｉｉ特許出願人 小 沢 寿 −
部 第４図 手 続 補 正 書 昭和５９ζし萌月３θ日 特許庁長官 殿 １ 事件の表示 昭８＋５８年特許Ｍ第０７８０６３号 ２ 発明の名称 ディレィライン素子 ３ 補正をする者 事件との関係 特許出願人 住所 京都市南区上鳥羽馬廻し町１４番地４ 代理人 住所 滋賀県大津市中火１丁目９の２５敬伸会内６ 袖
正により増加する発明の数 〇７ 補正の対象 明細書の「発明の詳細な説明」の欄、「図面の簡単な説
明」の欄、及び図面 ８ 補正の内容 （］） 明和１書第６頁の７行目と８行目の間に下記
の文章を挿入する。
送路、（３）・（３）・・・（２）の引出し′直置、（
４）・・・グランド電做、（５）・（５〕・・・（４）
の引出し電極（Ｔ、）−・・インダクタンス、（Ｃ）・
・・分イｌ］Ｗ 「ｉｉ特許出願人 小 沢 寿 −
部 第４図 手 続 補 正 書 昭和５９ζし萌月３θ日 特許庁長官 殿 １ 事件の表示 昭８＋５８年特許Ｍ第０７８０６３号 ２ 発明の名称 ディレィライン素子 ３ 補正をする者 事件との関係 特許出願人 住所 京都市南区上鳥羽馬廻し町１４番地４ 代理人 住所 滋賀県大津市中火１丁目９の２５敬伸会内６ 袖
正により増加する発明の数 〇７ 補正の対象 明細書の「発明の詳細な説明」の欄、「図面の簡単な説
明」の欄、及び図面 ８ 補正の内容 （］） 明和１書第６頁の７行目と８行目の間に下記
の文章を挿入する。
［なお、小形で減衰が少くて所要の遅延時間が得られる
ものに誘導ｍ型の集中定数回路がある。本発明のディレ
ィライン素子はこの構成になるように開発されたもので
、ｍ〉１の場合負の並列インピーダンスを実現するため
の直列インダクター間の相互インダクタンスの結合方法
を考慮したパターンが用いられている。（第１図） この特性を示す等価回路が第５図である副（２） 明
細書第８頁の１５５行目１６６行目間に下記の文章を挿
入する。
ものに誘導ｍ型の集中定数回路がある。本発明のディレ
ィライン素子はこの構成になるように開発されたもので
、ｍ〉１の場合負の並列インピーダンスを実現するため
の直列インダクター間の相互インダクタンスの結合方法
を考慮したパターンが用いられている。（第１図） この特性を示す等価回路が第５図である副（２） 明
細書第８頁の１５５行目１６６行目間に下記の文章を挿
入する。
「この実施側の最初の工程で、真空蒸着されたニクロム
薄膜は、インダクターに近接して配置さ、Ｂ％気低抵抗
持つ渦流損の少い磁心となシ、インダクタンス（Ｌ”ｌ
やＱの向上に役立って、短い伝送路で比較的大きいＬが
得られ、インダクターとグランド電極間の小さい容ｆ７
ｃとで大きい特性インピーダンスが得られている。
薄膜は、インダクターに近接して配置さ、Ｂ％気低抵抗
持つ渦流損の少い磁心となシ、インダクタンス（Ｌ”ｌ
やＱの向上に役立って、短い伝送路で比較的大きいＬが
得られ、インダクターとグランド電極間の小さい容ｆ７
ｃとで大きい特性インピーダンスが得られている。
分布定数回路と集中定数回路の両特性を併せ持ったこの
素子は連断周波数が高く遅延時間も大きい。Ｊ （３）明利１＠°第９頁の１４行目と１５行目の間に次
の文章を挿入する。
素子は連断周波数が高く遅延時間も大きい。Ｊ （３）明利１＠°第９頁の１４行目と１５行目の間に次
の文章を挿入する。
「第５図は本発明素子の等価回路を示している。」
（４）図面に別紙の通シ第５図を追加する。
第５図
Claims (1)
- １ セラミック基板の片面に導電性薄膜によるジクザグ
状の電気信号伝送路を形成し、該基板の他の片面にはほ
ぼ全面に導電性薄膜によるグランド電極を形成し、これ
ら両面の該薄膜間の静電容量が該電気信号伝送路に沿っ
て分布常数的に存在するように構成はれたことを特徴と
するディレィライン素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58078063A JPS59202702A (ja) | 1983-05-02 | 1983-05-02 | デイレイライン素子 |
| US06/606,292 US4641113A (en) | 1983-05-02 | 1984-05-02 | Delay line device having symmetrical delay path |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58078063A JPS59202702A (ja) | 1983-05-02 | 1983-05-02 | デイレイライン素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59202702A true JPS59202702A (ja) | 1984-11-16 |
Family
ID=13651387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58078063A Pending JPS59202702A (ja) | 1983-05-02 | 1983-05-02 | デイレイライン素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4641113A (ja) |
| JP (1) | JPS59202702A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356002A (ja) * | 1986-08-26 | 1988-03-10 | Derufuai:Kk | 遅延線 |
| JPH0220104A (ja) * | 1988-07-07 | 1990-01-23 | Nec Corp | 遅延線路 |
| JPH0226106A (ja) * | 1988-07-14 | 1990-01-29 | Nec Corp | 遅延線路 |
| US7642883B2 (en) | 2004-03-09 | 2010-01-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Tuneable ferroelectric delay line having mirror image conductors |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4942373A (en) * | 1987-07-20 | 1990-07-17 | Thin Film Technology Corporation | Thin film delay lines having a serpentine delay path |
| JPH06105864B2 (ja) * | 1988-07-07 | 1994-12-21 | エルメック株式会社 | 電磁遅延線 |
| JPH0237814A (ja) * | 1988-07-28 | 1990-02-07 | Fujitsu Ltd | 遅延素子及びその製造方法 |
| JP3083416B2 (ja) * | 1992-11-06 | 2000-09-04 | 進工業株式会社 | ディレイライン素子およびその製造方法 |
| JPH09326610A (ja) * | 1996-06-06 | 1997-12-16 | Mitsubishi Electric Corp | マイクロ波集積回路 |
| US5808241A (en) * | 1996-07-29 | 1998-09-15 | Thin Film Technology Corporation | Shielded delay line and method of manufacture |
| US9545009B2 (en) | 2007-05-23 | 2017-01-10 | Spectra Logic, Corporation | Passive alterable electrical component |
| TWI345243B (en) * | 2007-08-14 | 2011-07-11 | Ind Tech Res Inst | Inter-helix inductor devices |
| CN106229600A (zh) * | 2016-08-09 | 2016-12-14 | 成都集思科技有限公司 | 一种宽带延迟线组件 |
| KR102504067B1 (ko) * | 2017-12-07 | 2023-02-27 | 삼성전기주식회사 | 박막형 코일 부품 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5623002A (en) * | 1979-08-03 | 1981-03-04 | Nippon Telegr & Teleph Corp <Ntt> | Microwave strip line |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1767715A (en) * | 1927-02-19 | 1930-06-24 | Central Radio Lab | Electrical resistance |
| GB423721A (en) * | 1933-10-30 | 1935-02-06 | Philips Nv | Electric resistance-condenser combinations for filtering purposes |
| US2542726A (en) * | 1945-06-30 | 1951-02-20 | Herbert W Sullivan | Method of forming inductor coils |
| GB632834A (en) * | 1947-08-06 | 1949-12-05 | United Insulator Company Ltd | Improvements in or relating to articles made by coating dielectrics by metallising |
| US2843829A (en) * | 1952-12-30 | 1958-07-15 | Du Mont Allen B Lab Inc | Electrical inductance |
| US2768357A (en) * | 1954-02-04 | 1956-10-23 | Bendix Aviat Corp | Tuning line |
| FR1101293A (fr) * | 1954-03-19 | 1955-10-04 | Sadir Carpentier | Lignes à retard perfectionnées |
| FR1392153A (fr) * | 1964-04-10 | 1965-03-12 | Globe Union Inc | Condensateurs à l'oxyde de nickel |
| US3670270A (en) * | 1968-04-15 | 1972-06-13 | Technitrol Inc | Electrical component |
| WO1981003087A1 (en) * | 1980-04-25 | 1981-10-29 | Communications Satellite Corp | Temperature-stable microwave integrated circuit delay line |
| US4494100A (en) * | 1982-07-12 | 1985-01-15 | Motorola, Inc. | Planar inductors |
-
1983
- 1983-05-02 JP JP58078063A patent/JPS59202702A/ja active Pending
-
1984
- 1984-05-02 US US06/606,292 patent/US4641113A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5623002A (en) * | 1979-08-03 | 1981-03-04 | Nippon Telegr & Teleph Corp <Ntt> | Microwave strip line |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356002A (ja) * | 1986-08-26 | 1988-03-10 | Derufuai:Kk | 遅延線 |
| JPH0220104A (ja) * | 1988-07-07 | 1990-01-23 | Nec Corp | 遅延線路 |
| JPH0226106A (ja) * | 1988-07-14 | 1990-01-29 | Nec Corp | 遅延線路 |
| US7642883B2 (en) | 2004-03-09 | 2010-01-05 | Telefonaktiebolaget Lm Ericsson (Publ) | Tuneable ferroelectric delay line having mirror image conductors |
Also Published As
| Publication number | Publication date |
|---|---|
| US4641113A (en) | 1987-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59202702A (ja) | デイレイライン素子 | |
| JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
| US4080585A (en) | Flat coil transformer for electronic circuit boards | |
| JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
| US7388448B2 (en) | Semi-suspended coplanar waveguide on a printed circuit board | |
| TWI236796B (en) | Bandpass filters | |
| US5802688A (en) | Method of producing electronic parts with an electrode pattern between two dielectric substrates | |
| DE69005785D1 (de) | Elektrischer Widerstand in Chip-Bauweise für Oberflächenbestückung und Verfahren zu seiner Herstellung. | |
| US5917386A (en) | Printed circuit transformer hybrids for RF mixers | |
| ES2139841T3 (es) | Dispositivo de plaquita con inductor. | |
| DE60131643D1 (de) | Leiterplatte und entsprechendes Herstellungsverfahren zur Installation von Mikrowellenchips bis zu 80 Ghz | |
| TW202008860A (zh) | 金手指卡及其與連接器之組合 | |
| US20080267556A1 (en) | Flexible Printed Circuits Capable of Transmitting Electrical and Optical Signals | |
| EP0713358A2 (en) | Circuit board | |
| JP2003152290A (ja) | プリント配線基板 | |
| JP2002151917A (ja) | 配線基板及び電子機器 | |
| TWI262040B (en) | Circuit structure and circuit substrate using different reference planes to regulate characteristic impedance | |
| JPH05335719A (ja) | 配線基板の製造方法 | |
| JP2529578Y2 (ja) | チョークコイル装置 | |
| JPH04242309A (ja) | ノイズフィルタ | |
| JPH06326428A (ja) | 大電流回路基板とそれを用いた立体型回路 | |
| Yuan et al. | Evaluating 224G SI Performance of Vertical Interconnections on Package Substrate and PCB | |
| TWI332371B (en) | Printed circuit board | |
| JPH07107129A (ja) | ９０度位相変調器 | |
| JP2003133669A (ja) | 電子回路基板及びその製造方法 |