CN106229600A - 一种宽带延迟线组件 - Google Patents

Abstract

本发明公开了一种宽带延迟线组件，由3个收发通道单元和7个延迟线单元级联而成。所有的单元中所用的开关均为宽带开关。收发通道单元利用开关切换接收发射通道的通断，实现组件收发复用；延迟线单元采用开关延迟线原理设计，分别为：0.5λ延迟单元、1λ延迟单元、2λ延迟单元、4λ延迟单元、8λ延迟单元、16λ延迟单元、32λ延迟单元。其中，0.5λ延迟单元通过微带线形式实现；1λ延迟单元、2λ延迟单元、4λ延迟单元、8λ延迟单元、16λ延迟单元、32λ延迟单元采用共面波导陶瓷基片。由于延迟单元采用共面波导陶瓷基片，使得传输线线性度高和组件小型化。

Description

一种宽带延迟线组件

技术领域

本发明涉及微波通信领域，具体涉及一种宽带延迟线组件。

背景技术

现有的延迟线组件主要是微波传输线形式的，主要采用电缆和微带线作为延迟电路来实现。采用电缆形式的延迟线，电缆实际上就是同轴线，同轴线的传输模式是标准的TEM波模式，在其传输路径上只有横向分量，没有纵向分量。同轴线是一种几乎没有色散特性的传输线，其相速度和群速度一致。将电缆用于延迟线设计中，最大的好处就是其相位线性度非常好。但是，电缆一般尺寸比较大，设计高位的延迟线如果采用电缆，会占用大量的空间，严重影响到电路性能，同时也导致组件体积过大，且不易大量生产调试。采用微带线的延迟线，电路形式主要采用微带线，如果延迟线电路直接采用微带线实现，这样就可以完美的和其他部分的电路实现互联。同时，在生产过程中需要对延迟线的中心频点相位误差做调整的话，可以直接在微带线上实现，相对于电缆来说，微带线形式的延迟线结构非常简单，且非常易于生产调试。但是，微带线本身并非以标准的TEM波传输，在频率稍微高一点（12GHz以后）或者电长度比较长的应用中，其色散的劣势就会完全暴露出来，随着频率的升高或者电长度的增加，其相位线性度会极度的恶化，不适合用于设计延迟位数比较高的延迟线组件。

发明内容

本发明的目的就在于为了解决上述问题而提供一种相位线性度好和体积小的宽带延迟线组件。

本发明通过以下技术方案来实现上述目的：

一种宽带延迟线组件由3个收发通道单元和7个延迟线单元级联而成。所有单元中所用的开关均为宽带开关。其中，3个收发通道单元利用开关切换接收发射通道的通断，从而实现组件收发复用。延迟线单元采用开关延迟线原理设计，开关延迟线利用开关选取不同的路线达到移相或延迟的目的。其中，7个延迟线单元分别为：0.5λ延迟单元、1λ延迟单元、2λ延迟单元、4λ延迟单元、8λ延迟单元、16λ延迟单元、32λ延迟单元，这7个延迟单元的级联可以让组件实现64种相位状态的切换，最大相位延迟63.5λ。0.5λ延迟单元通过微带线形式实现。1λ延迟单元、2λ延迟单元、4λ延迟单元、8λ延迟单元、16λ延迟单元、32λ延迟单元，这6个延迟单元均引入陶瓷介质基片，这些陶瓷基片均为共面波导结构，而且在共面波导导体附近的共面地与背面地之间加入了金属化通孔。

本发明的有益效果效果在于：

本发明通过使收发通道单元和延迟线单元级联，所有的单元中所用的开关均为宽带开关，且延迟线单元采用带接地通孔的陶瓷基片，实现了宽频带内延时传输线的高线性度。同时，陶瓷基片其电常数较高，同其他介质相比在相同电长度的情况下，以陶瓷作为介质基片的电路的物理长度很小，保证了组件的小型化设计。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明，其中：

图1为本发明的原理框图;

图2为开关延迟线原理图;

图3为宽带开关的偏置电路模型图;

其中: 1、收发通道单元；2、0.5λ延迟单元；3、1λ延迟单元；4、2λ延迟单元；5、收发通道单元；6、4λ延迟单元；7、8λ延迟单元；8、16λ延迟单元；9、32λ延迟单元；10、收发通道单元。

具体实施方式:

下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

如图1所示该发明由1～10单元级联而成。所有的单元中均引入宽带开关。其中，1、5、10单元为收发通道单元，在这3个单元利用开关切换接收发射通道的通断，从而实现组件收发复用。2、3、4、6、7、8、9单元为延迟线单元，依次为：0.5λ延迟单元、1λ延迟单元、2λ延迟单元、4λ延迟单元、8λ延迟单元、16λ延迟单元、32λ延迟单元，这7个延迟单元的级联可以让组件实现64种相位状态的切换，最大相位延迟63.5λ。

收发通道单元分为接收通道和发射通道。其中，收发通道单元1的接收通道依次是限幅器、AGC、低噪放、驱动放大器；发射通道则是由驱动放大器和末级功放构成。收发通道单元5和收发通道单元10结构相同，其接收通道依次是驱动放大器、AGC；发射通道则是由驱动放大器和衰减器构成。本发明选用的有源器件必须是宽带器件，各收发通道单元内部的有源器件包括：限幅器、低噪放、驱动放大器、功放、数字衰减器（AGC）和开关。在实际电路中，对于选用的各类放大器、限幅器和数字衰减器来说，匹配已经在内部完成，实际电路中只需要在输入输出口和电路片之间键合25um的双金丝实现。

各延迟单元采用开关延迟线原理设计，开关延迟线利用开关选取不同的路线来达到移相或延迟的目的。开关延迟线原理如图2所示，每位延迟单元有2个SPDT开关加两条传输路线组成，2个SPDT开关在两条不同电长度的传输线之间切换，得到了两种不同的相移量，产生射频信号的相位差（时延）：

（1）

其中是β相位常数，^V _P为相速度，f为工作频点，L2和L1分别为两条不同通路的传输线长度。

从式（1）可以看出延迟线每一位的延迟量是延迟支路（L2）和参考支路(L1)的相位差，要保证延迟量的相位线性度，也就是保证两条支路本身的相位线性度。一般地，参考支路在电长度上比较短，其相位线性能控制在很高的水平，而延迟支路的电长度会随着延迟位数的提高而以（中心频点）整数倍波长增加。因此，延迟支路的宽带相位线性度问题也就是整个延迟线考虑的核心问题。

1λ延迟单元、2λ延迟单元、4λ延迟单元、8λ延迟单元、16λ延迟单元、32λ延迟单元，这6个延迟单元均采用陶瓷介质基片，这些陶瓷基片均为共面波导结构，而且在共面波导导体附近的共面地与背面地之间加入了金属化通孔。利用HFSS对其进行三维场仿真， 其HFSS仿真模型以及结果显示1λ、2λ、4λ、8λ四种陶瓷基片的尺寸分别为：9.5mm×3 mm×0.254mm、12mm×5 mm×0.254 mm、12mm×6 mm×0.254 mm、12.8mm×8 mm×0.254 mm，相对电缆延迟电路体积小到其60%左右；同时，在比较宽的工作频带范围内，四种陶瓷基片回波损耗都在-30dB以下，（中心频点）插损依次为0.4dB、0.8dB、1.5dB、2.9dB。另外，我们将每一种模型在HFSS仿真后得到的S2P文件导入ADS，将其与理想传输线对比，得到四种延迟单元的相位线误差，可以发现1λ、2λ、4λ、8λ四种陶瓷基片在工作频带内的相位线性度非常理想，其中1λ、2λ全频段最大的相位误差在0.2°以内,4λ全频段最大的相位误差在0.5°以内，8λ相位误差为0.6°左右；同时，考虑到陶瓷基片尺寸过大会导致容易破碎的问题，16λ、32λ我们考虑分别采用2×8λ陶瓷基片、4×8λ陶瓷基片的形式实现。按照前面8λ相位误差的计算，16λ、32λ的相位误差为1.2°和2.4°左右，因此，整个63.5λ相位误差理论上为5°。

在本发明中，宽带开关用于各收发通道单元和延迟线单元，由于其馈电需要采用外接电感到输出电路片上，故采用锥形偏置电感来设计PIN二极管的偏置网络，其电路模型如图3所示，保证在全频段范围内实现良好的开关性能。

以上所述实施例只是本发明的较佳实施例，并不是对发明技术方案的限制，只要是不经过创造性劳动即可在上述实施例的基础上实现的技术方案，均应视为落入本发明专利的权利保护范围内。

Claims (5)

1.一种宽带延迟线组件，其特征在于：由3个收发通道单元和7个延迟线单元级联而成，所有的单元中所用的开关均为宽带开关，所述收发通道单元利用开关切换接收发射通道的通断，实现组件收发复用；所述延迟线单元采用开关延迟线原理设计，分别为：0.5λ延迟单元、1λ延迟单元、2λ延迟单元、4λ延迟单元、8λ延迟单元、16λ延迟单元、32λ延迟单元；所述0.5λ延迟单元通过微带线形式实现；所述1λ延迟单元、2λ延迟单元、4λ延迟单元、8λ延迟单元、16λ延迟单元、32λ延迟单元采用陶瓷介质基片。

2.根据权利要求1所述的宽带延迟线，其特征在于：所述7个延迟线单元的级联可以让组件实现64种相位状态的切换，最大相位延迟63.5λ。

3.根据权利要求1所述的宽带延迟线，其特征在于：所述陶瓷介质基片均为共面波导结构，而且在共面波导导体附近的共面地与背面地之间加入了金属化通孔。

4.根据权利要求1所述的宽带延迟线，其特征在于：所述收发通道单元分为接收通道和发射通道。

5.根据权利要求1所述的宽带延迟线，其特征在于：所述宽带开关，其馈电需要采用外接电感输出到电路片上，故采用锥形偏置电感来设计PIN二级管的偏置网络，保证全频段范围内良好的开关性能。