JP3065416B2 - メタルウォールパッケージ - Google Patents
メタルウォールパッケージInfo
- Publication number
- JP3065416B2 JP3065416B2 JP3357083A JP35708391A JP3065416B2 JP 3065416 B2 JP3065416 B2 JP 3065416B2 JP 3357083 A JP3357083 A JP 3357083A JP 35708391 A JP35708391 A JP 35708391A JP 3065416 B2 JP3065416 B2 JP 3065416B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic body
- package
- signal line
- ceramic
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Waveguides (AREA)
Description
【０００１】
【産業上の利用分野】本発明はメタルウォールパッケー
ジに関する。
ジに関する。
【０００２】
【従来の技術】メタルウォールパッケージは図４に示す
ように、半導体素子を搭載する空間を内部に設けてメタ
ルで箱体状に形成したパッケージである。搭載される半
導体素子は周壁に配置したセラミック端子部１０を介し
て外部回路に接続される。セラミック端子部１０はパッ
ケージの周壁１１に透設した矩形の貫通孔に挿入して固
定される。図５はセラミック端子部１０の断面図を示
す。セラミック端子部１０は断面形状が逆Ｔ字形をなす
セラミック体１２によって形成したもので、セラミック
体１２の上面に信号線としての信号線メタライズ１４を
施している。信号線メタライズ１４の線幅はセラミック
体１２の幅よりも細幅で、セラミック体１２の上面中央
に設けた突縁部分では突縁下部を幅方向に貫通するよう
に設けている。信号線メタライズ１４には、必要により
電源線やグランド線も含まれるものである。
ように、半導体素子を搭載する空間を内部に設けてメタ
ルで箱体状に形成したパッケージである。搭載される半
導体素子は周壁に配置したセラミック端子部１０を介し
て外部回路に接続される。セラミック端子部１０はパッ
ケージの周壁１１に透設した矩形の貫通孔に挿入して固
定される。図５はセラミック端子部１０の断面図を示
す。セラミック端子部１０は断面形状が逆Ｔ字形をなす
セラミック体１２によって形成したもので、セラミック
体１２の上面に信号線としての信号線メタライズ１４を
施している。信号線メタライズ１４の線幅はセラミック
体１２の幅よりも細幅で、セラミック体１２の上面中央
に設けた突縁部分では突縁下部を幅方向に貫通するよう
に設けている。信号線メタライズ１４には、必要により
電源線やグランド線も含まれるものである。
【０００３】セラミック端子部１０のパッケージ内の信
号線メタライズ１４はワイヤボンディング等によって半
導体素子と接続され、セラミック端子部１０の外側の信
号線メタライズ１４には外部接続用のリード１６がろう
付けされる。セラミック体１２は前述したように周壁に
設けた貫通孔に挿入して固定されるが、セラミック体１
２とメタルウォールパッケージのメタル部が当接する周
面部（上面、下面、側面）にはメタライズを施し、セラ
ミック体１２とメタル部とをろう付けして固定する。メ
タル部は接地電位となるもので、これによってセラミッ
ク端子部分の信号線はウォール部でシールドされるよう
になっている。
号線メタライズ１４はワイヤボンディング等によって半
導体素子と接続され、セラミック端子部１０の外側の信
号線メタライズ１４には外部接続用のリード１６がろう
付けされる。セラミック体１２は前述したように周壁に
設けた貫通孔に挿入して固定されるが、セラミック体１
２とメタルウォールパッケージのメタル部が当接する周
面部（上面、下面、側面）にはメタライズを施し、セラ
ミック体１２とメタル部とをろう付けして固定する。メ
タル部は接地電位となるもので、これによってセラミッ
ク端子部分の信号線はウォール部でシールドされるよう
になっている。
【０００４】
【発明が解決しようとする課題】メタルウォールパッケ
ージでは上記のようにセラミック端子部を介して信号を
伝送するが、セラミック端子部の信号伝送特性（Ｓパラ
メータ）についてみると信号線に接地部を接近させた方
が特性的に良好となることが知られている。セラミック
端子部ではその周面に接地電位のメタル部が位置するか
ら、伝送特性を改善するためにはセラミック体自体のサ
イズを小さくして信号線と接地部とを接近させる必要が
ある。セラミック体は幅サイズ（信号線をはさむ方向）
が比較的広いからこの幅サイズを縮小することによって
特性を改善することができる。しかしながら、従来のメ
タルウォールパッケージで用いられているセラミック体
は幅サイズが３ｍｍ程度の小形部品であり、セラミック
体の製造技術上から、さらに縮小サイズで作製すること
が非常に困難になっている。そこで、本発明は上記問題
点を解消すべくなされたものであり、その目的とすると
ころは、セラミック端子のサイズを従来品にくらべて特
に縮小することなく信号伝送特性を改善することがで
き、製造も容易なメタルウォールパッケージを提供しよ
うとするものである。
ージでは上記のようにセラミック端子部を介して信号を
伝送するが、セラミック端子部の信号伝送特性（Ｓパラ
メータ）についてみると信号線に接地部を接近させた方
が特性的に良好となることが知られている。セラミック
端子部ではその周面に接地電位のメタル部が位置するか
ら、伝送特性を改善するためにはセラミック体自体のサ
イズを小さくして信号線と接地部とを接近させる必要が
ある。セラミック体は幅サイズ（信号線をはさむ方向）
が比較的広いからこの幅サイズを縮小することによって
特性を改善することができる。しかしながら、従来のメ
タルウォールパッケージで用いられているセラミック体
は幅サイズが３ｍｍ程度の小形部品であり、セラミック
体の製造技術上から、さらに縮小サイズで作製すること
が非常に困難になっている。そこで、本発明は上記問題
点を解消すべくなされたものであり、その目的とすると
ころは、セラミック端子のサイズを従来品にくらべて特
に縮小することなく信号伝送特性を改善することがで
き、製造も容易なメタルウォールパッケージを提供しよ
うとするものである。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、セラミック体に
パッケージの内外を電気的に接続する信号線メタライズ
を形成したセラミック端子部を、パッケージの周壁に貫
通して設けたメタルウォールパッケージにおいて、前記
セラミック体に形成された信号線メタライズに沿ってそ
の両側に、セラミック体を厚み方向に貫通してパッケー
ジのメタル部に電気的に接続する導体のビアポールを所
定間隔をあけて配列すると共に、セラミック体の信号線
メタライズを形成した面に、信号線メタライズに沿って
その両側に、前記ビアポールと電気的に接続する帯状メ
タライズ部を設けたことを特徴とする。
するため次の構成を備える。すなわち、セラミック体に
パッケージの内外を電気的に接続する信号線メタライズ
を形成したセラミック端子部を、パッケージの周壁に貫
通して設けたメタルウォールパッケージにおいて、前記
セラミック体に形成された信号線メタライズに沿ってそ
の両側に、セラミック体を厚み方向に貫通してパッケー
ジのメタル部に電気的に接続する導体のビアポールを所
定間隔をあけて配列すると共に、セラミック体の信号線
メタライズを形成した面に、信号線メタライズに沿って
その両側に、前記ビアポールと電気的に接続する帯状メ
タライズ部を設けたことを特徴とする。
【０００６】
【作用】セラミック体の信号線メタライズを形成した面
に、信号線メタライズに沿ってその両側に、ビアポール
と電気的に接続する帯状メタライズ部を設けることによ
り、信号線メタライズ部を挟む帯状メタライズ部が、ビ
アポールを介してメタル部の接地電位と同電位になるか
ら、コプレーナライン構造とすることができて、セラミ
ック端子部の信号伝送特性を改善することができる。
に、信号線メタライズに沿ってその両側に、ビアポール
と電気的に接続する帯状メタライズ部を設けることによ
り、信号線メタライズ部を挟む帯状メタライズ部が、ビ
アポールを介してメタル部の接地電位と同電位になるか
ら、コプレーナライン構造とすることができて、セラミ
ック端子部の信号伝送特性を改善することができる。
【０００７】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は本発明に係るメタルウォ
ールパッケージに用いるセラミック端子部の斜視図、図
２は平面図、図３は正面図である。１２はセラミック端
子部の基体を構成するセラミック体で、前述した従来の
メタルウォールパッケージで用いると同様にセラミック
体１２の上面中央部に突縁を設けている。１４はセラミ
ック体１２に設けた信号線メタライズである。信号線メ
タライズ１４は突縁部分の下面を通過してセラミック体
１２の両側に露出する。信号線メタライズ１４にはリー
ド１６等をろう付けするため所要のめっきが施される。
づいて詳細に説明する。図１は本発明に係るメタルウォ
ールパッケージに用いるセラミック端子部の斜視図、図
２は平面図、図３は正面図である。１２はセラミック端
子部の基体を構成するセラミック体で、前述した従来の
メタルウォールパッケージで用いると同様にセラミック
体１２の上面中央部に突縁を設けている。１４はセラミ
ック体１２に設けた信号線メタライズである。信号線メ
タライズ１４は突縁部分の下面を通過してセラミック体
１２の両側に露出する。信号線メタライズ１４にはリー
ド１６等をろう付けするため所要のめっきが施される。
【０００８】２０は信号線メタライズ１４の両側にセラ
ミック体１２の厚み方向に貫通して設けたビアポールで
ある。ビアポールは多層セラミック回路基板において層
間の配線パターンの導通をとるために設けるビアと同形
態に形成したもので、透孔内に導体が充填されている。
ビアポール２０は図１、２のように信号線メタライズ１
４に沿ってその両側に所定間隔をあけて配置する。セラ
ミック体１２の突縁部についても図３に示すように上下
に貫通させてビアポール２０を設ける。このようにビア
ポール２０を所定間隔をおいて配列することによって、
信号線メタライズ１４の両側に小柱状の導体が植立する
かたちとなる。突縁の上面およびセラミック体１２の下
面、セラミック体の側面２２には従来例と同様にメタラ
イズを施す。セラミック体１２をメタルウォールパッケ
ージのメタル部にろう付けして固定するためである。
ミック体１２の厚み方向に貫通して設けたビアポールで
ある。ビアポールは多層セラミック回路基板において層
間の配線パターンの導通をとるために設けるビアと同形
態に形成したもので、透孔内に導体が充填されている。
ビアポール２０は図１、２のように信号線メタライズ１
４に沿ってその両側に所定間隔をあけて配置する。セラ
ミック体１２の突縁部についても図３に示すように上下
に貫通させてビアポール２０を設ける。このようにビア
ポール２０を所定間隔をおいて配列することによって、
信号線メタライズ１４の両側に小柱状の導体が植立する
かたちとなる。突縁の上面およびセラミック体１２の下
面、セラミック体の側面２２には従来例と同様にメタラ
イズを施す。セラミック体１２をメタルウォールパッケ
ージのメタル部にろう付けして固定するためである。
【０００９】なお、ビアポール２０を配置する間隔はセ
ラミック体の製造にあたって適宜設定でき、図示した実
施例よりもさらに密に配置することも可能である。そし
て、上記のようにビアポール２０を設けると共に、図２
に示すように信号線メタライズ１４を形成した面と同一
面については信号線メタライズ１４と平行に帯状に連続
してメタライズを施すようにする（帯状メタライズ部２
４）。なお、図１、図３では帯状メタライズ部２４の図
示を省略している。
ラミック体の製造にあたって適宜設定でき、図示した実
施例よりもさらに密に配置することも可能である。そし
て、上記のようにビアポール２０を設けると共に、図２
に示すように信号線メタライズ１４を形成した面と同一
面については信号線メタライズ１４と平行に帯状に連続
してメタライズを施すようにする（帯状メタライズ部２
４）。なお、図１、図３では帯状メタライズ部２４の図
示を省略している。
【００１０】上記実施例のセラミック端子部を図４に示
すようにメタルウォールパッケージの周壁にろう付けし
て固定する。上記のように、セラミック体の信号線メタ
ライズ１４を形成した面に、信号線メタライズ１４に沿
ってその両側に、ビアポール２０と電気的に接続する帯
状メタライズ部２４を設けることにより、信号線メタラ
イズ部１４を挟む帯状メタライズ部２４が、ビアポール
２０を介してメタル部の接地電位と同電位になるから、
コプレーナライン構造とすることができて、セラミック
端子部の信号伝送特性を改善することができる。
すようにメタルウォールパッケージの周壁にろう付けし
て固定する。上記のように、セラミック体の信号線メタ
ライズ１４を形成した面に、信号線メタライズ１４に沿
ってその両側に、ビアポール２０と電気的に接続する帯
状メタライズ部２４を設けることにより、信号線メタラ
イズ部１４を挟む帯状メタライズ部２４が、ビアポール
２０を介してメタル部の接地電位と同電位になるから、
コプレーナライン構造とすることができて、セラミック
端子部の信号伝送特性を改善することができる。
【００１１】セラミック端子部の製造にあたっては多層
セラミック回路基板の製法と同様にセラミックグリーン
シートを積層して焼成して行うことができる。ビアポー
ル２０についてはセラミックグリーンシートにビアポー
ル用の透孔を穿設するとともに透孔内に導体ペーストを
充填し、信号線メタライズ１４および前記帯状メタライ
ズ部２４についてはスクリーン印刷によって形成して一
体焼成すればよい。セラミック体１２のサイズがかなり
小さい場合でも従来の印刷法等を用いることにより微細
パターンを形成することは容易に可能である。実施例の
セラミック端子部の寸法について示すと、幅サイズ3.0m
m 、信号線メタライズ幅0.5mm 、これに接合するリード
幅0.3mm 、突縁部の幅0.5mm 、セラミック体の信号線ま
での高さ0.5mm 、突縁部の上面までの高さ1.0mm 、信号
線を挟むビアポール間の間隔1.5mm である。
セラミック回路基板の製法と同様にセラミックグリーン
シートを積層して焼成して行うことができる。ビアポー
ル２０についてはセラミックグリーンシートにビアポー
ル用の透孔を穿設するとともに透孔内に導体ペーストを
充填し、信号線メタライズ１４および前記帯状メタライ
ズ部２４についてはスクリーン印刷によって形成して一
体焼成すればよい。セラミック体１２のサイズがかなり
小さい場合でも従来の印刷法等を用いることにより微細
パターンを形成することは容易に可能である。実施例の
セラミック端子部の寸法について示すと、幅サイズ3.0m
m 、信号線メタライズ幅0.5mm 、これに接合するリード
幅0.3mm 、突縁部の幅0.5mm 、セラミック体の信号線ま
での高さ0.5mm 、突縁部の上面までの高さ1.0mm 、信号
線を挟むビアポール間の間隔1.5mm である。
【００１２】
【発明の効果】本発明に係るメタルウォールパッケージ
は、上記のように、セラミック体の信号線メタライズを
形成した面に、信号線メタライズに沿ってその両側に、
ビアポールと電気的に接続する帯状メタライズ部を設け
ることにより、信号線メタライズ部を挟む帯状メタライ
ズ部が、ビアポールを介してメタル部の接地電位と同電
位になるから、コプレーナライン構造とすることができ
て、セラミック端子部の信号伝送特性を改善することが
できる。
は、上記のように、セラミック体の信号線メタライズを
形成した面に、信号線メタライズに沿ってその両側に、
ビアポールと電気的に接続する帯状メタライズ部を設け
ることにより、信号線メタライズ部を挟む帯状メタライ
ズ部が、ビアポールを介してメタル部の接地電位と同電
位になるから、コプレーナライン構造とすることができ
て、セラミック端子部の信号伝送特性を改善することが
できる。
【図１】メタルウォールパッケージに用いるセラミック
端子部の斜視図である。
端子部の斜視図である。
【図２】セラミック端子部の平面図である。
【図３】セラミック端子部の正面図である。
【図４】メタルウォールパッケージの外形を示す説明図
である。
である。
【図５】セラミック端子部の従来例の構成を示す断面図
である。
である。
１０ セラミック端子部 １１ 周壁 １２ セラミック体 １４ 信号線メタライズ １６ リード ２０ ビアポール ２２ 側面 ２４ 帯状メタライズ部
フロントページの続き (56)参考文献 特開 平１−135102（ＪＰ，Ａ) 特開 平１−253943（ＪＰ，Ａ) 特開 平１−314403（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01P 3/08
Claims (1)
- 【請求項１】 セラミック体にパッケージの内外を電気
的に接続する信号線メタライズを形成したセラミック端
子部を、パッケージの周壁に貫通して設けたメタルウォ
ールパッケージにおいて、 前記セラミック体に形成された信号線メタライズに沿っ
てその両側に、セラミック体を厚み方向に貫通してパッ
ケージのメタル部と電気的に接続する導体のビアポール
を所定間隔をあけて配列すると共に、セラミック体の信
号線メタライズを形成した面に、信号線メタライズに沿
ってその両側に、前記ビアポールと電気的に接続する帯
状メタライズ部を設けたことを特徴とするメタルウォー
ルパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3357083A JP3065416B2 (ja) | 1991-12-24 | 1991-12-24 | メタルウォールパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3357083A JP3065416B2 (ja) | 1991-12-24 | 1991-12-24 | メタルウォールパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175356A JPH05175356A (ja) | 1993-07-13 |
| JP3065416B2 true JP3065416B2 (ja) | 2000-07-17 |
Family
ID=18452300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3357083A Expired - Fee Related JP3065416B2 (ja) | 1991-12-24 | 1991-12-24 | メタルウォールパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3065416B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3346752B2 (ja) | 1999-11-15 | 2002-11-18 | 日本電気株式会社 | 高周波パッケージ |
| US8653649B2 (en) * | 2009-09-29 | 2014-02-18 | Kyocera Corporation | Device housing package and mounting structure |
-
1991
- 1991-12-24 JP JP3357083A patent/JP3065416B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175356A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4881116A (en) | Package for integrated circuit | |
| US6372985B1 (en) | Package for electronic components | |
| JPH06131919A (ja) | フレキシブル配線ケーブル | |
| JP3087495B2 (ja) | コンデンサおよびシールドケース | |
| JP2799472B2 (ja) | 電子部品搭載用基板 | |
| US6344609B1 (en) | Electronic unit effectively utilizing circuit board surface | |
| US7098531B2 (en) | Jumper chip component and mounting structure therefor | |
| KR100326834B1 (ko) | 와이어본딩반도체장치및반도체패키지 | |
| JP3654095B2 (ja) | 高周波プリント配線板及びその製造方法 | |
| JP3065416B2 (ja) | メタルウォールパッケージ | |
| JPH071821B2 (ja) | 配線基板 | |
| JP3710557B2 (ja) | 混成集積回路装置およびその製造に用いる基板シートならびにその混成集積回路装置を組み込んだ電子装置 | |
| JP2741090B2 (ja) | プリント基板 | |
| KR100774894B1 (ko) | 반도체 장치 | |
| JPH05102621A (ja) | 導電パターン | |
| JP2567661B2 (ja) | 混成集積回路 | |
| JPH0720919Y2 (ja) | マイクロ波集積回路用パツケ−ジ | |
| JP2804821B2 (ja) | 電子部品搭載用基板 | |
| JP2661570B2 (ja) | 高周波装置 | |
| JP2002025823A (ja) | チップ部品 | |
| JP2937151B2 (ja) | 表面実装部品用グランドケース及び半導体装置 | |
| JP3038144B2 (ja) | 回路基板 | |
| JPH0448802A (ja) | 高周波回路モジュール | |
| JPH0230843Y2 (ja) | ||
| JPH02182003A (ja) | チップ形インダクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |