JP2014187381A

JP2014187381A - 電子部品及び実装構造体

Info

Publication number: JP2014187381A
Application number: JP2014114052A
Authority: JP
Inventors: Hiroo Fujii; 裕雄藤井
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2014-06-02
Filing date: 2014-06-02
Publication date: 2014-10-02
Anticipated expiration: 2031-09-01
Also published as: JP5725240B2

Abstract

【課題】回路設計において高い自由度を得つつ、鳴きを抑制することができる電子部品及び選択方法を提供することである。
【解決手段】積層体１１は、複数のセラミック層１７が積層されてなり、ｚ軸方向の両端に位置する上面及び底面、互いに対向する端面、並びに、互いに対向している側面を有している。コンデンサ導体３０，３２は、セラミック層１７と共に積層され、かつ、セラミック層１７を介して互いに対向している。端面Ｓ３と端面Ｓ４との間の距離は、側面Ｓ５と側面Ｓ６との距離よりも長い。第１の外部電極及び第２の外部電極は、一方の端面及び一方の側面のそれぞれに設けられ、かつ、コンデンサ導体３０と接続されている。第３の外部電極及び第４の外部電極は、他方の端面及び他方の側面のそれぞれに設けられ、かつ、コンデンサ導体３２と接続されている。
【選択図】図２

Description

本発明は、電子部品及び実装構造体に関し、より特定的には、コンデンサを内蔵している電子部品及び実装構造体に関する。

誘電体層とコンデンサ導体とが積層されてなる電子部品では、電子部品に交流電圧が印加されると、電圧によって誘電体層に電界誘起歪みが発生する。このような電界誘起歪みは、電子部品が実装されている基板を振動させ、「鳴き」と呼ばれる振動音を発生させる。このような「鳴き」を抑制するための従来の電子部品に関連する発明としては、例えば、特許文献１に記載の積層セラミックコンデンサの回路基板実装方法が知られている。

特許文献１に記載の積層セラミックコンデンサの回路基板実装方法では、回路基板の表面と裏面に同等仕様のコンデンサが配置されている。これにより、一方のコンデンサから回路基板に伝達した振動と他方のコンデンサから回路基板に伝達した振動とが打ち消し合う。その結果、「鳴き」が抑制される。

しかしながら、特許文献１に記載の積層セラミックコンデンサの回路基板実装方法では、２つのコンデンサを回路基板の両面に実装する必要があるので、回路設計の自由度が低くなるという問題があった。

特開２０００−２３２０３０号公報

そこで、本発明の目的は、回路設計において高い自由度を得つつ、鳴きを抑制することができる電子部品及び実装構造体を提供することである。

本発明の一形態に係る電子部品は、複数の誘電体層が積層されてなる直方体状の積層体であって、積層方向の両端に位置する上面及び底面、互いに対向する第１の端面及び第２の端面、並びに、互いに対向している第１の側面及び第２の側面を有している積層体と、前記誘電体層と共に積層され、かつ、該誘電体層を介して互いに対向している第１のコンデンサ導体及び第２のコンデンサ導体と、前記第１の端面及び前記第１の側面のそれぞれに設けられ、かつ、前記第１のコンデンサ導体と接続されている第１の外部電極及び第２の外部電極と、前記第２の端面及び前記第２の側面のそれぞれに設けられ、かつ、前記第２のコンデンサ導体と接続されている第３の外部電極及び第４の外部電極と、を備えており、前記第１の端面と前記第２の端面との間の距離は、前記第１の側面と前記第２の側面との距離よりも長く、前記第１の端面及び前記第１の側面において、前記第１の外部電極と前記第２の外部電極との間には、該第１の外部電極及び該第２の外部電極と異なる電位に保たれる外部電極が設けられておらず、前記第２の端面及び前記第２の側面において、前記第３の外部電極と前記第４の外部電極との間には、該第３の外部電極及び該第４の外部電極と異なる電位に保たれる外部電極が設けられておらず、回路基板の実装の際に、前記第１の外部電極又は前記第２の外部電極のいずれか一方を該回路基板のランド電極に接続し、かつ、前記第３の外部電極又は前記第４の外部電極のいずれか一方を該回路基板のランド電極に接続すること、を特徴とする。

本発明の第１の形態に係る実装構造体は、前記電子部品と、基板本体、及び、該基板本体の主面上に設けられ、かつ、前記第１の外部電極ないし前記第４の外部電極に対応する第１のランド電極ないし第４のランド電極を、有する回路基板と、を備えており、前記第１の外部電極と前記第１のランド電極とが接続され、前記第３の外部電極と前記第３のランド電極とが接続され、前記第２の外部電極と前記第２のランド電極とが接続されず、前記第４の外部電極と前記第４のランド電極とが接続されないこと、を特徴とする。

本発明の第２の形態に係る実装構造体は、前記電子部品と、基板本体、及び、該基板本体の主面上に設けられ、かつ、前記第１の外部電極ないし前記第４の外部電極に対応する第１のランド電極ないし第４のランド電極を、有する回路基板と、を備えており、前記第２の外部電極と前記第２のランド電極とが接続され、前記第４の外部電極と前記第４のランド電極とが接続され、前記第１の外部電極と前記第１のランド電極とが接続されず、前記第３の外部電極と前記第３のランド電極とが接続されないこと、を特徴とする。

本発明によれば、回路設計において高い自由度を得つつ、鳴きを抑制することができる。

一実施形態に係る電子部品の外観斜視図である。図１の電子部品の積層体の分解斜視図である。回路基板の外観斜視図である。図４（ａ）は、回路基板が第１の共振モードにより共振している様子を示した図である。図４（ｂ）は、回路基板が第２の共振モードにより共振している様子を示した図である。電子部品が回路基板に実装された様子を平面視した図である。その他の実施形態に係る電子部品が回路基板に実装された様子を平面視した図である。

以下に、本発明の実施形態に係る電子部品及び実装構造体について図面を参照しながら説明する。

（電子部品の構成）
まず、一実施形態に係る電子部品の構成について図面を参照しながら説明する。図１は、一実施形態に係る電子部品１０の外観斜視図である。図２は、図１の電子部品１０の積層体１１の分解斜視図である。以下では、積層体１１の積層方向をｚ軸方向と定義する。積層体１１をｚ軸方向から平面視したときに、積層体１１の長辺が延在している方向をｘ軸方向と定義する。積層体１１をｚ軸方向から平面視したときに、積層体１１の短辺が延在している方向をｙ軸方向と定義する。

電子部品１０は、チップコンデンサであり、図１に示すように、回路基板上に実装される。また、電子部品１０は、図１及び図２に示すように、積層体１１、外部電極１２（１２ａ〜１２ｄ）及びコンデンサ導体３０（３０ａ〜３０ｄ），３２（３２ａ〜３２ｄ）（図１には図示せず）を備えている。

積層体１１は、図１に示すように、ｚ軸方向の両端に位置している上面Ｓ１及び底面Ｓ２、互いに対向している端面Ｓ３，Ｓ４、並びに、互いに対向している側面Ｓ５，Ｓ６を有する直方体状をなしている。ただし、積層体１１は、面取りが施されることにより角及び稜線において丸みを帯びた形状をなしている。以下では、積層体１１において、ｚ軸方向の正方向側の面を上面Ｓ１とし、ｚ軸方向の負方向側の面を底面Ｓ２とする。また、ｘ軸方向の負方向側の面を端面Ｓ３とし、ｘ軸方向の正方向側の面を端面Ｓ４とする。また、ｙ軸方向の負方向側の面を側面Ｓ５とし、ｙ軸方向の正方向側の面を側面Ｓ６とする。底面Ｓ２は、電子部品１０が回路基板に実装される際に、該回路基板と対向する実装面である。

積層体１１は、ｘ軸方向に長手方向を有している。よって、端面Ｓ３と端面Ｓ４との間の距離Ｌ１は、側面Ｓ５と側面Ｓ６との間の距離Ｌ２とは異なっている。具体的には、距離Ｌ１は、距離Ｌ２よりも長い。

積層体１１は、図２に示すように、複数のセラミック層（誘電体層）１７（１７ａ〜１７ｎ）がｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層されることにより構成されている。セラミック層１７は、長方形状をなしており、誘電体セラミックにより作製されている。以下では、セラミック層１７のｚ軸方向の正方向側の主面を表面と称し、セラミック層１７のｚ軸方向の負方向側の主面を裏面と称す。

積層体１１の上面Ｓ１は、ｚ軸方向の最も正方向側に設けられているセラミック層１７ａの表面により構成されている。積層体１１の底面Ｓ２は、ｚ軸方向の最も負方向側に設けられているセラミック層１７ｎの裏面により構成されている。また、端面Ｓ３は、セラミック層１７ａ〜１７ｎのｘ軸方向の負方向側の短辺が連なることによって構成されている。端面Ｓ４は、セラミック層１７ａ〜１７ｎのｘ軸方向の正方向側の短辺が連なることによって構成されている。側面Ｓ５は、セラミック層１７ａ〜１７ｎのｙ軸方向の負方向側の長辺が連なることによって構成されている。側面Ｓ６は、セラミック層１７ａ〜１７ｎのｙ軸方向の正方向側の長辺が連なることによって構成されている。

コンデンサ導体３０ａ〜３０ｄ，３２ａ〜３２ｄは、セラミック層１７と共に積層されることによって、セラミック層１７を介して互いに対向している。これにより、コンデンサ導体３０ａ〜３０ｄ，３２ａ〜３２ｄは、コンデンサＣを構成している。

コンデンサ導体３０ａ〜３０ｄはそれぞれ、図２に示すように、セラミック層１７ｄ，１７ｆ，１７ｈ，１７ｊの表面上に設けられており、積層体１１に内蔵されている。コンデンサ導体３０ａ〜３０ｄはそれぞれ、コンデンサ部４０ａ〜４０ｄ及び引き出し部５０ａ〜５０ｄ，５２ａ〜５２ｄを含んでいる。コンデンサ部４０ａ〜４０ｄは、長方形状をなしている。引き出し部５０ａ〜５０ｄは、コンデンサ部４０ａ〜４０ｄに接続されており、セラミック層１７ｄ，１７ｆ，１７ｈ，１７ｊのｘ軸方向の負方向側の短辺に引き出されている。これにより、引き出し部５０ａ〜５０ｄは、図１に示すように、端面Ｓ３（第１の端面）に引き出されている。引き出し部５２ａ〜５２ｄは、コンデンサ部４０ａ〜４０ｄに接続されており、セラミック層１７ｄ，１７ｆ，１７ｈ，１７ｊのｙ軸方向の負方向側の長辺に引き出されている。これにより、引き出し部５２ａ〜５２ｄは、図１に示すように、側面Ｓ５（第１の側面）に引き出されている

コンデンサ導体３２ａ〜３２ｄはそれぞれ、図２に示すように、セラミック層１７ｅ，１７ｇ，１７ｉ，１７ｋの表面上に設けられており、積層体１１に内蔵されている。コンデンサ導体３２ａ〜３２ｄはそれぞれ、コンデンサ部４２ａ〜４２ｄ及び引き出し部５４ａ〜５４ｄ，５６ａ〜５６ｄを含んでいる。コンデンサ部４２ａ〜４２ｄはそれぞれ、長方形状をなしており、セラミック層１７ｄ，１７ｆ，１７ｈ，１７ｊを介してコンデンサ部４０ａ〜４０ｄと対向している。引き出し部５４ａ〜５４ｄは、コンデンサ部４２ａ〜４２ｄに接続されており、セラミック層１７ｅ，１７ｇ，１７ｉ，１７ｋのｘ軸方向の正方向側の短辺に引き出されている。これにより、引き出し部５４ａ〜５４ｄは、図１に示すように、端面Ｓ４（第２の端面）に引き出されている。引き出し部５６ａ〜５６ｄは、コンデンサ部４２ａ〜４２ｄに接続されており、セラミック層１７ｅ，１７ｇ，１７ｉ，１７ｋのｙ軸方向の正方向側の長辺に引き出されている。これにより、引き出し部５６ａ〜５６ｄは、図１に示すように、端面Ｓ６（第２の側面）に引き出されている。

外部電極１２ａ（第１の外部電極）は、端面Ｓ３に設けられていると共に、上面Ｓ１、底面Ｓ２及び側面Ｓ５，Ｓ６に折り返されている。外部電極１２ａは、引き出し部５０ａ〜５０ｄが端面Ｓ３から露出している部分を覆うように、積層体１１の端面Ｓ３の全面を覆っている。これにより、外部電極１２ａは、コンデンサ導体３０ａ〜３０ｄに接続されている。

外部電極１２ｂ（第３の外部電極）は、端面Ｓ４に設けられていると共に、上面Ｓ１、底面Ｓ２及び側面Ｓ５，Ｓ６に折り返されている。外部電極１２ｂは、引き出し部５４ａ〜５４ｄが端面Ｓ４から露出している部分を覆うように、積層体１１の端面Ｓ４の全面を覆っている。これにより、外部電極１２ｂは、コンデンサ導体３２ａ〜３２ｄに接続されている。

外部電極１２ｃ（第２の外部電極）は、側面Ｓ５に設けられていると共に、上面Ｓ１及び底面Ｓ２に折り返されている。外部電極１２ｃは、引き出し部５２ａ〜５２ｄが側面Ｓ５から露出している部分を覆っている。これにより、外部電極１２ｃは、コンデンサ導体３０ａ〜３０ｄに接続されている。

外部電極１２ｄ（第４の外部電極）は、側面Ｓ６に設けられていると共に、上面Ｓ１及び底面Ｓ２に折り返されている。外部電極１２ｄは、引き出し部５６ａ〜５６ｄが側面Ｓ６から露出している部分を覆っている。これにより、外部電極１２ｄは、コンデンサ導体３２ａ〜３２ｄに接続されている。

以上のように構成された外部電極１２ａ〜１２ｄでは、外部電極１２ａ及び外部電極１２ｃは、同じ電位に保たれ、外部電極１２ｂ及び外部電極１２ｄは、同じ電位に保たれる。更に、端面Ｓ３及び側面Ｓ５において、外部電極１２ａと外部電極１２ｃとの間には、外部電極１２ａ，１２ｃと異なる電位に保たれる外部電極が設けられていない。また、端面Ｓ４及び側面Ｓ６において、外部電極１２ｂと外部電極１２ｄとの間には、外部電極１２ｂ及び外部電極１２ｄと異なる電位に保たれる外部電極が設けられていない。本実施形態では、端面Ｓ３，Ｓ４及び側面Ｓ５，Ｓ６には、外部電極１２ａ〜１２ｄ以外の外部電極は設けられていない。

次に、電子部品１０が実装される回路基板の構成について図面を参照しながら説明する。図３は、回路基板１００の外観斜視図である。

回路基板１００は、表面及び内部に回路を有している多層基板であり、図３に示すように、基板本体１０２及びランド電極１０４（１０４ａ〜１０４ｄ）を備えている。基板本体１０２は、複数の絶縁体層が積層されて構成されており、長方形状をなしている。基板本体１０２の長辺はｘ軸方向に平行であり、基板本体１０２の短辺はｙ軸方向に平行である。

ランド電極１０４ａ〜１０４ｄはそれぞれ、基板本体１０２上に設けられている。より詳細には、ランド電極１０４ａ，１０４ｂは、ｚ軸方向から平面視したときに、図３に示すように、長方形状をなしており、ｘ軸方向の負方向側から正方向側へとこの順に並んでいる。ランド電極１０４ｃ，１０４ｄは、ｚ軸方向から平面視したときに、図３に示すように、長方形状をなしており、ｙ軸方向の負方向側から正方向側へとこの順に並んでいる。そして、ランド電極１０４ａ〜１０４ｄはそれぞれ、外部電極１２ａ〜１２ｄとはんだにより接続される。ただし、後述するように、全ての外部電極１２ａ〜１２ｄが、対応するランド電極１０４ａ〜１０４ｄと接続されるのではなく、外部電極１２ａ〜１２ｄの内のいずれか選択された外部電極１２ａ〜１２ｄが、対応するランド電極１０４ａ〜１０４ｄと接続される。

ところで、回路基板１００は、複数の共振モードを有している。図４（ａ）は、回路基板１００が第１の共振モードにより共振している様子を示した図である。図４（ｂ）は、回路基板１００が第２の共振モードにより共振している様子を示した図である。

第１の共振モード及び第２の共振モードを説明するにあたって、回路基板１００の具体的構成について説明する。回路基板１００のサイズは、１００ｍｍ×４０ｍｍ×１．６ｍｍである。また、回路基板１００のヤング率及びポアソン比はそれぞれ、１７ＧＰａ及び０．２である。

第１の共振モードとは、図４（ａ）に示すように、ｘ軸方向に延在している長辺が撓むように回路基板１００が共振するモードである。第１の共振モードでは、回路基板１００のｘ軸方向の両端が振動の節となり、回路基板１００のｘ軸方向の中央が腹となっている。そして、回路基板１００のｘ軸方向の長さは、回路基板１００を伝搬する波の半波長に相当する。第１の共振モードにおける共振周波数は、５００Ｈｚである。以上のような第１の共振モードは、外部電極１２ａ，１２ｂがそれぞれ、はんだによりランド電極１０４ａ，１０４ｂと接続され、かつ、電子部品１０に５００Ｈｚに近い周波数を有する交流電圧が印加されると発生する。

第２の共振モードとは、図４（ｂ）に示すように、ｙ軸方向に延在している短辺が撓むように回路基板１００が共振するモードである。第２の共振モードでは、回路基板１００のｙ軸方向の両端が振動の節となり、回路基板１００のｙ軸方向の中央が腹となっている。そして、回路基板１００のｙ軸方向の長さは、回路基板１００を伝搬する波の半波長に相当する。第２の共振モードにおける共振周波数は、３.２ｋＨｚである。以上のような
第２の共振モードは、外部電極１２ｃ，１２ｄがそれぞれ、はんだによりランド電極１０４ｃ，１０４ｄと接続され、かつ、電子部品１０に３．２ｋＨｚに近い周波数を有する交流電圧が印加されると発生する。

ここで、第１の共振モード又は第２の共振モードが発生すると、鳴きが発生する。そこで、電子部品１０及び選択方法では、回路基板１００に電子部品１０を実装する際に、外部電極１２ａ〜１２ｄのいずれを用いるのかを選択することによって、鳴きの抑制を図っている。図５は、電子部品１０が回路基板１００に実装された様子を平面視した図である。図５（ａ）では、外部電極１２ａ，１２ｂがランド電極１０４ａ，１０４ｂと接続されている。図５（ｂ）では、外部電極１２ｃ，１２ｄがランド電極１０４ｃ，１０４ｄと接続されている。

外部電極１２ａ及び外部電極１２ｂのそれぞれをランド電極１０４ａ及びランド電極１０４ｂに接続したときに回路基板１００の振動により発生する音（鳴き）の大きさが、外部電極１２ｃ及び外部電極１２ｄのそれぞれをランド電極１０４ｃ及びランド電極１０４ｄに接続したときに回路基板１００の振動により発生する音（鳴き）の大きさよりも小さい場合には、外部電極１２ａ及び外部電極１２ｂのそれぞれをランド電極１０４ａ及びランド電極１０４ｂに接続する。一方、外部電極１２ｃ及び外部電極１２ｄのそれぞれをランド電極１０４ｃ及びランド電極１０４ｄに接続したときに回路基板１００の振動により発生する音（鳴き）の大きさが、外部電極１２ａ及び外部電極１２ｂのそれぞれをランド電極１０４ａ及びランド電極１０４ｂに接続したときに回路基板１００の振動により発生する音（鳴き）の大きさよりも小さい場合には、外部電極１２ｃ及び外部電極１２ｄのそれぞれをランド電極１０４ｃ及びランド電極１０４ｄに接続する。

例えば、電子部品１０に印加される交流電圧の周波数ｆ１とランド電極１０４ａとランド電極１０４ｂとが並んでいるｘ軸方向における回路基板１００の共振周波数（すなわち、第１の共振モードの共振周波数：５００Ｈｚ）との差の絶対値が、交流電圧の周波数ｆ１とランド電極１０４ｃとランド電極１０４ｄとが並んでいるｙ軸方向における回路基板１００の共振周波数（すなわち、第２の共振モードの共振周波数：３．２ｋＨｚ）との差の絶対値よりも大きい場合には、図５（ａ）に示すように、外部電極１２ａ，１２ｂをはんだ１１０ａ，１１０ｂによりランド電極１０４ａ，１０４ｂに接続する。本実施形態では、交流電圧の周波数ｆ１が１．８５ｋＨｚよりも高い場合には、外部電極１２ａ，１２ｂをはんだ１１０ａ，１１０ｂによりランド電極１０４ａ，１０４ｂに接続する。

一方、交流電圧の周波数ｆ１と第１の共振モードの共振周波数との差の絶対値が、交流電圧の周波数ｆ１と第２の共振モードの共振周波数との差の絶対値よりも小さい場合には、図５（ｂ）に示すように、外部電極１２ｃ，１２ｄをはんだ１１０ｃ，１１０ｄによりランド電極１０４ｃ，１０４ｄに接続する。本実施形態では、交流電圧の周波数ｆ１が１．８５ｋＨｚよりも低い場合には、外部電極１２ｃ，１２ｄをはんだ１１０ｃ，１１０ｄによりランド電極１０４ｃ，１０４ｄに接続する。

（電子部品の製造方法）
次に、電子部品１０の製造方法について説明する。なお、図面は、図１及び図２を援用する。

まず、ＢａＴｉＯ₃等のセラミック粉末に対して、バインダ及び有機溶剤を加えてボー
ルミルに投入し、湿式調合を行って、セラミックスラリーを得る。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、セラミック層１７となるべきセラミックグリーンシートを作製する。セラミック層１７となるべきセラミックグリーンシートの厚さは、焼成後のセラミック層の厚さが０．５μｍ以上１０μｍ以下となる厚さであることが好ましい。なお、セラミック粉末の主成分は、ＣａＴｉＯ₃，ＳｒＴｉＯ₃，ＣａＺｒＯ₃等であってもよい。また、セラミック粉末の副
成分として、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物等が添加されていてもよい。

次に、セラミック層１７となるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法で塗布することにより、コンデンサ導体３０，３２を形成する。導電性材料からなるペーストは、金属粉末に、有機バインダ及び有機溶剤が加えられたものである。金属粉末は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等である。焼成後のコンデンサ導体３０，３２の厚さは、０．３μｍ以上２．０μｍ以下であることが好ましい。

次に、セラミック層１７となるべきセラミックグリーンシートを積層して未焼成のマザー積層体を得る。この後、未焼成のマザー積層体に対して、プレスを施す。

次に、未焼成のマザー積層体を所定寸法にカットして、複数の未焼成の積層体１１を得る。この後、積層体１１の表面に、バレル研磨加工等の研磨加工を施す。

次に、未焼成の積層体１１を焼成する。焼成温度は、例えば、１２００〜１３００℃である。

次に、積層体１１に外部電極１２を形成する。具体的には、公知のディップ法やスリット工法等により、積層体１１の表面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等を含有する導電性ペーストを塗布する。そして、下地電極を焼付け、下地電極を形成する。下地電極上には、Ｎｉめっき及びＳｎめっきを施す。これにより、外部電極１２が形成される。以上の工程により、電子部品１０が完成する。

以上のように構成された電子部品１０は、回路基板１００上に実装される。回路基板１００の基板本体１０２は、例えば、ガラスエポキシ等からなる絶縁体層が複数積層されて構成されている。また、ランド電極１０４は、Ｃｕからなる下地電極にめっきが施されて構成されている。まず、実装に用いる外部電極１２を選択する。次に、選択した外部電極１２に対応するランド電極１０４にはんだペーストを塗布する。次に、底面Ｓ２が基板本体１０２のｚ軸方向の正方向側の主面と対向するように、ランド電極１０４上に外部電極１２をセットする。この後、リフロー工程を行ってはんだペーストを溶融させた後、はんだペーストを固化させる。これにより、電子部品１０が回路基板１００上に実装される。

なお、はんだペーストには、例えば、Ｓｎ−Ｐｂ共晶はんだや、Ｓｎ−Ａｇ−Ｃｕ等の鉛フリーはんだを用いることが可能である。また、はんだ１１０の代わりに導電性接着剤が用いられてもよい。

（効果）
以上の電子部品１０及び選択方法によれば、以下に説明するように、鳴きを抑制することができる。より詳細には、電子部品１０が実装された回路基板１００では、第１の共振モードと第２の共振モードとが発生し得る。具体的には、第１の共振モードとは、図４（ａ）に示すように、ｘ軸方向に延在している長辺が撓むように回路基板１００が共振するモードである。第１の共振モードの共振周波数は、例えば、５００Ｈｚである。第２の共振モードとは、図４（ｂ）に示すように、ｙ軸方向に延在している短辺が撓むように回路基板１００が共振するモードである。第２の共振モードの共振周波数は、例えば、３．２ｋＨｚである。

そこで、電子部品１０では、外部電極１２ａ，１２ｃは、端面Ｓ３及び側面Ｓ５に設けられ、コンデンサ導体３０ａ〜３０ｄに接続されている。また、外部電極１２ｂ，１２ｄは、端面Ｓ４及び側面Ｓ６に設けられ、コンデンサ導体３２ａ〜３２ｄに接続されている。これにより、外部電極１２ａ，１２ｂを用いて電子部品１０を回路基板１００に実装すること、又は、外部電極１２ｃ，１２ｄを用いて電子部品１０を回路基板１００に実装することを選択できる。よって、電子部品１０に印加される交流電圧の周波数ｆ１と第１の共振モードの共振周波数（５００Ｈｚ）との差の絶対値が、交流電圧の周波数ｆ１と第２の共振モードの共振周波数（３．２ｋＨｚ）との差の絶対値よりも大きい場合には、図５（ａ）に示すように、外部電極１２ａ，１２ｂをはんだ１１０ａ，１１０ｂによりランド電極１０４ａ，１０４ｂに接続すればよい。これにより、電子部品１０に交流電圧が印加されることによって、第２の共振モードが発生することが抑制される。また、交流電圧の周波数ｆ１と第１の共振モードの共振周波数との差の絶対値が、交流電圧の周波数ｆ１と第２の共振モードの共振周波数との差の絶対値よりも小さい場合には、図５（ｂ）に示すように、外部電極１２ｃ，１２ｄをはんだ１１０ｃ，１１０ｄによりランド電極１０４ｃ，１０４ｄに接続すればよい。これにより、電子部品１０に交流電圧が印加されることによって、第１の共振モードが発生することが抑制される。以上より、電子部品１０及び選択方法によれば、第１の共振モード及び第２の共振モードの発生が抑制され、鳴きが発生することが抑制される。

また、電子部品１０及び選択方法によれば、特許文献１に記載の積層セラミックコンデンサの回路基板実装方法のように、２つのコンデンサを用いる必要がないので、回路設計において高い自由度を得ることができる。

（その他の実施形態）
なお、本発明に係る電子部品１０及び選択方法は、前記実施形態に係る電子部品１０及び選択方法に限らずその要旨の範囲内において変更可能である。

電子部品１０及び選択方法では、図５（ａ）に示すように、外部電極１２ａ，１２ｂがランド電極１０４ａ，１０４ｂに接続されるか、又は、図５（ｂ）に示すように、外部電極１２ｃ，１２ｄがランド電極１０４ｃ，１０４ｄに接続されるかのいずれかが選択されていた。しかしながら、外部電極１２ａ〜１２ｄとランド電極１０４ａ〜１０４ｄとの接続の組み合わせはこれに限らない。図６は、その他の実施形態に係る電子部品１０が回路基板１００に実装された様子を平面視した図である。

図６（ａ）では、外部電極１２ａ，１２ｄがランド電極１０４ａ，１０４ｄと接続されている。図６（ｂ）では、外部電極１２ｂ，１２ｃがランド電極１０４ｂ，１０４ｃと接続されている。交流電圧の周波数ｆ１が第１の共振モードの共振周波数及び第２の共振モードの共振周波数のいずれにも近い場合には、このような接続形態もあり得る。

なお、前記選択方法は、電子部品１０及び回路基板１００の設計段階において行われてもよい。より詳細には、設計段階において、第１の共振モード及び第２の共振モードの発生が抑制される外部電極１２ａ〜１２ｄを選択し、製造時の回路基板１００には、選択した外部電極１２ａ〜１２ｄに対応するランド電極１０４ａ〜１０４ｄのみを形成してもよい。

以上のように、本発明は、電子部品及び実装構造体に有用であり、特に、回路設計において高い自由度を得つつ、鳴きを抑制することができる点で優れている。

Ｃコンデンサ
Ｓ１上面
Ｓ２底面
Ｓ３，Ｓ４端面
Ｓ５，Ｓ６側面
１０電子部品
１１積層体
１２ａ〜１２ｄ外部電極
１７ａ〜１７ｎセラミック層
３０ａ〜３０ｄ，３２ａ〜３２ｄコンデンサ導体
４０ａ〜４０ｄ，４２ａ〜４２ｄコンデンサ部
５０ａ〜５０ｄ，５２ａ〜５２ｄ，５４ａ〜５４ｄ，５６ａ〜５６ｄ引き出し部
１００回路基板
１０２基板本体
１０４ａ〜１０４ｄランド電極
１１０ａ〜１１０ｄはんだ

Claims

複数の誘電体層が積層されてなる直方体状の積層体であって、積層方向の両端に位置する上面及び底面、互いに対向する第１の端面及び第２の端面、並びに、互いに対向している第１の側面及び第２の側面を有している積層体と、
前記誘電体層と共に積層され、かつ、該誘電体層を介して互いに対向している第１のコンデンサ導体及び第２のコンデンサ導体と、
前記第１の端面及び前記第１の側面のそれぞれに設けられ、かつ、前記第１のコンデンサ導体と接続されている第１の外部電極及び第２の外部電極と、
前記第２の端面及び前記第２の側面のそれぞれに設けられ、かつ、前記第２のコンデンサ導体と接続されている第３の外部電極及び第４の外部電極と、
を備えており、
前記第１の端面と前記第２の端面との間の距離は、前記第１の側面と前記第２の側面との距離よりも長く、
前記第１の端面及び前記第１の側面において、前記第１の外部電極と前記第２の外部電極との間には、該第１の外部電極及び該第２の外部電極と異なる電位に保たれる外部電極が設けられておらず、
前記第２の端面及び前記第２の側面において、前記第３の外部電極と前記第４の外部電極との間には、該第３の外部電極及び該第４の外部電極と異なる電位に保たれる外部電極が設けられておらず、
回路基板の実装の際に、前記第１の外部電極又は前記第２の外部電極のいずれか一方を該回路基板のランド電極に接続し、かつ、前記第３の外部電極又は前記第４の外部電極のいずれか一方を該回路基板のランド電極に接続すること、
を特徴とする電子部品。
請求項１に記載の電子部品と、
基板本体、及び、該基板本体の主面上に設けられ、かつ、前記第１の外部電極ないし前記第４の外部電極に対応する第１のランド電極ないし第４のランド電極を、有する回路基板と、
を備えており、
前記第１の外部電極と前記第１のランド電極とが接続され、
前記第３の外部電極と前記第３のランド電極とが接続され、
前記第２の外部電極と前記第２のランド電極とが接続されず、
前記第４の外部電極と前記第４のランド電極とが接続されないこと、
を特徴とする実装構造体。
請求項１に記載の電子部品と、
基板本体、及び、該基板本体の主面上に設けられ、かつ、前記第１の外部電極ないし前記第４の外部電極に対応する第１のランド電極ないし第４のランド電極を、有する回路基板と、
を備えており、
前記第２の外部電極と前記第２のランド電極とが接続され、
前記第４の外部電極と前記第４のランド電極とが接続され、
前記第１の外部電極と前記第１のランド電極とが接続されず、
前記第３の外部電極と前記第３のランド電極とが接続されないこと、
を特徴とする実装構造体。
前記基板本体は、該基板本体の主面の法線方向から平面視したときに、長方形状をなしており、
前記第１のランド電極と前記第３のランド電極とは、前記基板本体の主面の法線方向から平面視したときに、該基板本体の長辺が延在する方向に並んでおり、
前記第２のランド電極と前記第４のランド電極とは、前記基板本体の主面の法線方向から平面視したときに、該基板本体の短辺が延在する方向に並んでいること、
を特徴とする請求項２又は請求項３のいずれかに記載の実装構造体。
前記第１のランド電極ないし前記第４のランド電極は、前記基板本体の主面の法線方向から平面視したときに、該基板本体の主面の中央に設けられていること、
を特徴とする請求項４に記載の実装構造体。