CN109451656B - 一种阻抗测试板 - Google Patents

一种阻抗测试板 Download PDF

Info

Publication number
CN109451656B
CN109451656B CN201811427014.6A CN201811427014A CN109451656B CN 109451656 B CN109451656 B CN 109451656B CN 201811427014 A CN201811427014 A CN 201811427014A CN 109451656 B CN109451656 B CN 109451656B
Authority
CN
China
Prior art keywords
impedance
layer
test board
outer layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811427014.6A
Other languages
English (en)
Other versions
CN109451656A (zh
Inventor
孙保玉
宋建远
彭卫红
乐禄安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Suntak Multilayer PCB Co Ltd
Original Assignee
Shenzhen Suntak Multilayer PCB Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Suntak Multilayer PCB Co Ltd filed Critical Shenzhen Suntak Multilayer PCB Co Ltd
Priority to CN201811427014.6A priority Critical patent/CN109451656B/zh
Publication of CN109451656A publication Critical patent/CN109451656A/zh
Application granted granted Critical
Publication of CN109451656B publication Critical patent/CN109451656B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/22—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance
    • G01N27/221—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance by investigating the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本发明涉及阻抗检测技术领域，具体为一种阻抗测试板。本发明通过设置压合结构包括介质层含胶量小于50％、50‑70％、大于70％的三类芯板，以及含胶量小于50％、50‑70％、大于70％的三类半固化片层，且半固化片层中包括单张半固化片和两张半固化片的阻抗测试板，通过测量其上阻抗的阻抗值并对其做切片分析以收集线宽、线厚、线距、介质层厚度等切片分析数据，再以一定的方法对这些数据进行处理，可准确的反映线宽及板材含胶量与有效介电常数之间的关系，为开发构建针对生产PCB所用板材的准确可行的有效介电常数评估方法和系统提供了准确收集相关数据的物质条件。

Description

一种阻抗测试板
技术领域
本发明涉及阻抗检测技术领域，尤其涉及一种阻抗测试板。
背景技术
介电常数(DK)是衡量单位体积的绝缘物质在每单位电位梯度下所能储存静电能量的物理量。介质具有在外加电场下产生感应电荷而削弱电场的作用，而阻抗是导体电阻、感抗和容抗的矢量和，介电常数对阻抗有着显著影响，是PCB阻抗设计过程中重要的参数之一。PCB生产过程中涉及的芯板和半固化片(PP)的DK值均由供应商提供，无法确认实际的有效DK值，对于组合型材料，若无DK测量仪则无法获知材料的有效DK值。如在PCB生产过程中，经常需要将不同规格的PP片(例如型号为1080和型号为2116的PP)组合在一起使用，这种情况下更无法确认该组合的有效DK值。即现有技术除了直接使用DK测量仪测量材料的DK值外，无法确认不同板材及不同规格、不同含胶量的PP片的有效DK值，对生产设计及即时监控和调整设计均极为不便。因此，开发构建一种便于评估板材的有效介电常数的方法和系统尤为必要，又因有效介电常数与阻抗密切相关，开发一种能准确反映板材的真实阻抗及阻抗与有效介电常数间关系的阻抗测试板对于有效介电常数评估方法和系统的开发构建，以及验证所构建方法和系统的准确性尤为重要。
发明内容
本发明针对现有技术无专用于开发构建有效介电常数评估方法和系统时准确有效收集相关数据的阻抗测试板的问题，提供一种能够准确有效收集相关数据的阻抗测试板。
为实现上述目的，本发明采用以下技术方案。
一种阻抗测试板，是由从上往下编号依次为C1-C6的六块芯板、从上往下编号依次为P1-P7的七层半固化片层、上铜箔层和下铜箔层构成的多层板结构；所述上铜箔层和下铜箔层分别设有外层阻抗；所述芯板C1、C2、C3、C5、C6的一面为信号面，所述信号面上均设有内层阻抗，另一面均为参考铜面；所述芯板C4的一面为无铜面，另一面为参考铜面；
所述芯板C1-C6中包括介质层含胶量小于50％、50-70％、大于70％的三类芯板；
所述半固化片层P1-P7中包括含胶量小于50％、50-70％、大于70％的三类半固化片层；
所述半固化片层P1-P7中包括由单张半固化片构成的半固化片层和由两张半固化片构成的半固化片层。
优选的，所述参考铜面的残铜率为70％；所述信号面的残铜率为50％。
优选的，所述半固化片层P2和P6均由两张半固化片构成。
优选的，所述内层阻抗由对称且连接在一起的左端内层阻抗和右端内层阻抗构成；所述外层阻抗由对称且连接在一起的左端外层阻抗和右端外层阻抗构成。
优选的，所述内层阻抗和外层阻抗中的铜线的长度大于或等于6in。
优选的，所述内层阻抗为内层差分阻抗或内层特性阻抗；所述外层阻抗为外层差分阻抗或外层特性阻抗。
优选的，所述外层差分阻抗和内层差分阻抗的线宽为3mil、4mil、5mil、6mil、8mil或9mil。
优选的，所述外层特性阻抗和内层特性阻抗的线宽为3mil、4mil、5mil、6mil、7mil或8mil。
与现有技术相比，本发明的有益效果是：
本发明通过设置压合结构包括介质层含胶量小于50％、50-70％、大于70％的三类芯板，以及含胶量小于50％、50-70％、大于70％的三类半固化片层，且半固化片层中包括单张半固化片和两张半固化片的阻抗测试板，通过测量其上阻抗的阻抗值并对其做切片分析以收集线宽、线厚、线距、介质层厚度等切片分析数据，再以一定的方法对这些数据进行处理，可准确的反映线宽及板材含胶量与有效介电常数之间的关系，为开发构建针对生产PCB所用板材的准确可行的有效介电常数评估方法和系统提供了准确收集相关数据的物质条件。本发明的阻抗测试板上内/外层阻抗由对称且连接在一起的左端内/外层阻抗和右端内/外层阻抗构成，一块阻抗测试板可获得两组测量数据，通过比对这两组测量数据的差值可剔除异常阻抗测试板的测量数据，从而可进一步保障数据采集的准确性。
附图说明
图1为实施例中所述差分阻抗测试板的正视示意图；
图2为实施例中所述特性阻抗测试板的正视示意图；
图3为不同线宽下的有效DK值与RC％的趋势图；
图4为Y拟合值与X1的散点图；
图5为Y拟合值与X2的散点图。
具体实施方式
为了更充分的理解本发明的技术内容，下面结合具体实施例对本发明的技术方案作进一步介绍和说明。
实施例
本实施例提供一种阻抗测试板，是由从上往下编号依次为C1-C6的六块芯板、从上往下编号依次为P1-P7的七层半固化片层、上铜箔层和下铜箔层构成的多层板结构，阻抗测试板的压合结构设计如下表1所示(表中包括三块差分阻抗测试板和三块特性阻抗测试板的压合结构)。上铜箔层(L1)和下铜箔层(L14)分别设有外层特性阻抗或外层差分阻抗；芯板C1、C2、C3、C5、C6的一面(L3、L5、L7、L10、L12)为信号面，所述信号面上均设有内层特性阻抗或内层差分阻抗，另一面(L2、L4、L6、L11、L13)均为参考铜面；芯板C4的一面(L8)为无铜面，作为隔空层，另一面(L9)为参考铜面。
参考铜面的残铜率为70％，信号面的残铜率为50％。(通过PCB生产中的曝光、显影、蚀刻工艺在参考铜面和信号面保留部分铜面，以使该层别上铜面覆盖率达到设计要求，铜面覆盖率即为残铜率。)
芯板C1和C6中的介质层含胶量均为70％；芯板C2和C5中的介质层含胶量均为55％；芯板C3和C4中的介质层含胶量均为45％。(表1中层别J1-J6分别对应表示芯板C1-C6中的介质层。)
半固化片层P1和P7的含胶量均为70％；半固化片层P2和P6的含胶量均为70％；半固化片层P3和P5的含胶量均为55％；半固化片层P4的含胶量均为45％。
半固化片层P2和P6均由两张半固化片构成。
特性阻抗测试板1-3的外层特性阻抗和内层特性阻抗的线宽如表1中所示；差分阻抗测试板1-3的外层差分阻抗和内层差分阻抗的线宽如表1中所示(表1中差分测试板的线宽“3/4/3”是指两条铜线的线宽为3mil，两条铜线的线底间距为4mil)。
差分阻抗测试板如图1所示(图1中未示出用于控制残铜率的铜面，俗称“假铜”)，差分阻抗测试板的左右两端分别设有两排信号孔，每一信号孔分别与一信号面上的差分阻抗的铜线连接(铜线的长度大于或等于6in)，每一信号面上的差分阻抗包括两条铜线，每条铜线的左右两端分别与一信号孔连接，构成对称且连接在一起的左端差分阻抗和右端差分阻抗；根据差分阻抗位于外层与内层的区别，分别区别称为：外层差分阻抗、左端外层差分阻抗、右端外层差分阻抗、内层差分阻抗、左端内层差分阻抗、右端内层差分阻抗。因内层差分阻抗的铜线位于压合结构的内部，因此图1所示的差分阻抗测试板的正视图只能看到相应内层差分阻抗的信号孔，看不到内层差分阻抗的铜线。
特性阻抗测试板如图2所示(图2中未示出用于控制残铜率的铜面，俗称“假铜”)，特性阻抗测试板的左右两端分别设有一排信号孔和一排GND孔。每一GND孔与一信号面相邻的两参考铜面连接(如图2中GND孔“L2&4”，该GND孔与参考铜面L2和L4连接，位于L2和L4间的L3层为信号面，测量设在L3层上的内层特性阻抗的阻抗值时用标示“L3”的信号孔和标示“L2&4”的GND孔进行测量)。每一信号孔分别与一信号面上的特性阻抗的铜线连接(铜线的长度大于或等于6in)，每一信号面上的特性阻抗包括一条铜线，铜线的左右两端分别与一信号孔连接，构成对称且连接在一起的左端特性阻抗和右端特性阻抗；根据特性阻抗位于外层与内层的区别，分别区别称为：外层特性阻抗、左端外层特性阻抗、右端外层特性阻抗、内层特性阻抗、左端内层特性阻抗、右端内层特性阻抗。因内层特性阻抗的铜线位于压合结构的内部，因此图2所示的特性阻抗测试板的正视图只能看到相应内层特性阻抗的信号孔及对应的GND孔，看不到内层特性阻抗的铜线。
表1阻抗测试板的压合结构信息
Figure GDA0002914521930000051
Figure GDA0002914521930000061
表1中，106、2166、7628是指半固化片或芯板的介质层的型号分别为106、2166、7628；“106×2”指该层别由两张型号为106的半固化片或介质层构成。
除上表1所示层压结构的阻抗测试板外，通过改变P1和P7的层结构，由106×2改为2116，半固化片层P1和P7的含胶量均为55％，制作另外6种层压结构的阻抗测试板；再将P1和P7的层结构由106×2改为7628，半固化片层P1和P7的含胶量均为45％，再制作另外6种层压结构的阻抗测试板。
通过设置压合结构包括介质层含胶量小于50％、50-70％、大于70％的三类芯板，以及含胶量小于50％、50-70％、大于70％的三类半固化片层，且半固化片层中包括单张半固化片和两张半固化片的阻抗测试板，通过测量其上阻抗的阻抗值并对其做切片分析以收集线宽、线厚、线距、介质层厚度等切片分析数据，再以一定的方法对这些数据进行处理，可准确的反映线宽及板材含胶量与有效介电常数之间的关系，为开发构建针对生产PCB所用板材的准确可行的有效介电常数评估方法和系统提供了准确收集相关数据的物质条件。阻抗测试板上内/外层阻抗由对称且连接在一起的左端内/外层阻抗和右端内/外层阻抗构成，一块阻抗测试板可获得两组测量数据，通过比对这两组测量数据的差值可剔除异常阻抗测试板的测量数据，从而可进一步保障数据采集的准确性。(内层阻抗包括内层特性阻抗和内层差分阻抗，外层阻抗包括外层特性阻抗和外层差分阻抗，左端内层阻抗包括左端内层特性阻抗和左端内层差分阻抗，右端内层阻抗包括右端内层特性阻抗和右端内层差分阻抗，左端外层阻抗包括左端外层特性阻抗和左端外层差分阻抗，右端外层阻抗包括右端外层特性阻抗和右端外层差分阻抗。)
本实施例中，每一层压结构的阻抗测试板分别制作24块。
阻抗测试板采用现有常规的PCB生产工艺制作，先用负片工艺在各芯板上制作阻抗及假铜，然后根据设计的层压结构将对应的半固化片、芯板叠板并压合成多层生产板，接着对多层生产板依次进行外层钻孔、沉铜、全板电镀、正片工艺在上/下铜箔制作阻抗的加工工序，再接着进行成型工序，完成阻抗测试板的制备。在上/下铜箔制作阻抗后也可继续在表面制作阻焊层，完成阻焊层的制作后再进行成型工序。
以下是应用本实施例所述的阻抗测试板收集相关数据为基础，构建有效介电常数评估测试方法及用于评估测试有效介电常数的系统的过程。
通过测量阻抗测试板收集阻抗值及对应阻抗的线宽、线厚、上下介质层厚度等数据，接着将测试所得数据通过阻抗仿真软件反向计算对应的有效介电常数，再接着利用计算所得的有效介电常数以及与线宽和含胶量相关的变量进行回归分析做出拟合曲线。利用拟合曲线即可计算已知含胶量的板材当制作一定线宽的线路时其有效介电常数。具体过程如下举例。
一、测量阻抗测试板上阻抗的阻抗值
使用安捷伦阻抗分析仪测量上述实施例中所制备的各阻抗测试板中各阻抗的阻抗值，阻抗测试需针对阻抗的两端进行测量，即分别测量差分阻抗测试板的左端差分阻抗和右端差分阻抗，分别测量特性阻抗测试板的左端特性阻抗和右端特性阻抗，并记录数据，保留小数点后两位。计算每一阻抗的平均阻抗值(左端特性阻抗和右端特性阻抗之阻抗值的平均值，左端差分阻抗和右端差分阻抗之阻抗值的平均值)。
测量阻抗前需要先对安捷伦阻抗分析仪做空气棒/标准件的校准。
若内层特性阻抗或外层特性阻抗左右两端的阻抗值之差的绝对值大于1.5Ω，则剔除该内层特性阻抗或外层特性阻抗的阻抗值测量数据；若内层差分阻抗或外层差分阻抗左右两端的阻抗值之差的绝对值大于3Ω，则剔除该内层差分阻抗或外层差分阻抗的阻抗值测量数据。例如，特性阻抗测试板1和差分阻抗测试板2中各阻抗的阻抗值的测量情况如下表2和表3所示，表2为特性阻抗测试板1中各阻抗的阻抗值(测量值)，表3为差分阻抗测试板2中各阻抗的阻抗值(测量值)。
表2
Figure GDA0002914521930000081
表3
Figure GDA0002914521930000082
二、切片分析
每块阻抗测试板分别在长度为(左起)1/3、2/3处切片取样，对两个切片进行切片分析，且比较这两块切片中各阻抗的切片分析数据，若同一阻抗的两切片分析数据中存在差值大于±10μm的数据，则剔除该阻抗的切片分析数据。
特性阻抗测试板需测量外层特性阻抗和内层特性阻抗的铜线的上线宽/线顶W2、下线宽/线底W1、线厚/铜厚T、下层介质厚/下介厚H1、上层介质厚/上介厚H2，共5个数据；差分阻抗测试板需测量外层差分阻抗和内层差分阻抗的两条铜线的上线宽/线顶(W2、W4)、下线宽/线底(W1、W3)、线厚/铜厚(T1、T2))、下层介质厚/下介厚(H1、H3)、上层介质厚/上介厚(H2、H4)以及两条铜线的线底间距S，共11个数据。所得切片分析数据与阻抗值一一对应，避免混乱。每块阻抗测试板有两个切片，两个切片对应的数据取平均值。
例如，两块差分阻抗测试板2(板A-2的L1层上的外层差分阻抗和板B-2的L3层的内层差分阻抗)的测量数据如下表4所示。
表4
Figure GDA0002914521930000091
三、数据整理
计算及汇总每一种压合结构的阻抗测试板中各阻抗的平均阻抗值和切片分析数据的平均值。例如11块差分阻抗测试板1中第三层(L3)上的内层差分阻抗的平均阻抗值和切片分析数据的平均值如表5所示。
表5
Figure GDA0002914521930000101
四、反向计算有效介电常数DK值
使用阻抗模拟软件(Polar SI8000或Polar SI9000)，将步骤三整理汇总的平均值数据代入软件的计算模型中，逆向计算对应的有效介电常数DK值。
例如，特性阻抗测试板1、特性阻抗测试板2、特性阻抗测试板3，逆向计算所得的各内层特性阻抗的有效介电常数DK值及与阻抗对应的线厚、线宽、相邻介质层含胶量数据如表6所示。
表6
Figure GDA0002914521930000102
五、线性回归分析
对步骤四反向计算所得的有效介电常数以及对应阻抗的线宽、对应阻抗相邻层的含胶量进行回归分析以拟合出关于Y、X1、X2、X1 2、X2 2、X1X2的多项式方程F(X)；所述Y为有效介电常数，X2为线宽，X1为含胶量，X2 2则为线宽的平方，X1 2则为含胶量的平方，X1X2则为含胶量与线宽之积。且将相关指数R2≥0.85作为拟合结果可信的判定标准。
以特性阻抗测试板1、特性阻抗测试板2、特性阻抗测试板3为例，逆向计算所得的各内层特性阻抗的有效介电常数DK值Y及与对应的X1、X2、X1 2、X2 2、X1X2的数据如下表7所示。
表7
Figure GDA0002914521930000111
将表7中数据进行线性回归分析，得到关于板材有效DK值的多项式方程F(X)(保留小数点后三位)：
Y＝12.571-24.162X1-0.108X2+17.972X1 2+0.010X2 2-0.133X1*X2
回归统计得到的R2＝0.989，大于0.85，判定该多项式方程可信。
六、板材有效介电常数的评估测试
收集拟测试的板材含胶量和板材上已制作/拟制作的线路的线宽，将含胶量和线宽代入上述多项式方程F(X)中，计算得到Y值即有效介电常数。
在其它实施方案中，还可对上述步骤五所述的多项式方程进行简化处理。简化处理方法如下：
将不同的含胶量(RC％)X1和线宽X2代入上述的多项式方程中并绘制趋势图，并分别绘制Y拟合值与X1、X2的散点关系图。以线宽分别为3mil、4mil、5mil、6mil、7mil、8mil为例，将线宽分别按照3mil、4mil、5mil、6mil、7mil、8mil代入上述多项式方程中，得到不同线宽下的有效DK值与RC％的趋势图，如图3所示，Y拟合值与X1的散点图如图4所示，Y拟合值与X2的散点图如图5所示。
从有效DK值与RC％的趋势图可知，随着线宽增大，线宽对有效DK值的影响逐步减小，六条曲线的变化趋势一致。因DK值变动0.1相应阻抗值变动约0.3-0.5Ω，对阻抗值的影响小，所以公式中对DK值最大影响不超过0.1的因子可考虑分类合并，为便于简化执行，可按线宽范围＜4mil，4-6mil，＞6mil绘制曲线。按照线宽范围＜4mil，4-6mil，＞6mil进行分类，分别将X2＝7mil、5mil、3mil代入上述多项式方程，然后合并同类项，得到简化后的方程：
F1(X)：线宽＜4mil，X2＝3mil，DK＝12.337-24.561X1+17.972X12
F2(X)：线宽4-6mil，X2＝5mil，DK＝12.281-24.827X1+17.972X12
F3(X)：线宽＞6mil，X2＝7mil，DK＝12.305-25.093X1+17.972X12
将不同的含胶量RC％值代入上述公式中计算对应的有效介电常数，可初步建立板材的有效DK值数据库。
例如，若板材上已制作/拟制作的线路的线宽X2＜4mil，选择多项式方程F1(X)计算该板材的有效介电常数；若板材上已制作/拟制作的线路的线宽4mil＜X2＜6mil，选择多项式方程F2(X)计算该板材的有效介电常数；若板材上已制作/拟制作的线路的线宽X2＞6mil，选择多项式方程F3(X)计算该板材的有效介电常数。
如表8所示，是不同含胶量的板材通过上述方程计算所得的有效介电常数DK值(内层特性阻抗)。
表8
Figure GDA0002914521930000131
按照上述方法分别构建关于内层差分阻抗、外层特性阻抗、外层差分阻抗的有效介电常数多项式方程，所得的关于板材有效DK值的各多项式方程(简化后的多项式方程，简化方式与上述简化内层特性阻抗的多项式方程的方式相同)如下：
内层差分阻抗的多项式方程(X1＝RC)：
线宽>6mil，DK＝6.316-6.678X1+3.930*X1 2
线宽4-6mil，DK＝5.986-6.242X1+3.930*X1 2
线宽<4mil，DK＝5.655-5.805X1+3.930*X12
外层特性阻抗的多项式方程(X1＝RC)：
线宽>6mil，DK＝13.068-25.540*X1+18.520*X1 2
线宽4-6mil，DK＝13.242-25.540*X1+18.520*X1 2
线宽3<4mil，DK＝13.416-25.540*X1+18.520*X1 2
外层差分阻抗的多项式方程(X1＝RC)：
线宽>6mil，DK＝4.76044-1.2942X1
线宽4-6mil，DK＝4.21-0.551X1
线宽<4mil，DK＝3.56404+0.1922X1
采用上述所得的关于板材有效DK值的各多项式方程，以IT180ABS板材为例，构建IT180ABS板材的有效DK值数据库，如下表9所示。表9中还列出了该板材供应商提供的DK值，由本发明方法构建的关于板材有效DK值的多项式方程计算所得的有效DK值与供应商提供的DK值比较，可见使用本发明开发的阻抗测试板收集相关数据可保证数据的准确性和有效性，然后再通过本发明所述数据处理方法构建的关于板材有效DK值的多项式方程可准确有效的计算板材的有效DK值，精度可满足生产设计的精度要求。
表9
Figure GDA0002914521930000141
将由上述方法构建的关于板材有效DK值的多项式方程组建成用于测量板材有效介电常数的系统，还可以将不同的含胶量代入各多项式方程中，提前准备好与板材的含胶量对应的有效介电常数，如表9所示的数据，作为该系统的一部分，便于生产设计过程中通过板材的含胶量直接查询对应的有效介电常数。
以上所述仅以实施例来进一步说明本发明的技术内容，以便于读者更容易理解，但不代表本发明的实施方式仅限于此，任何依本发明所做的技术延伸或再创造，均受本发明的保护。

Claims (8)

1.一种阻抗测试板，其特征在于，是由从上往下编号依次为C1-C6的六块芯板、从上往下编号依次为P1-P7的七层半固化片层、上铜箔层和下铜箔层构成的多层板结构；所述上铜箔层和下铜箔层分别设有外层阻抗；所述芯板C1、C2、C3、C5、C6的一面为信号面，所述信号面上均设有内层阻抗，另一面均为参考铜面；所述芯板C4的一面为无铜面，另一面为参考铜面；
所述芯板C1-C6中包括介质层含胶量小于50％、50-70％、大于70％的三类芯板；
所述半固化片层P1-P7中包括含胶量小于50％、50-70％、大于70％的三类半固化片层；
所述半固化片层P1-P7中包括由单张半固化片构成的半固化片层和由两张半固化片构成的半固化片层。
2.根据权利要求1所述的阻抗测试板，其特征在于，所述参考铜面的残铜率为70％；所述信号面的残铜率为50％。
3.根据权利要求1所述的阻抗测试板，其特征在于，所述半固化片层P2和P6均由两张半固化片构成。
4.根据权利要求1所述的阻抗测试板，其特征在于，所述内层阻抗由对称且连接在一起的左端内层阻抗和右端内层阻抗构成；所述外层阻抗由对称且连接在一起的左端外层阻抗和右端外层阻抗构成。
5.根据权利要求4所述的阻抗测试板，其特征在于，所述内层阻抗和外层阻抗中的铜线的长度大于或等于6in。
6.根据权利要求5所述的阻抗测试板，其特征在于，所述内层阻抗为内层差分阻抗或内层特性阻抗；所述外层阻抗为外层差分阻抗或外层特性阻抗。
7.根据权利要求6所述的阻抗测试板，其特征在于，所述外层差分阻抗和内层差分阻抗的线宽为3mil、4mil、5mil、6mil、8mil或9mil。
8.根据权利要求7所述的阻抗测试板，其特征在于，所述外层特性阻抗和内层特性阻抗的线宽为3mil、4mil、5mil、6mil、7mil或8mil。
CN201811427014.6A 2018-11-27 2018-11-27 一种阻抗测试板 Active CN109451656B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811427014.6A CN109451656B (zh) 2018-11-27 2018-11-27 一种阻抗测试板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811427014.6A CN109451656B (zh) 2018-11-27 2018-11-27 一种阻抗测试板

Publications (2)

Publication Number Publication Date
CN109451656A CN109451656A (zh) 2019-03-08
CN109451656B true CN109451656B (zh) 2021-04-23

Family

ID=65555577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811427014.6A Active CN109451656B (zh) 2018-11-27 2018-11-27 一种阻抗测试板

Country Status (1)

Country Link
CN (1) CN109451656B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113033140B (zh) * 2021-03-02 2023-12-29 深圳市一博科技股份有限公司 一种精确获得pcb走线上下层介电常数差异的仿真方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4023345B2 (ja) * 2003-03-12 2007-12-19 松下電工株式会社 多層プリント配線板
CN102304264B (zh) * 2011-08-23 2013-03-13 南亚塑胶工业股份有限公司 一种高频铜箔基板及其所使用的复合材料
CN105163483B (zh) * 2015-09-10 2018-04-20 珠海城市职业技术学院 一种线路板Dk测试图形及线路板Dk测试方法
CN106494033B (zh) * 2016-10-26 2018-10-19 江门市龙兴电子材料有限公司 一种取样料、裁边料及不合格半固化片的再利用方法及应用该方法制造的覆铜板

Also Published As

Publication number Publication date
CN109451656A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
CN109581068B (zh) 一种有效介电常数评估测试方法及系统
Chen EM modeling of microstrip conductor losses including surface roughness effect
CN105675990B (zh) 多层互连线路板的链路阻抗测试方法
CN107590338A (zh) 一种拟合传输线阻抗上漂的数学模型的方法
CN109451656B (zh) 一种阻抗测试板
Hinaga et al. Effect of conductor surface roughness upon measured loss and extracted values of PCB laminate material dissipation factor
JP4034888B2 (ja) プリント配線板におけるテストクーポン
CN109804256B (zh) 电磁阻抗测量装置和电磁阻抗校正方法
CN107449349A (zh) 印刷电路板
Zhang et al. Reconstruction of dispersive dielectric properties for PCB substrates using a genetic algorithm
Dziedzic Electrical and structural investigations in reliability characterisation of modern passives and passive integrated components
CN102548219B (zh) 电路板的制作方法
Fund et al. Metal layer losses in thin-film microstrip on LTCC
Shlepnev Broadband material model identification with GMS-parameters
US6647311B1 (en) Coupler array to measure conductor layer misalignment
Simonovich Heuristic Modeling of Transmission Lines due to Mixed Reference Plane Foil Roughness in Printed Circuit Board Stackups
Tao et al. Revisit nickel characterization effect on high-speed interconnect performance
Steplewski et al. Assessment of stability and reliability of embedded components in printed circuit boards
CN113079621B (zh) Pcb制作方法、pcb及导电介质的漏放检测方法
Simonovich Cannonball-huray model demystified
JPH0846306A (ja) プリント配線基板
He et al. Analysis of Mesh Ground Impact on Microstrip Lines in Flexible Printed Circuits
TWI743918B (zh) 電路板的電性測試方法
Sarma Electrical characterization of printed circuit board interconnects: measurements and analysis
CN206402514U (zh) 具有电阻线路的电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant