CN1309525A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN1309525A
CN1309525A CN01111971.3A CN01111971A CN1309525A CN 1309525 A CN1309525 A CN 1309525A CN 01111971 A CN01111971 A CN 01111971A CN 1309525 A CN1309525 A CN 1309525A
Authority
CN
China
Prior art keywords
wiring pattern
district
circuit board
printed circuit
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01111971.3A
Other languages
English (en)
Inventor
古贺裕一
出口贵浩
中村茂雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ajinomoto Co Inc
Toshiba Corp
Victor Company of Japan Ltd
Original Assignee
Ajinomoto Co Inc
Toshiba Corp
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ajinomoto Co Inc, Toshiba Corp, Victor Company of Japan Ltd filed Critical Ajinomoto Co Inc
Publication of CN1309525A publication Critical patent/CN1309525A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

在测量布线图案(6)的形成区B中的空白层被做成使得其铜含量可与测量目标信号布线图案(1)的形成区A中的铜含量一致,由此,可使测量布线图案(6)的形成区中的绝缘层厚度与测量目标信号布线图案(1)的形成区中的绝缘层厚度一致,从而减小因绝缘层厚度不同而引起的特性阻抗的测量误差。通过使用测量布线图案(6),可测量测量目标信号布线图案(1)的正确的特性阻抗。

Description

印刷电路板
本申请基于且要求2000年1月31日申请的在先日本专利申请№2000-022656的优先权，其全部内容与本文结合并作为参考。
本发明涉及一种印刷电路板，并特别涉及一种包括测量布线图案的印刷电路板，该测量布线图案用于测量测量目标信号布线图案的特性阻抗。
在用于工作频率超过100MHz的电子电路且特别用于执行无线通信的RF电路和Rambus公司的直接-RDRAM等的印刷电路板中，控制信号布线图案的特性阻抗至关重要。为此，提供了一种用于测量信号布线图案的特性阻抗的测量布线图案。
这种测量布线图案是一种仅用于测量的线性图案，并且长度比规定用于特性阻抗的测量的预定长度要长。(1)布线图案(铜)的宽度，(2)布线图案的厚度，(3)绝缘层的介电常数，(4)绝缘层的厚度，和(5)线的类型(微带线结构或带状线结构)通常被看作是用于决定线性图案的特性阻抗的因素。
因而，通过使测量布线图案的宽度与测量目标信号布线图案的信号线的宽度相一致，可通过测量布线图案的特性阻抗结果来研究测量目标信号布线图案的特性阻抗。
尽管如此，在实际的印刷电路板中，第(4)项中的绝缘层厚度常常是不均匀的并且在测量目标信号布线图案下面的绝缘层厚度与测量布线图案下面的绝缘层厚度不一致。由于绝缘层在布线(patterning)导电层(用于电源或接地的空白(plain)层)上形成，所以在该导电层上形成的绝缘层的厚度随着导电层的布线形式的不同而细微变化。
因而，由于在已有技术中仅使用图案宽度的一致性，所以图案宽度的细微变化将影响测量结果，因此实际上难以正确测量特性阻抗。
当测量布线图案被安排在印刷电路板的周边，即制品等之外的印刷电路板的弃用部分上时，测量布线图案下面和测量目标信号布线图案下面的绝缘层的厚度是不同的。在周边或弃用部分中，由于空白层被事先刮去侧边以防外露，所以该部分的绝缘层通常被做得比印刷电路板的里边要薄。
因此，本发明的一个目的是提供一种印刷电路板，在该印刷电路板中可正确地测量测量目标信号布线图案的特性阻抗，同时减少因绝缘层厚度的不同而引起的特性阻抗的测量误差。
根据本发明，通过在布线的导电层上形成绝缘层并在绝缘层上形成布线图案层来形成印刷电路板。用于测量布线图案层中的测量目标信号布线图案的特性阻抗的测量布线图案设在布线图案层上，并且导电层被制成这样的图案，以使在测量目标信号布线图案的形成区中和在测量布线图案的形成区中，导电层的单位面积的导电材料的含量百分比变为接近相同。
在这种印刷电路板中，由于导电层被制成使在测量目标信号布线图案形成区中和在测量布线图案形成区中的导电层的单位面积的导电材料含量变为大体相同且绝缘层在导电层上形成。所以在测量布线图案形成区中的绝缘层厚度可与实际信号线(测量目标信号布线图案)形成区中的绝缘层厚度一致。
因而，可以减小因绝缘层厚度不同而产生的特性阻抗的测量误差，并且通过使用测量布线图案，可以正确地测量测量目标信号布线图案的特性阻抗。
而且，为了使测量布线图案形成区附近的导电材料的含量与测量目标信号布线图案形成区附近的导电材料的含量相同，可在测量布线图案形成区附近的导电层中形成被做成任意形状或任意形成的导电材料去除区，并且导电层中的导电材料含量可以进行调整。例如，最好可安排伪层间孔或通孔的通路孔或者可形成一断流部分。
当测量布线图案在印刷电路板的周边上形成时，导电材料去除区仅仅在印刷电路板上相对于该测量布线图案靠里边的位置上形成。由比，可减小必要的导电材料去除区的面积，并且可实现更利于高密度组装的布局。
如果在测量目标信号布线图案形成区附近的导电层中形成的通孔或层间孔的隙径被设置成小于在其它布线图案形成区附近的导电层中形成的通孔或层间孔的隙径，那么测量目标信号布线图案形成区的相邻区域中的导电材料含量和测量布线图案形成区的相邻区域中的导电材料含量之间的差值可以较小。这种结构可被单独利用，但也可与配备有导电材料去除区的结构组合使用。
本发明的其它目的和优点将在下面的描述中提出，并且通过该描述可部分呈现，或者可通过本发明的实践来认识到。
通过以下具体提出的手段和组合可获得和实现本发明的目的和优点。
包括在说明书中且构成其一部分的附图示出了本发明目前的优选实施例，并且结合上面给出的一般性描述和下面给出的对优选实施例的详细描述可用来解释本发明的原理，其中：
图1是用于解释根据本发明一个实施例的印刷电路板的截面结构的视图；
图2是用于解释用于该实施例的印刷电路板的测量布线图案的视图；
图3表示在该实施例的印刷电路板中空白层的图案和绝缘层的膜厚之间的关系；
图4表示在该实施例的印刷电路板中围绕测量布线图案的空白层的布线形式的第一实例；
图5表示在该实施例的印刷电路板中围绕测量布线图案的空白层的布线形式的第二实例；
图6表示在该实施例的印刷电路板中的狭缝宽度或通路孔的隙径；
图7示出了根据该实施例的第一改进方案的印刷电路板的截面结构；
图8示出了根据该实施例的第二改进方案的印刷电路板的截面结构；以及
图9示出了根据该实施例的第三改进方案的印刷电路板的截面结构。
现在将参考附图地描述根据本发明的印刷电路板的一个优选实施例。
图1示出了根据本发明一个实施例的印刷电路板的截面结构。这种印刷电路板的用途非常广泛。例如，它可用于诸如无绳电话的无线终端的RF电路，用于Rambus公司的直接RDRAM的存储器模块板，和用于计算机的系统板。当用于高速信号传输的电子电路时，它要求严格的阻抗控制。下面以更利于高速信号传输的微带线结构为例，将对本发明的印刷电路板的结构进行描述。
如图1所示，在用绝缘基底构成的芯部100上形成用于电源或接地层的铜箔垫层(空白层)2。尽管图1中未示出，但空白层2被摹制成可形成用于分开电源/接地的狭缝、层间孔或通孔，并且在成形的空白层2上形成绝缘层4。
另外，用于形成信号布线图案的布线图案层在绝缘层4上形成。在布线图案层中，形成了测量目标的信号布线图案1(S)(或测量目标信号布线图案)和用于测量其特性阻抗的测量布线图案6(T)。
可形成多个测量目标信号布线图案1(S)并可根据图案宽度的不同将其分为几种布线图案组在每种布线图案组中，每个信号布线图案的布局结构常常是通用的。例如，由于形成存储器总线的信号布线图案的每个布线图案彼此相似并且图案宽度是通用的，并且如果典型信号布线图案作为测量目标信号布线图案1(S)，则用作存储器总线的每个信号布线图案的特性阻抗可由测量布线图案6(T)测量。随后，使测量布线图案6(T)的图案宽度W与成为测量目标信号布线图案1(S)的信号线组的图案宽度W一致。
此外，在本实施例中，在测量目标信号布线图案1(S)的形成区A中的绝缘层4的厚度h1被设计成与在测量布线图案6(T)的形成区B中的绝缘层4的厚度h2一致。这可通过使A区中的空白层2的铜含量与B区中的铜含量相一致来实现。铜含量指的是在布线图案形成之后空白层2中每单位面积的铜箔含量。由于绝缘层4是在布线图案形成后在空白层2上形成的，所以A区和B区的铜含量一致，并且A区和B区的绝缘层4的膜厚可被设置为大致相等。
接着，参考图2地描述测量布线图案6(T)。
图2是印刷电路板的俯视图。为了测量测量目标信号布线图案1(S)的特性阻抗，必须配备具有一定长度的测量布线图案6(T)和具有基准电位的衬垫(接地)5。与测量目标信号布线图案1(S)的图案长度无关，将测量布线图案6(T)的图案长度设置为大于测量所需的确定长度。通常，该图案长度要比用于实际信号传输的每个信号布线图案的图案长度长。
通过在测量布线图案6(T)和衬垫5之间放置一个探针并在其间流动一个测量信号，可实现特性阻抗的测量。如果测量布线图案6(T)的图案长度足够长，则可以在测量信号稳定的状态下测量特性阻抗。由测量布线图案6(T)的特性阻抗的测量结果可知测量目标信号布线图案1(S)的特性阻抗。
图3示出了测量目标信号布线图案部分和测量布线图案部分的截面结构。在测量目标信号布线图案1的周围，有一个层间孔或通孔的通路孔11和用于把空白层2分成电源层和接地层的狭缝12。由于通路孔11和狭缝12的位置由布线图案布局来确定。所以它们在同一类的信号布线图案之间几乎是通用的。
在通路孔11和狭缝12的周围形成的空隙L处于设有空白层2的区域。即，不存在导体。当绝缘层4在空白层2上形成时，由于绝缘材料流入无导体区(空隙L和狭缝12)，所以围绕无导体区的测量目标信号布线图案1附近的绝缘层4的厚度h1变得比测量布线图案6附近的绝缘层4的厚度h2要薄。印刷电路板的周边(这里为图右侧)预先被刮掉，这样空白层2的侧边不会外露，并由此使该部分处的绝缘层4的厚度h3比h2要薄一些。
当在这种条件下测量测量布线图案6的阻抗时，得到的测量结果不是测量目标信号布线图案1的实际特性阻抗。在本发明的该实施例中，为使测量布线图案6的特性阻抗与测量目标信号布线图案1的特性阻抗相一致，使测量目标信号布线图案1下面的空白层2的铜含量与测量布线图案6下面的空白层2的铜含量一致。
接着将在下面描述两个例子，在这两个例子中，可使测量目标信号布线图案1下面的绝缘层4的铜含量和测量布线图案6下面的绝缘层4的铜含量之间的差值尽可能地小。
首先将描述第一个例子，其中，在测量布线图案6下面的空白层2上形成一个导电材料去除区。
图4是印刷电路板的俯视图。如图3所示，通路孔11和狭缝12的空隙L在测量目标信号布线图案1附近的空白层2中形成。并且空白层在该部分中被去掉。在根据测量目标信号布线图案1限定的一个预定区域内计算铜含量。与该预定区域具有相同铜含量的铜箔去除区在测量布线图案6的一个形成区附近的空白层2中形成。在图4中，形成两个断流部分16和两个伪通孔或层间孔的通路孔15以作为铜箔去除区，由此使测量目标信号布线图案1下面的空白层2的铜含量与测量布线图案6下面的空白层2的铜含量一致。断流部分16和通路孔15最好不集中形成。而是围绕着测量布线图案6的形成区的下面均匀地形成。
下面将描述一种用于有效形成导电材料去除区的方法。图5示出了一个利用最初具有低铜含量的周边的例子。测量布线图案6在周边处形成。在印刷电路板的周边，空白层2不存在且铜含量本来就低。在这种情况下，通过在周边形成测量布线图案6，使为调整铜含量而形成的铜箔去除区的面积减少。如图5所示，为调整铜含量而形成的铜箔去除区15和16最好比测量布线图案6更靠里地形成。比较图4和图5可以清楚，去除区的面积被减少了约一半。
当测量布线图案应在印刷电路板的周边形成时，考虑到印刷电路板的高密度，这种结构特别有效。
接着将在图6中示出作为第二种方法的例子，在这个例子中，在测量目标信号布线图案1的形成区中的狭缝宽度或通路孔的隙径被设置成小于另一个信号布线图案的形成区中的狭缝宽度或通路孔隙径的参考值。
通常，通路孔11的隙径可由参考值L确定。尽管如此，对于在测量目标信号布线图案1的形成区中的通路孔11a来说，隙径L1被设置为一个尽可能小的值(L1＜L)。同样，对于狭缝的宽度而言，在测量目标信号布线图案1的形成区中的狭缝12a被设置为小于参考值M的值M1。由此，可减小测量目标信号布线图案1的形成区中的铜含量和测量布线图案6的形成区中的铜含量间的差值，从而减小测量目标信号布线图案1的特性阻抗的测量误差。
另外，可结合使用上面的两种方法。
如上所述，在本实施例的印刷电路板中，空白层2的图案不仅根据布线图案的线路设计而且还根据需要来确定，以使测量目标信号布线图案1的形成区中的空白层2的铜含量和测量布线图案6的形成区中的空白层2的铜含量可以一致。因而，信号布线图案部分和测量布线图案部分的特性阻抗可以一致，并可获得以下优点。1)    可以建立测量布线图案中的测量数据的可靠性2)    易于控制特性阻抗。3)    易于实现批量生产过程中的印刷电路板的检验并且测量数据可靠。4)    有效地利用印刷电路板的端部。
在上述实施例中，仅仅描述了其中布线图案层在绝缘层4上形成的微带线结构，但是如图7所示，本发明也可应用于布线图案层在内层中形成的带状线结构。在图7中，芯部100和绝缘层4被夹在上、下空白层2之间，而且在形成于芯部100上的绝缘层4中形成包括信号布线图案1和测量布线图案6的布线图案层。
本发明还可应用于印刷电路板的如图8所示的多层结构。
图8所示的印刷电路板具有如下所述的结构，即布线图案层202(S)、空白层(接地层)204(G)、布线图案层206(S)通过绝缘层208和210层压在芯部200上在这种印刷电路板中，由于芯部200上的布线图案层202(S)的图案的存在以及通过接地层204(G)形成了通路孔101和层间孔102等，每层之间的绝缘层的厚度变得不均匀。因而，当利用与上述实施例相同的处理程序形成测量布线图案时，需要调整铜含量。也就是说，在绝缘层夹在导电层之间的结构的情况下，本实施例的结构可应用于很多类型的印刷电路板。
图9是图8的改进。相对于图8而言，在图9所示的改进方案中，测量目标信号布线图案202(S)和测量布线图案202(T)在形成于芯部200上的绝缘层4中的布线图案层202上形成。与测量目标信号布线图案202(S)相同的任意形成的伪布线图案210在测量布线图案202(T)的相邻区域中的布线图案层202上形成。因而，在芯部200上的布线图案层202(S)的铜含量可以是均匀的。
如上所述，根据本发明，基于绝缘层厚度变化的特性阻抗的测量误差可以减小，并且利用测量布线图案可容易地实施与测量目标信号布线图案有关的特性阻抗的正确测量。
对于本领域的普通技术人员来说，其它的优点和改进也是易于发现的。因此，本发明在其更广的范围内并不限于本文所述和所示的特定细节、典型设备和所示实例。因此，在不背离由所附权利要求及其等效部分所定义的总的发明概念的精神或范围的情况下，可以进行各种改进。各级的发明包括在上述的实施例中，并且各种发明可从已经在实施例中公开的多个组成部分或单元的适当组合中获取。例如，即使在从已在实施例中公开的所有组成部分中取走一些组成部分，已经在概述中描述的要由本发明解决的问题也可通过剩余的组成部分来解决。而且，当可以获得至少一种效果时，这些组成部分可作为发明来提出。

Claims (10)

1．一种印刷电路板，包括：
一在第一绝缘层(100)上摹制的导电层(2)；
一在所述第一绝缘层(100)上形成的第二绝缘层(4)；和
在所述第二绝缘层(4)上形成的布线图案层(1,6)，其特征在于，所述布线图案层包括其特性阻抗要被测量的测量目标信号布线图案(1)和用于测量所述测量目标信号布线图案的特性阻抗的测量布线图案(6)，并且
所述导电层(2)被做成使所述导电层的每单位面积的导电材料含量与所述测量目标信号布线图案形成区和所述测量布线图案形成区中的导电材料的含量大体相等。
2．根据权利要求1的印刷电路板，其特征在于，所述导电层被制成使导电材料去除区在所述测量布线图案的形成区中形成。
3．根据权利要求2的印刷电路板，其特征在于，所述导电材料去除区是层间孔或通孔的通路孔，或是断流部分。
4．根据权利要求2的印刷电路板，其特征在于，所述导电材料去除区位于比所述测量布线图案更靠里的位置。
5．根据权利要求1的印刷电路板，其特征在于，所述导电层被制成使得在所述测量目标信号布线图案形成区中的层间孔或通孔的通路孔的隙径小于所述测量布线图案形成区中的通路孔的隙径。
6．根据权利要求2的印刷电路板，其特征在于，所述导电层被制成使得在所述测量目标信号布线图案形成区中的层间孔或通孔的通路孔的隙径小于所述测量布线图案形成区中的通路孔的隙径。
7．根据权利要求1的印刷电路板，其特征在于，所述导电层被制成使得在所述测量目标信号布线图案形成区中用于分离导电层的狭缝宽度小于在所述测量布线图案形成区中的狭缝宽度。
8．根据权利要求2的印刷电路板，其特征在于，所述导电层被制成使得在所述测量目标信号布线图案形成区中用于分离导电层的狭缝宽度小于所述测量布线图案形成区中的狭缝宽度。
9．根据权利要求1的印刷电路板，其特征在于，所述导电层用于电源或接地。
10．一种印刷电路板，在该印刷电路板中形成一种用于测量信号线的特性阻抗的测量布线图案，其中在信号线(202T)的形成区中形成一伪布线图案(210)，以便根据测量目标信号布线图案(202S)的形成区中的导电物质含量来调整信号线形成区中的导电物质含量。
CN01111971.3A 2000-01-31 2001-01-31 印刷电路板 Pending CN1309525A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000022656A JP2001217508A (ja) 2000-01-31 2000-01-31 プリント基板
JP022656/2000 2000-01-31

Publications (1)

Publication Number Publication Date
CN1309525A true CN1309525A (zh) 2001-08-22

Family

ID=18548931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01111971.3A Pending CN1309525A (zh) 2000-01-31 2001-01-31 印刷电路板

Country Status (4)

Country Link
US (1) US6426469B2 (zh)
JP (1) JP2001217508A (zh)
CN (1) CN1309525A (zh)
TW (1) TW488189B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100490605C (zh) * 2005-11-11 2009-05-20 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN101630654B (zh) * 2008-07-15 2012-01-25 中芯国际集成电路制造(上海)有限公司 浅沟槽内绝缘层高度的确定方法
CN101968822B (zh) * 2009-07-27 2012-05-23 鸿富锦精密工业（深圳）有限公司 印刷电路板布线系统及字符方向调整方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1009206A3 (en) * 1998-12-02 2003-01-15 Ajinomoto Co., Inc. Method of vacuum-laminating adhesive film
US8636648B2 (en) 1999-03-01 2014-01-28 West View Research, Llc Endoscopic smart probe
US10973397B2 (en) 1999-03-01 2021-04-13 West View Research, Llc Computerized information collection and processing apparatus
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
KR20030014374A (ko) * 2000-06-15 2003-02-17 아지노모토 가부시키가이샤 접착 필름 및 이를 사용하는 다층 프린트 배선판의 제조방법
US7866322B2 (en) * 2002-10-15 2011-01-11 Given Imaging Ltd. Device, system and method for transfer of signals to a moving device
JP2004193159A (ja) * 2002-12-06 2004-07-08 Seiko Epson Corp プリント配線板及びプリント配線板製造方法
US6958616B1 (en) * 2003-11-07 2005-10-25 Xilinx, Inc. Hybrid interface apparatus for testing integrated circuits having both low-speed and high-speed input/output pins
US7152313B2 (en) * 2003-11-26 2006-12-26 Intel Corporation Package substrate for integrated circuit and method of making the substrate
JP4662474B2 (ja) * 2006-02-10 2011-03-30 ルネサスエレクトロニクス株式会社 データ処理デバイス
JP5407632B2 (ja) 2009-07-22 2014-02-05 富士通株式会社 プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム
CN104678174A (zh) * 2013-12-02 2015-06-03 江西昌河航空工业有限公司 一种测量复合材料部件电阻值的方法
JP2015211147A (ja) * 2014-04-28 2015-11-24 京セラサーキットソリューションズ株式会社 配線基板
JP2015226035A (ja) * 2014-05-30 2015-12-14 京セラサーキットソリューションズ株式会社 配線基板
JP2017139433A (ja) * 2016-02-05 2017-08-10 大日本印刷株式会社 貫通電極基板及びその製造方法
JP6333877B2 (ja) * 2016-03-29 2018-05-30 Ckd株式会社 基板検査方法及びプリント基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4854038A (en) * 1988-03-16 1989-08-08 International Business Machines Corporation Modularized fabrication of high performance printed circuit boards
JP2551224B2 (ja) * 1990-10-17 1996-11-06 日本電気株式会社 多層配線基板および多層配線基板の製造方法
US5466892A (en) * 1993-02-03 1995-11-14 Zycon Corporation Circuit boards including capacitive coupling for signal transmission and methods of use and manufacture
JPH07235775A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 多層プリント配線基板
US5568107A (en) 1995-05-01 1996-10-22 Apple Computer, Inc. Transmission line having impedance set by reference plane fenestration
US5736679A (en) * 1995-12-26 1998-04-07 International Business Machines Corporation Deformable interconnect structure for connecting an internal plane to a through-hole in a multilayer circuit board
US6184477B1 (en) * 1998-12-02 2001-02-06 Kyocera Corporation Multi-layer circuit substrate having orthogonal grid ground and power planes
US6236572B1 (en) * 1999-02-04 2001-05-22 Dell Usa, L.P. Controlled impedance bus and method for a computer system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100490605C (zh) * 2005-11-11 2009-05-20 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN101630654B (zh) * 2008-07-15 2012-01-25 中芯国际集成电路制造(上海)有限公司 浅沟槽内绝缘层高度的确定方法
CN101968822B (zh) * 2009-07-27 2012-05-23 鸿富锦精密工业（深圳）有限公司 印刷电路板布线系统及字符方向调整方法

Also Published As

Publication number Publication date
JP2001217508A (ja) 2001-08-10
TW488189B (en) 2002-05-21
US6426469B2 (en) 2002-07-30
US20010010274A1 (en) 2001-08-02

Similar Documents

Publication Publication Date Title
CN1309525A (zh) 印刷电路板
CN1199528C (zh) 印刷电路板及其组合件
US20030024732A1 (en) Printed circuit board and electronic equipment using the board
CN1313722A (zh) 多层印制线路板和测量多层印制线路板阻抗的方法
CN1347278A (zh) 印刷线路板及其制造方法
CN1602138A (zh) 印刷电路板测试接入点结构及其制造方法
CN102638931A (zh) 电子组件、使寄生电容最小的方法及制造电路板结构的方法
CN1568131A (zh) 对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板
CN2798334Y (zh) 一种印制电路板集成分支线耦合器
US20080284538A1 (en) Printed circuit board
JPH04307799A (ja) 特に高周波動作用の多層印刷回路板
US20210392742A1 (en) Embedded microstrip with open slot for high speed signal traces
CN2896794Y (zh) 具有差动信号传输结构的线路板
JP2003502968A (ja) 対称ストリップラインと非対称ストリップラインの間の転換部
JP2003502969A (ja) 空洞内における非対象型ストリップライン及びマイクロストリップ間の遷移
CN2653713Y (zh) 定向耦合器
CN107466157A (zh) 一种埋阻板及使用该埋阻板制作印制线路板的方法
CN1201427C (zh) 滤波器元件及其制造方法
CN1326313A (zh) 多层印制线路板和制造多层印制线路板的方法
CN2805300Y (zh) 连接器组装结构
JPH03158002A (ja) 半導体装置
CN220383292U (zh) Pcb板和电子设备
CN219834450U (zh) 一种印制电路板结构
US20050057326A1 (en) Microstrip line and method for producing of a microstrip line
CN219919248U (zh) 一种印制电路板结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1075862

Country of ref document: HK