CN1602138A - 印刷电路板测试接入点结构及其制造方法 - Google Patents
印刷电路板测试接入点结构及其制造方法 Download PDFInfo
- Publication number
- CN1602138A CN1602138A CNA2004100800893A CN200410080089A CN1602138A CN 1602138 A CN1602138 A CN 1602138A CN A2004100800893 A CNA2004100800893 A CN A2004100800893A CN 200410080089 A CN200410080089 A CN 200410080089A CN 1602138 A CN1602138 A CN 1602138A
- Authority
- CN
- China
- Prior art keywords
- access point
- test access
- trace
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了用于接入印刷电路板的测试点的测试接入点结构及其制造方法。在迹线沿着xy平面印刷的xyz坐标系统中,z轴尺寸被用于实现测试接入点结构。每一个测试接入点结构在位于迹线上方的测试接入点被导电连接到迹线,并沿着xyz坐标系统的z轴位于印刷电路板外露表面的上方,以对于外部器件的电学探测是可接入的。
Description
技术领域
本发明一般地涉及印刷电路板测试,更具体地说,本发明涉及印刷电路板测试接入点结构及其制造方法。
背景技术
传统上,电路内测试器(In-circuit tester,ICT)使用“针床”(bed-of-nails,BON)来获得与电路布线(迹线、网络、焊盘)之间的电连接,以获得测试所需的控制和观测能力。这需要在电路网络的布图(layout)内具有可以作为ICT探针的靶标(target)的接入点。测试接入点(testaccess point)通常是直径为28到35密尔的、被连接到印刷电路板上的迹线的圆形靶标。在一些情况下,这些靶标是故意添加的测试焊盘,在另外一些情况下,靶标是围绕已经设置在印刷电路中的过孔的“过孔”焊盘。
可靠且可重复地碰触较小直径的靶标变得越来越难,尤其是在测试夹具(test fixture)可能包含几千个这样的探针的时候。人们总是期望使用较大直径的靶标,但是这与朝向更高密度和更小几何尺寸器件发展的行业趋势本质上是冲突的。
另一个行业趋势是使用越来越高速的逻辑系列。1兆赫兹(MHz)的设计变成10兆赫兹的设计,然后是100兆赫兹的设计,现在已经到达千兆赫兹的领域。逻辑速度的这种增长要求业界关注用于更高速互连的板布图规则。这些规则的目的是创建将噪声、串扰和信号反射最小化的可控的阻抗通路。
传输高速数据的优选方式是通过差分传输(differential transmission)信号。图l图示了在印刷电路板100的一部分上的典型差分传输信号迹线102a、102b的重要的布图参数。如所图示的,印刷电路板100被形成为多个层。在图示的实施例中,印刷电路板l00包括层叠在衬底105上的接地层104,层叠在接地层104上的电介质103,层叠在电介质103上的迹线102a、102b,以及层叠在迹线102a、102b以及电介质103的露出表面上的防焊层(solder mask)106。在这种布图中,存在大量的关键参数影响信号通路的阻抗。这些参数包括迹线宽度110、迹线间隔111、迹线厚度112,以及防焊层和板材料的介电常数。这些参数影响迹线的电感、电容和电阻(表面效应和DC),它们共同决定传输阻抗。比较理想的情况是在整个运行中控制每一条迹线102a、102b的这个值。
在更高速的设计中,控制迹线的对称性也是很重要的。理想地,两条通路102a、102b长度应该是相同的,如图2A所示。但是,在拥挤的印刷电路板上引导信号需要通路弯曲和转弯,这使得获得相匹配的长度和对称性更加困难。在一些情况下,必须在通路中包括串连元件(例如串连终端或直流阻塞电容器),而这些元件的尺寸与布图参数的尺寸不同。例如,图2B图示了在差分信号迹线102a、102b上的直流阻塞电容器114a、114b。信号可能必须要经过连接器,这增加了难度。
当考虑测试时,会出现额外的难度。测试需要测试器在特定的探针靶标处接入电路迹线。布图的规则一般要求测试靶标相距至少50密尔,并且可能要求测试点靶标的直径远大于迹线的宽度。图2C图示了在差分信号迹线102a、102b上对称放置的相距50密尔的测试靶标115a、115b。图2D图示了在差分信号迹线102a、102b上不对称布置的至少相距50密尔的测试靶标115a、115b。图2E图示了在差分信号迹线102a、102b上相对于直流阻塞电容器114a、114b不对称布置的至少相距50密尔的测试靶标115a、115b,并且图2F图示了在电容器114a、114b自身上实现的测试靶标115a、115b,这需要电容器在差分信号迹线102a、102b上的不对称定位。
测试靶标115a、115b的定位可能有问题。在一些情况下,保持靶标之间的最小间隔(最小一般为50密尔)的要求与可控的阻抗布图规则是直接冲突的。这些冲突或者导致可控的阻抗完整性上的让步,或者导致靶标放置的被迫减少从而导致可测试性的降低。因为信号速度在继续增长,因此这一问题只会更加严重。
发明内容
本发明通过使迹线在x、y轴尺寸上的扰动最小化并利用z轴尺寸,解决了在印刷电路板上布置测试接入点的传统技术所面临的冲突问题。具体来说,本发明使用迹线厚度来实现测试接入点,从而允许在沿着迹线的任何地方设置测试接入点。这允许根据给定测试夹具的夹具探针的位置来对具有测试接入点的印刷电路板进行设计,而不是象现有技术中的那样反过来。
在一个优选的实施例中,焊珠在期望测试接入点的地方被导电连接到迹线的上表面。在该实施例中,在电介质上印刷或沉积迹线之后,在迹线以及下覆的电介质的外露表面上方沉积防焊层,防焊层在期望测试接入点的地方具有孔。然后,用焊膏覆盖防焊层,填充层中的任何孔。焊膏由焊料和熔剂组成。然后,加热焊膏以蒸发掉熔剂,使得焊料从所述孔的壁回缩,以形成从它们各自孔壁的上方伸出的焊珠。防焊层孔的尺寸决定焊珠的最终直径。因此,可以直接沿着迹线实现测试接入点结构,而仍具有足够大的直径可被探测,并仍旧满足板布图的要求。
在优选的实施例中,测试接入点结构与迹线不是集成的,而是在印刷电路板上已经印刷迹线之后被添加到迹线上的。在可替换实施例中,测试接入点结构可以被集成到迹线上,并且在迹线自身的形成期间被形成。
为了补偿由于测试接入点结构引起的在测试接入点对迹线阻抗的任何不期望的间接影响,可以减小在测试接入点处的迹线宽度。
附图说明
参照下面的详细描述并结合附图考虑,对本发明的更完整的理解及其所带的优点将变得更加清楚,在附图中相同的附图标记指示相同的或类似的元件,其中:
图1是具有差分信号迹线的传统印刷电路板的横截面侧视图,示出了在xyz坐标系统中的x和z轴尺寸;
图2A是图1的印刷电路板的俯视图,示出了差分信号迹线在xyz坐标系统中的x和y轴尺寸;
图2B是印刷电路板的俯视图,示出了具有电容器的一对差分信号迹线在xyz坐标系统中的x和y轴尺寸;
图2C是印刷电路板的俯视图,示出了具有对称布置的测试接入点焊盘的一对差分信号迹线在xyz坐标系统中的x和y轴尺寸;
图2D是印刷电路板的俯视图,示出了具有不对称布置的测试接入点焊盘的一对差分信号迹线在xyz坐标系统中的x和y轴尺寸;
图2E是印刷电路板的俯视图,示出了具有电容器和不对称布置的测试接入点焊盘的一对差分信号迹线在xyz坐标系统中的x和y轴尺寸;
图2F是印刷电路板的俯视图,示出了具有电容器的一对差分信号迹线在xyz坐标系统中的x和y轴尺寸,所述电容器具有与其为一个整体的测试接入点焊盘;
图3A是印刷电路板的一部分的俯视图,示出了具有根据本发明原理实现的测试接入点结构的迹线在xyz坐标系统中的x和y轴尺寸;
图3B是示出了图3A所示的印刷电路板那一部分和迹线在xyz坐标系统中的x和z轴尺寸的横截面侧视图;
图3C是示出了图3A和图3B所示的印刷电路板那一部分和迹线在xyz坐标系统中的y和z轴尺寸的横截面侧视图;
图4是图示了在印刷电路板的迹线上制造本发明的测试接入点结构的优选方法的操作流程图;
图5A是印刷电路板的一部分的俯视图,示出了具有根据图4方法实现的测试接入点的一对差分信号迹线在xyz坐标系统中的x和y轴尺寸;
图5B是示出了在涂覆防焊层之后但在涂覆焊膏之前,图5A所示的印刷电路板那一部分和迹线在xyz坐标系统中的x和z轴尺寸的横截面侧视图;
图5C是示出了在涂覆防焊层之后但在涂覆焊膏之前,图5A和图5B所示的印刷电路板那一部分和迹线在xyz坐标系统中的y和z轴尺寸的横截面侧视图;
图5D是示出了在涂覆焊膏之后,图5A至图5C所示的印刷电路板那一部分和迹线在xyz坐标系统中的x和z轴尺寸的横截面侧视图;
图5E是示出了在涂覆焊膏之后,图5A至图5D所示的印刷电路板那一部分和迹线在xyz坐标系统中的y和z轴尺寸的横截面侧视图;
图5F是示出了在焊接之后,图5A至图5E所示的印刷电路板那一部分和迹线在xyz坐标系统中的x和z轴尺寸的横截面侧视图;
图5G是示出了在焊接之后,图5A至图5F所示的印刷电路板那一部分和迹线在xyz坐标系统中的y和z轴尺寸的横截面侧视图;
图6A是印刷电路板的一部分的俯视图,示出了在印刷电路板的差分迹线上实现的一对测试接入点、以及一对相应的圆形测试探针在xyz坐标系统中的x和y轴尺寸,图示了探针中心未对准时的探针与TAP的接触;
图6B是图6A所示的印刷电路板那一部分和迹线在xyz坐标系统中的x和z轴尺寸的横截面侧视图;
图6C是图6A至图6B所示的印刷电路板那一部分和迹线在xyz坐标系统中的y和z轴尺寸的横截面侧视图;
图7是图示了在印刷电路板的迹线上制造本发明的测试接入点结构的可替换的另一优选方法的操作流程图;
图8A是印刷电路板的一部分的横截面侧视图,示出了根据图7方法实现的测试接入点在xyz坐标系统中的y和z轴尺寸;
图8B是印刷电路板的一部分的横截面侧视图,示出了根据图7方法实现的测试接入点在xyz坐标系统中的x和z轴尺寸;
图9A是印刷电路板的一部分的俯视图,示出了使用迹线窄化的一对测试接入点的可替换实施例在xyz坐标系统中的x和y轴尺寸,所述窄化用于抵偿由于增加了测试接入点结构引起的传输线特性的改变;
图9B是示出了图9A所示的印刷电路板那一部分在xyz坐标系统中的x和z轴尺寸的横截面侧视图;
图9C是示出了图9A至图9B所示的印刷电路板那一部分在xyz坐标系统中的y和z轴尺寸的横截面侧视图;
图10A是印刷电路板的一部分的俯视图,示出了使用迹线窄化的一对测试接入点的另一个可替换实施例在xyz坐标系统中的x和y轴尺寸,所述窄化用于抵偿由于增加了测试接入点结构引起的传输线特性的改变;
图10B是示出了图10A所示的印刷电路板那一部分在xyz坐标系统中的x和z轴尺寸的横截面侧视图;以及
图10C是示出了图10A至图10B所示的印刷电路板那一部分在xyz坐标系统中的y和z轴尺寸的横截面侧视图。
具体实施方式
现在转到本发明的具体实施方式,关于在x轴表示迹线宽度、y轴表示迹线长度、z轴表示迹线厚度的xyz坐标系统中限定的迹线,本领域的技术人员知道当前在印刷电路板上设置测试接入点的技术只使用x和y轴尺寸。本发明通过利用z轴尺寸即迹线厚度而采取了不同的途径。从这点上说,本发明的测试接入点是印刷电路板迹线上的局部“高点”,其对迹线的阻抗没有很大影响而且可以作为探针的靶标。
图3A至图3C图示了根据本发明实现的测试接入点的示例性实施例。如图3A至图3C所示,印刷电路板1包括衬底5、接地层4以及具有印刷、沉积或附接在其上的迹线2的至少一个电介质层3。在迹线2和电介质层3的外露表面上层叠有防焊层6,防焊层6在测试接入点结构8所处位置上的迹线2的上方具有孔7。测试接入点结构8被导电附接到在测试接入点处防焊层孔7内的迹线2上。测试接入点结构8从防焊层6的外露的周围表面上方突出,以形成迹线2上的外露的局部高点,在印刷电路板1的测试期间该高点可以被用作夹具探针的测试靶标。在优选实施例中,测试接入点结构8是长度(在y轴上)比迹线的宽度(在x轴上)大的焊珠,以提供探针成功接入的最大可能性。
在测试接入点结构8的优选制造方法中,本发明利用现有的印刷电路板制造工艺,从而保持了低成本。如本领域中所公知的,实际上每一个印刷电路板都被构造成高速信号出现在外部层上,因为外部层上的阻抗更容易控制。两个外部层一般涂有防焊层,用于保证只有露出的铜(或其他导电材料)区域将保留通过丝网印刷工艺涂覆的焊膏。防焊层中的孔保证只有应该被焊接的铜的那些区域接收焊膏。
图4是在印刷电路板的迹线上制造测试接入点结构的优选方法200的操作流程图,图5A至图5G包括在根据图4的方法制造测试接入点结构18a、18b期间,印刷电路板10的一部分的各种视图。现在参照图4以及图5A至图5G,在制造本发明的测试接入点结构的优选方法中,在步骤201,制造印刷电路板10并印刷、沉积或层叠迹线12a、12b,其中在迹线12a、12b上将实现测试接入点结构18a、18b。在步骤202,在印刷电路板防焊层16中、在迹线12a、12b上方处于期望的测试接入点的位置,界定(define)并实现测试接入点孔17a、17b(此外还有用于传统焊点的孔19a、19b、19c、19d,传统焊点例如为“引脚到迹线”焊点),如图5A、5B和5C所图示的。测试接入点孔17a、17b被设计为比它们各自迹线12a、12b的宽度稍微大些,并且可以伸展到比它们的宽度长出三到十或者更多倍的长度。通过将测试接入点孔17a、17b设计为只是稍大于它们各自的迹线宽度,如图5B中的孔17a和迹线12a所示,迹线宽度尺寸本身不受影响,这允许在结束板布图之后再确定测试接入点的位置。测试接入点孔17a、17b在防焊层16中的位置按照最小探针间距规则以及与必须避开的其他器件的靠近程度的规则来控制。
一旦已将测试接入点孔17a、17b定位并且已生成防焊层16,印刷电路板的制造就如本领域中通常的情况继续进行。因此,在步骤203,焊膏11被涂覆到板10上,从而填充防焊层孔17a、17b,使用标准的公知丝网工艺,如图5D和5E中的孔17a所示。孔17a的面积决定孔17a中的焊膏11的体积。
在步骤204,例如使用回流焊接技术,将焊膏焊接到由防焊层露出的导电区域。焊接是完全公知的工艺。如本领域中所公知的,焊膏是约90%的金属和10%的熔剂。当焊膏在回流焊接过程中熔化时,熔剂蒸发掉,防止焊料氧化并减小了最终的体积。表面张力使焊膏从由防焊层孔界定的直线形改变成由露出的铜界定的半球形。这样,熔化的焊料将从防焊层16中的测试接入点孔17a的壁20回缩,并形成珠18,如图5F和5G所示,可以比防焊层16高出某个距离21。这个距离,或者说测试接入点结构在xyz坐标系统的z轴上的厚度21,由露出的迹线12a、12b的面积以及焊膏11的最初体积来决定。
一旦确定了测试接入点结构的位置,就可以设计ICT夹具圆形测试探针22a、22b的定位,如图6A、6B和6C所示,以保证即使探针中心有预料的未对准情况,也将碰触测试接入点结构18a、18b(在该实施例中是焊珠)。探针头24a和24b的面积可以做得比一般的测试靶标面积(28至35密尔)大,以增大探测成功可能性,探测成功可能性受到探针密度、与一定不能接触的附近器件的靠近程度限制。
在焊珠测试接入点结构的可替换实施例中,在迹线印刷工艺中,在预定的测试接入点位置可以增加迹线本身的厚度。图7图示了根据该可替换实施例用于制造测试接入点结构的方法210。如所图示的,一旦在步骤212中已确定板布图,那么就在步骤212中确定测试接入点沿着迹线的位置。在印刷电路板的制造期间,在步骤213,在电介质层的上方印刷、沉积或层叠迹线。对于在给定迹线上的每一个测试接入点的位置来说,迹线材料的厚度在该位置处都增加。
图8A示出了根据图7用于制造测试接入点结构的方法实现的一对差分信号迹线在xyz坐标系统中在y和z轴的尺寸,图8B示出了x和z轴尺寸。印刷电路板30包括衬底35,其上覆盖有接地层34,还覆盖有至少一对电介质33和迹线层32。露出的迹线层32在实现测试接入点结构38a、38b的测试接入点位置上更厚。测试接入点结构38a、38b比防焊层36高出预定厚度39。如图8A所示,迹线层32随着其沿y轴在两个方向上逐渐靠近测试接入点结构38a的位置而逐渐变得更厚,最后到达局部“厚”点,实现了测试接入点结构38a。
本发明的改进在于协调迹线布图的改变以及测试接入点结构的布置,用于保证测试接入点结构不会由于迹线在局部区域中厚度的明显改变而引起对迹线阻抗的不期望的间接影响。在布图中存在几个可以用于减轻由测试接入点结构引起的阻抗“突起”的可控因素。这些因素包括迹线的宽度和间距。例如,迹线宽度在测试接入点结构位置的局部区域可以被窄化。迹线的窄化通常将增大迹线的电感并减小迹线的电容。但是,因为测试接入点结构将具有相反的效应,因此迹线形状的改变将抵偿由在迹线的局部区域中的测试接入点而引起的改变。
在测试接入点区域中迹线宽度窄化的一个实施例在图9A、图9B和图9C中示出。如那里所示的,印刷电路板50包括衬底55,其上覆盖有接地层54,还覆盖有至少一对电介质53和迹线层52。在上部迹线层52和电介质53的外露表面的上方覆盖有防焊层56,防焊层56在测试接入点结构58所处的位置上具有孔57。在该实施例中,迹线厚度基本上是不变的,并且测试接入点使用结合图4和图5A至图5G描述的焊珠工艺来实现。但是,在该实施例中,如图9A和9B所示,迹线52的宽度在测试接入点位置被窄化,而在没有测试接入点被附接到迹线52的位置上重新回到基本不变的宽度52b。因此,在测试接入点位置的迹线窄化用于抵偿由在测试接入点位置的局部区域中的测试接入点结构引起的阻抗、电容和电感的变化。
在图10A、图10B和图10C中图示了在测试接入点结构的区域中的迹线宽度窄化的另一个实施例。如那里所图示的,印刷电路板60包括衬底65,其上覆盖有接地层64,还覆盖有至少一对电介质63和迹线层62。在上部迹线层62和电介质63的外露表面的上方覆盖有防焊层66,防焊层66在测试接入点结构68所处的位置上具有孔67。在该实施例中,迹线厚度67在没有实现测试接入点结构的区域中基本上是不变的,而在测试接入点结构的位置处增大。测试接入点结构68使用结合图7、图8A和图8B描述的工艺来实现。但是,在该实施例中,如图10A和10B所示,迹线62的宽度62a在测试接入点位置被窄化,而在没有测试接入点被附接到迹线62的位置上重新回到基本上不变的宽度62b。因此,在测试接入点位置的迹线窄化用于抵偿由在测试接入点位置的局部区域中的测试接入点结构引起的阻抗、电容和电感的变化。
从上面对本发明的详细描述中将了解,本发明独特地解决了在印刷电路板上布置测试接入点的传统技术所面临的冲突问题。具体来说,在现有的范例中,测试接入点被看作是由探针碰触的印刷电路板上的“靶标”。在本发明所提出的新的示例中,通过焊珠或者增加的迹线厚度,而将探针集成到印刷电路板自身上,而夹具探针被看作是靶标。因为在本发明中将迹线在x和y轴上的扰动最小化,并且使用迹线的z轴尺寸来实现测试接入点,因此几乎可以在沿着迹线的任何地方设置测试接入点。这允许根据给定测试夹具的夹具探针的位置来对板上测试接入点的布置做出决定,而不是象现有技术中的那样反过来。
虽然为了说明的目的已经公开了本发明的优选实施例,但是本领域中的技术人员将了解各种修改、添加和替换都是可能的,而不会脱离由所附权利要求公开的本发明的范围和精神。随着时间的推移,会发现当前公开的发明可能具有其他优点或用途,这也是可能的。
Claims (25)
1.一种在印刷电路板上的测试接入点结构,包括:
印刷在电介质上的迹线;
以防焊层厚度为特征、并层叠在所述迹线上方的防焊层,所述防焊层在测试接入点位置具有孔,该孔露出所述迹线的一部分;以及
被焊接到在所述防焊层的所述孔中的所述迹线的所述露出部分的焊珠,所述焊珠从所述孔中突出,并且具有比所述防焊层厚度更大的焊珠厚度。
2.根据权利要求1所述的测试接入点,其中:
所述迹线的特征在于,在通向所述测试接入点位置时具有基本不变的迹线宽度,在所述测试接入点位置具有比所述基本上不变的迹线宽度更窄的迹线宽度。
3.一种在印刷电路板上的测试接入点结构,包括:
在电介质的xyz坐标系统中沿着xy平面印刷的迹线,所述迹线一般以沿着垂直于所述电介质xy平面的z轴的迹线厚度为特征;
在测试接入点处被导电连接到所述迹线的测试接入点结构,所述测试接入点结构沿着xyz坐标系统中的z轴从所述印刷电路板的外露表面上方突出来,以对于外部器件的电学探测是可接入的。
4.根据权利要求3所述的测试接入点,其中,所述迹线的特征在于,在通向所述测试接入点时具有基本不变的迹线宽度,在所述测试接入点处具有比所述基本上不变的迹线宽度更窄的迹线宽度。
5.根据权利要求3所述的测试接入点,其中,所述测试接入点包括焊珠。
6.根据权利要求5所述的测试接入点,其中,所述迹线的特征在于,在通向所述测试接入点时具有基本不变的迹线宽度,在所述测试接入点处具有比所述基本上不变的迹线宽度更窄的迹线宽度。
7.根据权利要求3所述的测试接入点,其中,所述测试接入点被形成为与所述迹线集成在一起,并且以在所述测试接入点处的厚度增加为特征。
8.根据权利要求7所述的测试接入点,其中,所述迹线的特征在于,在通向所述测试接入点时具有基本不变的迹线宽度,在所述测试接入点处具有比所述基本上不变的迹线宽度更窄的迹线宽度。
9.根据权利要求3所述的测试接入点,还包括:
层叠在所述迹线上的防焊层,所述防焊层具有露出所述测试接入点结构的孔,其中,所述测试接入点结构沿着所述xyz坐标系统的所述z轴从所述印刷电路板上的所述防焊层的外露表面上方突出来,以对于所述外部器件的电学探测是可接入的。
10.根据权利要求9所述的测试接入点,其中,所述测试接入点包括焊珠/焊料突起。
11.根据权利要求10所述的测试接入点,其中,所述迹线的特征在于,在通向所述测试接入点时具有基本不变的迹线宽度,在所述测试接入点处具有比所述基本上不变的迹线宽度更窄的迹线宽度。
12.根据权利要求9所述的测试接入点,其中,所述测试接入点被形成为与所述迹线集成在一起,并且以在所述测试接入点处的厚度增加为特征。
13.根据权利要求12所述的测试接入点,其中,所述迹线的特征在于,在通向所述测试接入点时具有基本不变的迹线宽度,在所述测试接入点处具有比所述基本上不变的迹线宽度更窄的迹线宽度。
14.一种用于实现印刷电路板的测试接入点结构的方法,所述方法包括:
在电介质上沿着xyz坐标系统中的xy平面印刷迹线,所述迹线一般以沿着垂直于所述电介质xy平面的z轴的迹线厚度为特征;
在所述迹线上沉积防焊层,所述防焊层在测试接入点位置具有孔,该孔露出所述迹线的一部分,所述防焊层以不变的厚度为特征;以及
将测试接入点结构导电连接到在所述防焊层的所述孔中的所述迹线的所述露出部分,所述测试接入点结构从所述印刷电路板的所述外露表面上方突出来,以对于外部器件的电学探测是可接入的。
15.根据权利要求14所述的方法,还包括:
在所述测试接入点处使所述迹线的宽度变窄。
16.根据权利要求15所述的方法,其中:
将测试接入点结构导电连接到在所述防焊层的所述孔中的所述迹线的所述露出部分的所述方法包括:
用焊膏填充所述孔,所述焊膏包括焊料和熔剂;以及
熔化所述焊膏以使所述熔剂蒸发,使得所述焊料从所述孔的壁回缩,以形成从所述孔的所述壁上方突出的焊珠。
17.根据权利要求14所述的方法,其中:
将测试接入点结构导电连接到在所述防焊层的所述孔中的所述迹线的所述露出部分的所述方法包括:
用焊膏填充所述孔,所述焊膏包括焊料和熔剂;以及
熔化所述焊膏以使所述熔剂蒸发,使得所述焊料从所述孔的壁回缩,以形成从所述孔的所述壁上方突出的焊珠。
18.一种用于实现印刷电路板的测试接入点结构的方法,所述方法包括:
确定测试接入点沿着所述印刷电路板的迹线的位置;
在所述印刷电路板的电介质上在xyz坐标系统中沿着xy平面涂覆所述迹线,所述迹线一般以沿着所述xyz坐标系统的z轴基本上不变的迹线厚度为特征,其中,所述迹线厚度在所述测试接入点位置增大,以形成从所述印刷电路板的外露表面上方突出的测试接入点结构,以对于外部器件的电学探测是可接入的。
19.根据权利要求18所述的方法,还包括:
在所述测试接入点处使所述迹线的宽度变窄。
20.一种用于在印刷电路板上实现测试接入点结构的方法,所述方法包括:
获得在测试夹具的xyz坐标系统的xy平面中夹具探针的夹具探针位置;
确定当所述印刷电路板被安装在所述测试夹具中时,与所述夹具探针位置相对应的相应的测试接入点在所述印刷电路板的xyz坐标系统的xy平面中的位置;
在所述印刷电路板的电介质上印刷迹线,所述迹线沿着所述印刷电路板的所述xy平面被印刷并通过所述测试接入点位置,并且一般以沿着与所述印刷电路板的所述xy平面垂直的z轴的迹线厚度为特征;
将测试接入点结构导电连接到在所述测试接入点位置的所述迹线,所述测试接入点结构从所述印刷电路板的所述外露表面上方突出来,以对于所述外部夹具探针的电学探测是可接入的。
21.根据权利要求20所述的方法,其中,所述将测试接入点结构导电连接到在所述测试接入点位置的所述迹线的步骤包括:
将所述测试接入点形成为与所述迹线集成一体。
22.根据权利要求21所述的方法,其中,所述将测试接入点结构导电连接到在所述测试接入点位置的所述迹线的步骤包括:
增大所述迹线在所述测试接入点位置的厚度。
23.根据权利要求22所述的方法,包括:
在所述迹线上方沉积一个或多个印刷电路板层,所述一个或多个印刷电路板层中的每一个都在所述测试接入点位置具有孔,所述孔露出所述迹线。
24.根据权利要求20所述的方法,其中,所述将测试接入点结构导电连接到在所述测试接入点位置的所述迹线的步骤包括:
在所述测试接入点位置将焊料突起附接到所述迹线。
25.根据权利要求24所述的方法,包括:
在将所述焊料突起在所述测试接入点位置附接到所述迹线之前,在所述迹线上沉积一个或多个印刷电路板层,所述一个或多个印刷电路板层中的每一个都在所述测试接入点位置具有孔,所述孔露出所述迹线。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/670,649 | 2003-09-24 | ||
US10/670,649 US7307222B2 (en) | 2003-09-24 | 2003-09-24 | Printed circuit board test access point structures and method for making the same |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1602138A true CN1602138A (zh) | 2005-03-30 |
Family
ID=34313859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2004100800893A Pending CN1602138A (zh) | 2003-09-24 | 2004-09-24 | 印刷电路板测试接入点结构及其制造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7307222B2 (zh) |
CN (1) | CN1602138A (zh) |
DE (1) | DE102004045719B4 (zh) |
MY (1) | MY137474A (zh) |
SG (2) | SG110203A1 (zh) |
TW (1) | TW200520637A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102209433A (zh) * | 2010-03-30 | 2011-10-05 | 鸿富锦精密工业(深圳)有限公司 | 电路板引脚布局架构 |
CN105009693A (zh) * | 2013-03-01 | 2015-10-28 | 高通股份有限公司 | 具有细间距迹线上的测试焊盘的封装基板 |
CN105611713A (zh) * | 2015-12-22 | 2016-05-25 | 广东欧珀移动通信有限公司 | Pcb板及其制作方法 |
CN110501567A (zh) * | 2019-08-01 | 2019-11-26 | RealMe重庆移动通信有限公司 | 一种功耗测试装置 |
CN110911381A (zh) * | 2018-09-14 | 2020-03-24 | 三星显示有限公司 | 薄膜封装体 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7292452B2 (en) * | 2004-06-10 | 2007-11-06 | Intel Corporation | Reference layer openings |
US7138792B2 (en) * | 2004-10-25 | 2006-11-21 | Lsi Logic Corporation | Programmable power personality card |
US7190157B2 (en) * | 2004-10-25 | 2007-03-13 | Agilent Technologies, Inc. | Method and apparatus for layout independent test point placement on a printed circuit board |
US7504589B2 (en) * | 2004-10-25 | 2009-03-17 | Agilent Technologies, Inc. | Method and apparatus for manufacturing and probing printed circuit board test access point structures |
US20060129955A1 (en) * | 2004-12-10 | 2006-06-15 | Jacobsen Chris R | Printed circuit board development cycle using probe location automation and bead probe technology |
US7518384B2 (en) * | 2005-01-31 | 2009-04-14 | Agilent Technologies, Inc. | Method and apparatus for manufacturing and probing test probe access structures on vias |
KR100663364B1 (ko) * | 2005-07-12 | 2007-01-02 | 삼성전자주식회사 | 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들 |
US7797663B2 (en) * | 2007-04-04 | 2010-09-14 | Cisco Technology, Inc. | Conductive dome probes for measuring system level multi-GHZ signals |
US8310256B2 (en) | 2009-12-22 | 2012-11-13 | Teradyne, Inc. | Capacitive opens testing in low signal environments |
US8760185B2 (en) * | 2009-12-22 | 2014-06-24 | Anthony J. Suto | Low capacitance probe for testing circuit assembly |
US20130277095A1 (en) * | 2010-10-15 | 2013-10-24 | Advanced Flexible Circuits Co., Ltd. | Double-side-conducting flexible-circuit flat cable with cluster section |
DE102012013347B4 (de) * | 2012-07-06 | 2022-10-13 | Stiebel Eltron Gmbh & Co. Kg | Elektronische Leiterplatine und Verfahren zum Installieren eines Sensors an einem Heizblock für einen Durchlauferhitzer |
EP3100283A4 (en) * | 2014-01-27 | 2017-11-29 | Angiometrix Corporation | Methods and apparatus for electrically stable connectors |
JP6659253B2 (ja) * | 2015-06-24 | 2020-03-04 | 住友電工プリントサーキット株式会社 | フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 |
DE102015220025A1 (de) * | 2015-10-15 | 2017-04-20 | Continental Automotive Gmbh | Mehrschichtige Leiterplatte |
US10893605B2 (en) * | 2019-05-28 | 2021-01-12 | Seagate Technology Llc | Textured test pads for printed circuit board testing |
TWI712136B (zh) * | 2020-02-26 | 2020-12-01 | 頎邦科技股份有限公司 | 覆晶接合結構及其線路基板 |
TWI796549B (zh) * | 2020-02-26 | 2023-03-21 | 頎邦科技股份有限公司 | 線路板 |
US20220098472A1 (en) * | 2020-09-29 | 2022-03-31 | Cnpc Usa Corporation | Composition and Method for Breaking Synthetic-Polymer-Type Stimulation Fluids |
CN114398850B (zh) * | 2022-03-25 | 2022-06-03 | 苏州浪潮智能科技有限公司 | 一种防止pcb丝印影响高速信号阻抗变化的方法和装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06164091A (ja) * | 1992-11-26 | 1994-06-10 | Sankyo Seiki Mfg Co Ltd | 回路基板 |
US5326428A (en) * | 1993-09-03 | 1994-07-05 | Micron Semiconductor, Inc. | Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability |
JPH07140209A (ja) * | 1993-09-20 | 1995-06-02 | Fujitsu Ltd | 回路配線基板の検査装置およびその検査方法 |
US5539153A (en) * | 1994-08-08 | 1996-07-23 | Hewlett-Packard Company | Method of bumping substrates by contained paste deposition |
JP4066522B2 (ja) * | 1998-07-22 | 2008-03-26 | イビデン株式会社 | プリント配線板 |
US6444561B1 (en) * | 2000-10-02 | 2002-09-03 | Industrial Technology Research Institute | Method for forming solder bumps for flip-chip bonding by using perpendicularly laid masking strips |
US6922049B2 (en) * | 2003-02-04 | 2005-07-26 | Mitac International Corp. | Testing method for a printed circuit board formed with conductive traces for high-frequency differential signal transmission |
-
2003
- 2003-09-24 US US10/670,649 patent/US7307222B2/en active Active
-
2004
- 2004-09-09 SG SG200405968A patent/SG110203A1/en unknown
- 2004-09-09 SG SG200700067A patent/SG129435A1/en unknown
- 2004-09-16 TW TW093128005A patent/TW200520637A/zh unknown
- 2004-09-21 DE DE102004045719A patent/DE102004045719B4/de not_active Expired - Fee Related
- 2004-09-22 MY MYPI20043883A patent/MY137474A/en unknown
- 2004-09-24 CN CNA2004100800893A patent/CN1602138A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102209433A (zh) * | 2010-03-30 | 2011-10-05 | 鸿富锦精密工业(深圳)有限公司 | 电路板引脚布局架构 |
CN105009693A (zh) * | 2013-03-01 | 2015-10-28 | 高通股份有限公司 | 具有细间距迹线上的测试焊盘的封装基板 |
CN105009693B (zh) * | 2013-03-01 | 2019-05-07 | 高通股份有限公司 | 具有细间距迹线上的测试焊盘的封装基板 |
CN105611713A (zh) * | 2015-12-22 | 2016-05-25 | 广东欧珀移动通信有限公司 | Pcb板及其制作方法 |
CN110911381A (zh) * | 2018-09-14 | 2020-03-24 | 三星显示有限公司 | 薄膜封装体 |
CN110501567A (zh) * | 2019-08-01 | 2019-11-26 | RealMe重庆移动通信有限公司 | 一种功耗测试装置 |
CN110501567B (zh) * | 2019-08-01 | 2022-07-19 | RealMe重庆移动通信有限公司 | 一种功耗测试装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200520637A (en) | 2005-06-16 |
DE102004045719B4 (de) | 2007-01-25 |
SG129435A1 (en) | 2007-02-26 |
US20050061540A1 (en) | 2005-03-24 |
DE102004045719A1 (de) | 2005-08-11 |
MY137474A (en) | 2009-01-30 |
SG110203A1 (en) | 2005-04-28 |
US7307222B2 (en) | 2007-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1602138A (zh) | 印刷电路板测试接入点结构及其制造方法 | |
CN1188018C (zh) | 用于电子设备的互连器 | |
EP0086961A2 (en) | Multilayer board for the interconnection of high-speed circuits | |
CN1223543A (zh) | 有机板和芯片载体上的线路通道及其制备方法 | |
US9839132B2 (en) | Component-embedded substrate | |
CN1784111A (zh) | 用于制造和探测印刷电路板测试接入点结构的方法和装置 | |
US6563057B2 (en) | Printed circuit board and method for manufacturing same | |
US7518384B2 (en) | Method and apparatus for manufacturing and probing test probe access structures on vias | |
KR20090014360A (ko) | 배선기판 | |
US7190157B2 (en) | Method and apparatus for layout independent test point placement on a printed circuit board | |
CN1761377A (zh) | 电路部件搭载装置 | |
JPH0745938A (ja) | プリント配線板 | |
CN1216422C (zh) | 芯片封装基板电性接触垫的电镀镍/金制作方法与结构 | |
US5496971A (en) | Circuit arrangement for multilayer printed circuit board | |
NL1033546C1 (nl) | Werkwijze voor het vervaardigen van printplaten. | |
CN109673099B (zh) | 多层线路结构及其制作方法 | |
US20050062587A1 (en) | Method and structure of a substrate with built-in via hole resistors | |
KR20030022141A (ko) | 인쇄 회로 기판과 그 제조 방법, 및 적층 인쇄 회로 기판 | |
JPH11102937A (ja) | 両面配線tab用テープ | |
JPH0737630A (ja) | プリント配線板における導通用部品 | |
JP3733644B2 (ja) | 2層配線基板及びその製造方法 | |
JPH08340163A (ja) | プリント配線板 | |
US20100117239A1 (en) | Interconnection structure of electronic device and method of manufacturing package thereof | |
DE102005042546A1 (de) | Verfahren und Vorrichtung zum Herstellen und Sondieren von Gedruckte-Schaltungsplatine-Testzugriffspunktstrukturen | |
JPH0738260A (ja) | 多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned | ||
C20 | Patent right or utility model deemed to be abandoned or is abandoned |