CN1784111A - 用于制造和探测印刷电路板测试接入点结构的方法和装置 - Google Patents

用于制造和探测印刷电路板测试接入点结构的方法和装置 Download PDF

Info

Publication number
CN1784111A
CN1784111A CNA200510116908XA CN200510116908A CN1784111A CN 1784111 A CN1784111 A CN 1784111A CN A200510116908X A CNA200510116908X A CN A200510116908XA CN 200510116908 A CN200510116908 A CN 200510116908A CN 1784111 A CN1784111 A CN 1784111A
Authority
CN
China
Prior art keywords
access point
test access
trace
hole
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200510116908XA
Other languages
English (en)
Inventor
肯尼思·P·帕克
克里斯·R·雅各布森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of CN1784111A publication Critical patent/CN1784111A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Abstract

本发明提出了一种用于制造和探测印刷电路板测试接入点结构的方法和装置。每个测试接入点结构导电地连接到测试接入点处的迹线，并且在印刷电路板的暴露表面之上，以对于夹具探针的探测是可接入的。测试接入点结构可以被设计并制造来在利用夹具探针对测试接入点结构进行初始探测时，允许测试接入点结构变形，以保证夹具探针和测试接入点结构之间的电接触。

Description

用于制造和探测印刷电路板测试接入点结构的方法和装置
技术领域
本发明涉及用于制造和探测印刷电路板测试接入点结构的方法和装置。
背景技术
印刷电路组件(PCA)一般在制造后被测试，以验证板上的焊盘和过孔之间迹线的连续性，并验证加载到PCA上的部件按照规定工作。这种印刷电路组件测试通常利用自动在线(in-circuit)测试仪或ICT来执行，并且需要复杂的测试仪资源。测试仪硬件通常必须能够探测待测板上的导电焊盘、过孔和迹线。
传统上，在线测试仪(ICT)使用“针床”(BON)接入来获得到电路线路(迹线、网路(net)、焊盘)的电气连接性，以用于测试所需的控制和观测能力。这使得电路网路布图内必须具有能够作为ICT探针目标的接入点。测试接入点通常是与印刷电路板上迹线相连接的直径为28到35密耳的圆形目标。在某些情形中，这些目标是故意添加的测试焊盘，而在另一些情形中，这些目标是已被提供在印刷电路中的过孔周围的“过孔”焊盘。
较小直径的目标越来越难以可靠地反复击中，尤其是当测试夹具可能包含几千个这种探针时。总是希望使用较大直径的目标，但是这与朝更高密度和更小几何尺寸器件发展的工业趋势产生了根本冲突。
而另一种工业趋势是使用越来越高速的逻辑系列。一兆赫兹(MHz)的设计变为十兆赫兹的设计，又变成100MHz的设计，现在达到了吉赫兹域。逻辑速度的增加必然使得工业上的注意力转到用于更高速互连的电路板布图规则上来。这些规则的目的是创建一种能够使噪声、串扰和信号反射最小的受控阻抗通路。
传输高速数据的优选方式是通过差分传输信号。图1图示了印刷电路板100的一部分上的一对典型的差分传输信号迹线102a、102b的主要布图参数。如图所示，印刷电路板100被形成为多层。在所图示的实施方式中，印刷电路板100包括成层在基板105之上的接地平面104、成层在接地平面104之上的电介质103、成层在电介质103之上的迹线102a、102b、以及成层在迹线102a、102b和电介质103的暴露表面之上的焊料掩模(solder mask)106。在这种布图中，有多个影响信号路径阻抗的关键参数。这些参数包括迹线宽度110、迹线间隔111、迹线厚度112以及焊料掩模和板材料的介电常数。这些参数影响迹线的电感、电容和电阻(趋肤效应和DC)，其组合在一起确定传输阻抗。希望在每个迹线102a、102b的整个行程上控制该值。
在更高速的设计中，控制迹线的对称性也是重要的。理想地，两条路径102a、102b应该等长，如图2A所示。然而，在拥挤的印刷电路板上路由信号必然有曲线，并导致路径弯曲，这使得匹配长度和对称性更为困难。在某些情形中，在路径中必须包括串接部件(诸如串接端子或隔直电容器)，而这些部件的尺寸不同于布图参数。例如，图2B图示了差分信号迹线102a、102b上的隔直电容器114a、114b。信号可能必须横跨连接器，这增加了难度。
当考虑测试时，出现了额外的难度。测试需要测试仪在特定的探测目标处接入电路迹线。布图规则通常要求测试目标之间至少分隔50密耳，并且可能要求测试点目标的直径大大超过迹线的宽度。图2C图示了差分信号迹线102a、102b上对称布置的相隔50密耳的测试目标115a、115b。图2D图示了差分信号迹线102a、102b上非对称排列但至少相隔50密耳的测试目标115a、115b。图2E图示了差分信号线102a、102b上与离隔直电容器114a、114b非对称排列但至少相隔50密耳的测试目标115a、115b，并且图2F图示了差分信号线102a、102b上在电容器114a、114b自身上所实现的要求电容器非对称定位的测试目标115a、115b。
测试目标102a、102b的定位可能成为问题。在许多情形中，需要在目标之间保持最小间隔(通常是最小为50密耳)，这与受控阻抗布图规则直接冲突。这些冲突要么导致受控阻抗整体性受损，要么导致目标放置时的被迫减小，这导致了可测试性的降低。因为信号速度继续上升且电路板密度增加，所以这一问题只会变得更糟。
发明内容
本发明通过最小化x和y维中的迹线扰动并利用z维，解决了用于印刷电路板上的测试接入点放置的传统技术所面临的冲突问题。具体地说，本发明利用迹线厚度来实现测试接入点，由此允许测试接入点放置在沿着迹线的几乎任何位置处。这反过来使得能够设计根据给定的测试夹具的夹具探针的位置来放置测试接入点的印刷电路板，而现有技术中则相反。
在一个实施例中，焊料珠可以导电地连接到希望测试接入点所在位置处的迹线的顶部表面。在该实施例中，在迹线被印刷或以其他方式被沉积到印刷电路板上之后，在希望测试接入点所在位置处具有孔的焊料掩模可以被沉积在迹线的暴露表面上。具有比焊料掩模孔大的孔的焊料模板可以被成层在焊料掩模孔之上，使得沿着迹线的测试接入点暴露出来。然后可以用焊膏覆盖焊料模板和焊料掩模，填充模板和掩模中的任何孔。焊膏可以是由焊料和焊剂组成的。焊料模板被去除，在电路板上的选中位置处留下了焊膏的岛。然后可以加热焊膏，以烧掉焊剂，使得焊料熔化，并且收缩并形成焊料珠，这些焊料珠凸出到它们各自的焊料掩模孔的壁之上。焊料掩模和模板掩模孔的尺寸确定了焊料珠的最终形状。因此，可以直接沿着迹线实现测试接入点结构，其仍然具有大到足以被探测的直径，并且仍然满足电路板布图需求。
在对印刷电路板进行测试期间，可以用夹具探针来探测测试接入点结构。夹具探针或其他器件可以使测试接入点结构变形，以扰乱任何潜在的表面氧化物或污染，并保证在测试期间与夹具探针的较好的电接触。
附图说明
结合附图，参考下面的详细描述，对本发明的更彻底的理解以及本发明所带来的许多优点将变得清楚起来，并且可以更好地理解它们，附图中相似的标号表示相同或相似的部件，其中：
图1是带有差分信号迹线的传统印刷电路板的横截面侧视图，其示出了x、y、z坐标系统中的x和z维；
图2A是图1的印刷电路板的顶视图，其示出了x、y、z坐标系统中差分迹线的x和y维；
图2B是印刷电路板的顶视图，其示出了一对具有电容器的差分信号迹线的x、y、z坐标系统中的x和y维；
图2C是印刷电路板的顶视图，其示出了一对具有对称排列的测试接入点焊盘的差分信号迹线的x、y、z坐标系统中的x和y维；
图2D是印刷电路板的顶视图，其示出了一对具有非对称排列的测试接入点焊盘的差分信号迹线的x、y、z坐标系统中的x和y维；
图2E是印刷电路板的顶视图，其示出了一对具有电容器、非对称排列的测试接入点焊盘的差分信号迹线的x、y、z坐标系统中的x和y维；
图2F是印刷电路板的顶视图，其示出了一对具有集成有测试接入点焊盘的电容器的差分信号迹线的x、y、z坐标系统中的x和y维；
图3A是印刷电路板的一部分的顶视图，其示出了具有根据本发明原理实现的测试接入点结构的迹线的x、y、z坐标系统中的x和y维；
图3B是示出了图3A的印刷电路板和迹线部分的x、y、z坐标系统中的x和z维的横截面侧视图；
图3C是图3A和3B的印刷电路板和迹线部分的横截面侧视图，其示出了x、y、z坐标系统中的y和z维；
图4是图示了在印刷电路板的迹线上制造本发明的测试接入点结构的优选方法的操作流程图；
图5A是印刷电路板的顶视图，其示出了一对具有根据图4的方法实现的测试接入点结构的差分迹线的x、y、z坐标系统中的x和y维；
图5B是示出了在涂敷焊料掩模之后但是在涂敷焊膏之前，图5A的印刷电路板和迹线部分的x、y、z坐标系统中的x和z维的横截面侧视图；
图5C是示出了在涂敷焊料掩模之后但是在涂敷焊膏之前，图5A和5B的印刷电路板和迹线部分的x、y、z坐标系统中的y和z维的横截面侧视图；
图5D是示出了在涂敷焊膏之后，图5A～5C的印刷电路板和迹线部分的x、y、z坐标系统中的x和z维的横截面侧视图；
图5E是示出了在涂敷焊膏之后，图5A～5D的印刷电路板和迹线部分的x、y、z坐标系统中的y和z维的横截面侧视图；
图5F是示出了在焊接之后，图5A～5E的印刷电路板和迹线部分的x、y、z坐标系统中的x和z维的横截面侧视图；
图5G是示出了在焊接之后，图5A～5F的印刷电路板和迹线部分的x、y、z坐标系统中的y和z维的横截面侧视图；
图6A是印刷电路板的一部分的横截面侧视图，其示出了根据本发明原理实现的测试接入点结构内的迹线；
图6B是示出了在与夹具探针挤压接触之后，图6A的印刷电路板部分的横截面侧视图；
图7是根据本发明的在印刷电路板的迹线上的测试接入点结构的放大的横截面缩微照片；
图8A是印刷电路板的一部分的顶视图，其示出了根据本发明方法的迹线之上的焊料掩模；
图8B是根据本发明方法的焊料模板掩模的一部分的顶视图；
图8C是印刷电路板的一部分的顶视图，其示出了根据本发明的在印刷电路板上层叠在迹线之上的焊料掩模上所层叠的焊料模板掩模；
图9A是示出了图8B～8C的焊料掩模中的圆角矩形(obround)孔的顶视图；
图9B是示出了图8B～8C的焊料模板孔中的方形孔的顶视图；
图10是图示了根据本发明在印刷电路板的迹线上制造测试接入点结构的方法的操作流程图；
图11是示出了根据本发明在印刷电路板的迹线上具有测试接入点结构的印刷电路板的一部分以及与该测试接入点结构接触的夹具探针的横截面侧视图；
图12是图示了根据本发明对印刷电路板的迹线上的测试接入点结构进行测试的方法的操作流程图。
具体实施方式
本发明涉及Kenneth P.Parker、Ronald J.Peiffer和Glen E.Leinbach于2003年9月24日提交并转让给Agilent Technologies，Inc.的题为“印刷电路板测试接入点结构及其制造方法”(Printed Circuit Board Test AccessPoint Structures And Methods For Making The Same)的美国专利申请S/N10/670,649，其教导了印刷电路板上珠状探针或测试接入点结构的基本概念，并且通过引用被结合于此。
现在详细转向本发明，在x、y、z坐标系统(其中x表示迹线宽度，y维表示迹线长度，并且z维表示迹线厚度)中所定义的迹线上，本领域的技术人员将会认识到，用于印刷电路板测试接入点放置的当前技术只利用x和y维。本发明通过利用z维(即，迹线厚度)，采用了不同的方法。在这点上，本发明的测试接入点结构是印刷电路板迹线上的局部“高点”，其不会明显扰乱迹线的阻抗，并且可以被探针瞄准。在本说明书各处，测试接入点结构和珠状探针结构可交换使用。
图3A～3C图示了根据本发明实现的测试接入点结构的示例性实施例。如图3A～3C所示，印刷电路板1包括基板5、接地平面4和至少一个介电层3，其上印刷、沉积或者以其他方式附着有迹线2。在迹线层2和介电层3的暴露表面之上成层有焊料掩模6，焊料掩模具有孔7，孔7形成在迹线2之上放置测试接入点结构8的位置处。在测试接入点处的焊料掩模孔7内，测试接入点结构8被导电地附着到迹线2。测试接入点结构8凸出到周围的焊料掩模6的暴露表面之上，以形成迹线2上暴露的局部高点，其可以被用作在对印刷电路板1进行测试期间夹具探针的测试目标。在一个实施例中，测试接入点结构8是迹线长度(y维中)大于迹线宽度(x维中)的焊珠，以提供最大的探针接入成功率。
在制造测试接入点结构8的一种示例性方法中，本发明可以利用现有的印刷电路板制作工艺，由此使成本低廉。如本领域所公知的一样，实际上，每一块电路板都被构建为在外层上呈现高速信号，这是因为能够更容易地控制外层上的阻抗。两个外层通常也覆盖有焊料掩模，其被用来确保只有暴露的铜(或其他导电材料)区域会保留住通过屏网印刷工艺而涂敷的焊膏。焊料掩模中的孔确保了只有那些应该被焊接的铜的区域才会接收焊膏。
图4是图示了制造印刷电路板的迹线上的测试接入点结构的优选方法200的操作流程图，并且图5A～5G包括在根据图4的方法制造测试接入点结构18a、18b期间，印刷电路板10的一部分的各种视图。现在参考图4并另外参考图5A～5G，在制造测试本发明的测试接入点结构的优选方法中，在步骤201中，制作印刷电路板10，直至印刷、沉积或以其他形式分层堆积了迹线12a、12b，在这两条迹线上要实现测试接入点结构18a、18b。在步骤202中，在迹线12a、12b上所希望的测试接入点的位置，在印刷电路板焊料掩模16中界定并实现测试接入点孔17a、17b(除了用作传统焊接点——例如部件管脚到迹线的焊接点——的孔19a、19b、19c、19d之外)，如图5A、5B和5C所示。
焊料掩模16中测试接入点孔17a、17b的位置由如下规则决定：最小的探针间隔，并且必须避免靠近其他器件。在步骤203中，在焊料模板中界定孔(图8B所示)，并且在步骤204中，焊料模板被敷在掩模16上(图8C所示)，从而沿着焊料模板的对角线，焊料模板中的孔对准在焊料掩模16中的测试接入点孔17a、17b之上。
一旦定位了测试接入点孔17a、17b并且生产了焊料掩模16，则印刷电路板的制作与常规方法一样进行。为此，在步骤205中，使用标准的公知丝网工艺，将焊膏11涂敷到板10，由此填充焊料掩模孔17a、17b，如图5D和5E中孔17a所示。孔(图8b中31)的面积和焊料模板的厚度确定了孔17a中竖立的焊膏11的体积。应该注意，在沉积焊膏时，焊料掩模孔可以不被完全填充，但是在回流步骤期间，任何空隙都被填充。在步骤206中，去除焊料模板，留下焊膏的块或岛11，如图5D和5E所示。
在步骤207中，例如使用回流焊接技术，将焊膏焊接到焊料掩模所暴露的导电区域。焊接是非常熟悉的工艺。如本领域中公知的一样，焊膏是体积上大约50％的金属和50％的焊剂。当在回流焊接期间焊膏熔化时，焊剂被烧掉，这防止了焊料的氧化，并减少了最终体积。表面张力使得焊膏从由掩模孔所界定的直线形状改变为由暴露的铜所界定的半椭圆形状。于是，熔化了的焊料将会从焊料掩模16中的测试接入点孔17a的壁20缩回，并形成珠18，其可以凸出到焊料掩模16之上一定距离21，如图5F和5G所示。在x、y、z坐标系统的z维中，该距离或测试接入点结构厚度21由暴露的迹线12a、12b的面积和焊膏11的初始体积确定。
探测珠状探针或测试接入点的一个重要因素是其与与之相接触的夹具探针之间的电接触电阻。珠状探针在外表面上可能具有或生成表面污染、残留物或氧化物，它们可能降低或提高接触阻抗。一种克服这种由于表面残留物而引起的接触阻抗问题的示例性方法是利用夹具探针使珠状探针变形。图6A图示了基板25(诸如FR4板基板)、接地平面24、电介质23、迹线22、焊料掩模26，其中焊料掩模具有孔27，孔27形成在迹线22上测试接入点结构或珠状探针28在迹线22的暴露表面之上成层的位置处。如图6A所示，测试接入点28在焊料回流之后具有相对圆滑的上表面。
图6B图示了在夹具探针(未示出)以预定大小的力与测试接入点28接触之后，具有变形的上表面32的同一测试接入点28。为了讨论的目的，假设夹具探针与测试接入点或珠28相接触的表面是平坦表面。如果曲率半径足够小，则在夹具探针用预定大小的力与其接触时，由焊料形成的测试接入点结构28变形。典型的夹具探针力大约是4～8盎司。典型焊料(含铅以及无铅)的屈服强度大约是5000psi。于是，当夹具探针第一次与新形成的珠或测试接入点28挤压接触时，测试接入点28将变形为具有基本平坦的顶部，如图6B所示。随着焊料变形，平坦面积32增加，直至平坦面积32大到足以支撑夹具探针力。使珠或测试接入点28变形的过程移位了任何表面氧化物、污染或残留物，使夹具探针与测试接入点28的焊料具有极好的电接触。图7图示了在夹具探针使测试接入点28变形为具有平坦的上表面32之后，迹线22上的实际测试接入点28的放大的截面缩微照片。
作为类比，可以将土豆想象为珠状探针，并且将土豆皮想象为表面污染、残留物或氧化物。土豆被放到平坦的坚硬表面上。代表夹具探针的第二物体具有平坦的坚硬表面，其直径至少与土豆直径一样大，使该第二物体与土豆挤压接触，直至土豆表面开始变形并变平。当这一现象发生时，土豆皮将会破损，并且代表夹具探针的第二物体的平坦表面将会与土豆内部(代表珠状探针的未受污染的焊料)接触。
作为示例性模型，焊料的屈服强度大约是每平方密耳5000psi或0.005磅，或者是每平方密耳0.08盎司。于是，为了支撑典型的4盎司平坦探针，测试接入点28的变平的面积32必须是4/0.08或50平方密耳。假设珠28是5密耳宽、20密耳长，并且大约是3密耳高。假设当夹具探针第一次接触珠28时，没有变平的表面面积。然后，由于夹具探针在焊料上施压，变平的面积32大约是1∶4的宽/长比的椭圆。当该面积增加时，焊料屈服开始变慢，直至具有50平方密耳的“足印”，或者是珠本身总面积的大约1/2。一旦表面面积大到足够支撑夹具探针力，就不再发生变形。随后的探测不会产生任何进一步的变形。
太小的珠28将变平，直至变形导致毁坏，这使得珠“蘑菇”似的膨胀出并展平到焊料掩模上。结果，其一部分可能断裂。另一方面，如果珠28太大，变形量将是小的，并且表面污染可能没有被移位到足以给出良好的电接触。于是，对于预期的探测力，珠28的尺寸是重要的设计参数。发明人已经确定了在上述示例中建议的变形量，并且下面描述的制造方法对测试接入点(珠)28的长寿命及接触电阻给出了极好的结果。
将参考图8A～8C、9A～9B和图10讨论制造珠状探针的方法。在制造本发明的测试接入点28的示例性方法中，在步骤71中，根据传统的制作方法，制作带有迹线的印刷电路板。在步骤72中，将沿印刷电路板上的(一条或多条)迹线的希望的(一个或多个)测试位置确定和实现为圆角矩形的测试接入点孔。测试接入点应该定位为与其他测试接入点以及印刷电路板上安装的器件相隔预定的最小距离，留有预定的安全余量，以确保被用来与测试接入点28接触的夹具探针不会与其他测试接入点、接触其他测试接入点的夹具探针或印刷电路板上安装的其他器件干扰。测试接入点之间的距离主要由被用来与印刷电路板上各个测试接入点相接触的夹具探针的尺寸确定。
如上所述，在步骤72中，在印刷电路板(未示出)上的迹线22之上，在焊料掩模26中(通过标准的照相光学处理)形成了(一个或多个)圆角矩形(具有圆形端的矩形)孔27。圆角矩形孔27可以具有宽W及长L，其中L是从两个圆形端的中心测得的，如图9A所示。圆角矩形孔27总长可以是L+W，并且宽度应该基本上与直接处于其下的迹线22的宽度相同。圆角矩形孔的长度优选地可以沿着迹线的方向。如果迹线宽于3～5密耳，则圆角矩形孔可以比迹线窄，以防止焊料珠变得太大。
在步骤73中，通过标准的照相光学、刻蚀或激光钻孔工艺，在焊料模板掩模30中形成基本方形的孔31。方形孔31的一边可以具有长度D，如图9B所示。在步骤74中，焊料模板30被敷到焊料掩模26上，其中焊料模板30的方形孔31的对角线居中于焊料掩模26中的圆角矩形孔27的中心线上，如图8C所示。虽然其他的配置和排列也是可以的，但是这种布图使将竖立的与信号迹线22直接接触的焊膏量最大。在步骤75中，焊膏通过标准的焊膏屏网工艺，沉积在焊料模板30上。某些焊膏可以被涂敷到信号迹线22的任一侧上的焊料掩模26上。步骤76中，从焊料掩模26去除焊料模板30。在步骤77中，通过标准的焊接回流方法，使焊料回流。方形孔31的对角线的居中使得覆盖有焊膏的迹线22的面积最大，同时减小了在回流工艺期间熔化的焊料为了完全覆盖迹线22而必须流过的可能的“行程”。
当焊料被回流时，由于其对铜或其他导电材料的亲和力，其将在迹线22上展开，并且由于其对掩模材料缺乏亲和力，所以其将退出焊料掩模26。于是，熔化的焊料将在暴露的铜或其他导电材料迹线22上堆成珠。焊膏的方形图案将使得焊能在加模板期间更可靠地粘到板上，并且在从板上去除焊接模板30时不会剥落。长度D优选地应不小于能够在板上可靠地沉积焊料的值。
焊料掩模和模板掩模孔的尺寸可以用来计算珠28的高度和长度。得到的珠28的高度可以由焊料掩模圆角矩形孔27的面积和涂敷到板上的焊膏或回流前焊膏的体积确定。焊料掩模26中圆角矩形孔27的面积是：面积＝W×L+π×(W/2)2。回流前焊膏体积是焊料模板孔31的面积乘以模板厚度T。即，回流前焊膏体积＝T×D2。因为焊膏在体积上是大约50％的焊剂，所以在回流工艺步骤之后，大约50％的焊膏体积将会留下，成为焊料珠28。即，回流后焊料珠28的体积＝T×D2/2。珠28的高度H可以如下：在下层信号迹线22上站立的所得到的珠28将伸出焊料掩模26之上千分之2到3英寸。珠28的高度H大约是回流后焊料体积除以焊料掩模开孔面积，或者是：
H＝(T×D2/2)/(W×L+π×(W/2)2)
给定模板厚度T、模板孔直径D、焊料掩模开孔宽度W和珠高度H，则珠长度L大约是：
L＝((T×D2/2)/(H×W))-π×W/4
图11图示了与根据本发明的测试接入点结构接触的夹具探针的侧视截面图。如图11所示，印刷电路板21包括基板25、接地平面24和至少一个介电层23，其上印刷、沉积或以其他方式附着有至少一条迹线22。焊料掩模26具有形成在迹线22之上的孔，其形成在迹线层22和介电层23的暴露表面之上测试接入点结构28所在的位置处。测试接入点结构28导电地附着到测试接入点处的焊料掩模孔27内的迹线22。测试接入点结构28凸出到周围的焊料掩模26的暴露表面之上，以形成在迹线22上的暴露的局部高点，其在对印刷电路板21进行测试期间可以被夹具探针35作为测试目标而电接触。
如上所述以及如图11所示，当夹具探针35最初与测试接入点结构28挤压接触时，测试接入点结构将变形，并且形成基本平坦的上表面32，这将移走任何可能的表面氧化物、残留物或污染，允许夹具探针35和测试接入点结构28之间具有良好的电接触。夹具探针和测试接入点结构28之间的挤压力可以是来自任何公知的装置，诸如具有轴36、弹簧力机构37和基本平坦的接触区38的弹簧加载的夹具探针35。这种探针可以从夹具探针制造商处获得，诸如Kansas City，Kansas的Interconnect Devices，Inc.。
当前的迹线通常是3～5密耳宽，但是也可以宽到20密耳宽。测试接入点结构或珠状探针结构28可以是大约3～5密耳宽乘15～20-密耳长，并且可以凸出到印刷电路板的暴露表面之上1～3密耳。
夹具探针35可以是任何具有基本平坦或光滑表面的公知夹具探针，诸如标准的35密耳圆头/平坦面电镀夹具探针。当前用于ICT(在线测试仪)测试指南的设计要求由凿形或矛形顶端的探针所探测的最小30密耳直径的测试焊盘。现有技术的ICT夹具可以容易地探测小至23密耳直径的目标。于是，小的测试接入点结构或珠状结构28可以被具有大约25～35密耳直径的平头的任何工业标准探针探测。
另一重要考虑是印刷电路板表面和平坦的夹具探针表面的共面性。在与珠28接触之前，夹具探针的面可能不平行于印刷电路板。如果角度太陡，则夹具探针的边缘可能在与珠28接触之前碰到印刷电路板，导致差的接触或没有接触。在夹具中的夹具探针向印刷电路板施加压力时，典型的印刷电路板略微弯曲。通常非常仔细地设计夹具，以使得这种弯曲保持在规范之内，从而保证所有的探针都压缩到它们的总行程的1/3到2/3之间，以便与印刷电路板上的测试点可靠的接触。标准的ICT探针行程大约是250密耳，因此夹具被设计为确保所有的探针被压缩到80到160密耳之间。
例如，假设16乘22英寸的印刷电路板，考虑最短的16英寸这一维，典型的夹具的共面性必须优于(160-80)/16,000或0.005或0.5％。对于0.5％的共面性，假设35密耳直径的平夹具探针35和1密耳高的珠28。现在假设最坏的情形：恰好在夹具探针边缘的珠28给出的共面性是1/35或2.8％。于是，在现在可以获得的大多数夹具中，共面性和弯曲不应带来问题。
虽然夹具探针可以使用网格状或其他图案的表面，但是平坦表面的夹具探针被认为是较优的，因为前述的表面变形提供了极好的电接触结果，并且克服了网格状表面夹具探针的某些缺点。例如，基本平坦表面的夹具探针将不会刺入到珠28的表面内，并且因此在连续探测时不会损坏珠28。另外，网格图案表面的夹具探针将会更容易地聚集污染，并且同时更难以清理。另外，网格图案的夹具探针的尖锐点在测试了许多电路板之后可能会磨损掉。相对光滑或平坦的表面避免了网格状或带图案的表面夹具探针的这些缺点。
从上面对本发明的详细描述中可以理解，本发明独特地解决了用于印刷电路板上的测试接入点放置的传统技术所面临的冲突问题。具体地说，在现有技术的范例中，测试接入点被当作由探针击中的印刷电路板上的“目标”。在这里所提出的新范例中，通过使用焊料珠或增加的迹线厚度，探针被集成到印刷电路板自身当中，并且夹具探针被当作目标。因为在本发明中，在x和y维中的迹线扰动被最小化，并且迹线的z维被用来实现测试接入点，所以测试接入点可以放置在沿着迹线的几乎任何位置处。这使得可以根据给定的测试夹具的夹具探针的位置来确定板上测试接入点的放置，而现有技术中则相反。
虽然为了说明目的公开了本发明的优选实施例，但是本领域的技术人员将会理解，各种修改、添加和替代是可以的，而不脱离所附权利要求所公开的本发明的范围和精神。例如，测试接入目标除了通过与夹具探针相接触而变形之外，还可以被其他手段变形。随着时间流逝，目前所公开的发明的其他优点或用途也可能变得清楚起来。

Claims (25)

1.一种组件，包括：
电介质上的迹线；
以焊料掩模厚度为特征并且成层在所述迹线之上的焊料掩模，所述焊料掩模具有孔，使在测试接入点位置处的所述迹线的一部分暴露；
焊料珠，在所述焊料掩模的所述孔中被焊接到所述迹线的所述暴露部分，所述焊料珠通过所述孔凸出，并且具有大于所述焊料掩模厚度的焊料珠厚度，和
与所述焊料珠接触的夹具探针。
2.根据权利要求1所述的组件，其中：
所述夹具探针基本是平坦的。
3.根据权利要求1所述的组件，其中，所述夹具探针挤压接触所述焊料珠，并且使其上表面变形。
4.一种组件，包括：
沿着电介质的x、y、z坐标系统中x-y平面印刷的迹线，所述迹线一般地以沿着与所述电介质的x-y平面垂直的z轴的迹线厚度为特征；
在测试接入点处导电地与所述迹线连接的测试接入点结构，所述测试接入点结构沿着x、y、z坐标系统中的z轴凸出到所述印刷电路板的暴露表面之上，以对于通过外部设备的电探测是可接入的；
和基本光滑的外部设备，其与所述测试接入点结构挤压接触。
5.根据权利要求4所述的组件，其中，所述基本光滑的外部设备使所述测试接入点结构的上表面从基本圆形变形为基本平坦。
6.根据权利要求4所述的组件，其中，所述基本光滑的外部设备使所述测试接入点结构的上表面上的任何污染物破坏，并且形成与所述测试接入点结构的电接触。
7.根据权利要求3所述的组件，其中所述测试接入点包括焊料珠。
8.根据权利要求3所述的组件，还包括：
成层在所述迹线之上的焊料掩模，所述焊料掩模具有圆角矩形孔，使得所述测试接入点结构暴露，其中，所述测试接入点结构沿着所述x、y、z坐标系统的所述z轴凸出到所述印刷电路板上所述焊料掩模的暴露表面之上，以对于通过所述外部设备的电探测是可接入的。
9.根据权利要求8所述的组件，其中，所述测试接入点包括沿着所述迹线的上表面延伸的椭圆形焊料珠/突点。
10.一种用于实现用于印刷电路板的测试接入点结构的方法，所述方法包括：
在电介质上沿着x、y、z坐标系统中的x-y平面形成迹线，所述迹线一般地以沿着与所述电介质的x-y平面垂直的z轴的迹线厚度为特征；
在所述迹线之上沉积焊料掩模，所述焊料掩模在用于测试接入点的位置处具有孔，使得所述迹线的一部分暴露，并且沿着所述迹线的上表面延伸，所述焊料掩模的特征在于基本恒定的厚度；
在所述焊料掩模之上放置焊料模板掩模，其中，所述焊料模板掩模具有略大于所述焊料掩模孔的孔；以及
在所述焊料掩模中的所述孔之上的所述焊料模板中的所述孔中，将测试接入点结构导电地连接到所述迹线的所述暴露部分。
11.根据权利要求10所述的方法，其中，所述焊料掩模中的所述孔基本上是圆角矩形孔。
12.根据权利要求9所述的方法，其中：
在所述焊料掩模的所述孔中将测试接入点结构导电地连接到所述迹线的所述暴露部分的所述方法包括：
利用焊膏填充所述焊料掩模中的所述孔之上的所述焊料模板中的所述孔，所述焊膏包括焊料和焊剂；以及
熔化所述焊膏，以烧掉所述焊剂，并使得所述焊料收缩并形成凸出到所述焊料掩模中的所述孔的所述壁之上的焊料珠。
13.根据权利要求10所述的方法，其中，所述焊料模板掩模中的所述孔基本上是方形的。
14.根据权利要求13所述的方法，其中，所述焊料模板掩模中的所述基本方形的孔被成层在所述焊料掩模中的所述基本圆角矩形的孔之上，使得所述基本方形的孔的对角线沿着所述圆角矩形孔的长度方向延伸。
15.一种用于实现用于印刷电路板的测试接入点结构的方法，所述方法包括：
沿着所述印刷电路板的迹线确定测试接入点的位置，所述印刷电路板具有在所述迹线之上预定厚度的一个或多个印刷电路板层；
沿着所述迹线，在测试接入点的所述位置之上，在所述一个或多个印刷电路板层中形成孔，使所述迹线的一部分暴露；
在所述一个或多个印刷电路板层中的所述孔之上成层带孔的焊料模板掩模，其中，所述焊料模板掩模中的所述孔基本上在所述一个或多个印刷电路板层中的所述孔之上，所述焊料模板掩模中的所述孔使得被所述一个或多个印刷电路板层中的所述孔暴露的所述迹线的所述部分暴露；
形成与所述迹线的所述暴露部分电连接的测试接入点结构。
16.根据权利要求15所述的方法，其中，所述一个或多个印刷电路板层包括焊料掩模层。
17.根据权利要求15所述的方法，其中，所述一个或多个印刷电路板层中的所述孔包括沿其下的所述迹线延伸并使所述迹线的一部分暴露的圆角矩形孔。
18.根据权利要求17所述的方法，其中，所述焊料模板掩模中的所述孔基本上是方形的，并且所述基本方形的孔的对角线沿着所述一个或多个印刷电路板层中的所述圆角矩形孔放置，以使得其下的所述迹线的一部分暴露。
19.根据权利要求15所述的方法，其中，形成与所述迹线的所述暴露部分电连接的测试接入点结构的步骤包括：
利用焊膏填充所述焊料掩模中的所述孔之上的所述焊料模板中的所述孔，所述焊膏包括焊料和焊剂；以及
熔化所述焊膏，以烧掉所述焊剂，并使得所述焊料收缩并形成凸出到所述焊料掩模中的所述孔的所述壁之上的焊料珠。
20.一种探测与印刷电路板上的所述迹线导电地连接的测试接入点结构的方法，所述测试接入点结构凸出到所述印刷电路板的暴露表面之上，所述方法包括：
将夹具探针与所述测试接入点结构对准；以及
将所述测试接入点结构与所述夹具探针电接触。
21.根据权利要求20所述的方法，还包括挤压接触所述测试接入点结构，以使得所述测试接入点结构的上表面变形，以搅乱其上的任何表面污染，并改进与所述测试接入点结构的电接触。
22.根据权利要求21所述的方法，其中，所述测试接入点结构通过使其与所述测试接入点结构挤压接触而变形。
23.根据权利要求20所述的方法，其中，所述测试接入点结构包括沿所述印刷电路板的上表面与所述迹线电接触的焊料珠。
24.根据权利要求23所述的方法，其中，所述焊料珠大约是3～5密耳宽乘15～20密耳长，并且沿所述迹线延伸。
25.根据权利要求24所述的方法，其中，所述焊料珠凸出到所述印刷电路板的所述暴露表面之上大约1～3密耳。
CNA200510116908XA 2004-10-25 2005-10-25 用于制造和探测印刷电路板测试接入点结构的方法和装置 Pending CN1784111A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/972,829 2004-10-25
US10/972,829 US7504589B2 (en) 2004-10-25 2004-10-25 Method and apparatus for manufacturing and probing printed circuit board test access point structures

Publications (1)

Publication Number Publication Date
CN1784111A true CN1784111A (zh) 2006-06-07

Family

ID=36315689

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200510116908XA Pending CN1784111A (zh) 2004-10-25 2005-10-25 用于制造和探测印刷电路板测试接入点结构的方法和装置

Country Status (4)

Country Link
US (1) US7504589B2 (zh)
CN (1) CN1784111A (zh)
SG (1) SG121986A1 (zh)
TW (1) TW200614889A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101772259B (zh) * 2008-12-26 2013-04-24 株式会社藤仓 印刷布线板及其制造方法、印刷布线板的连接方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504589B2 (en) * 2004-10-25 2009-03-17 Agilent Technologies, Inc. Method and apparatus for manufacturing and probing printed circuit board test access point structures
US7138792B2 (en) * 2004-10-25 2006-11-21 Lsi Logic Corporation Programmable power personality card
US8760185B2 (en) * 2009-12-22 2014-06-24 Anthony J. Suto Low capacitance probe for testing circuit assembly
US8310256B2 (en) 2009-12-22 2012-11-13 Teradyne, Inc. Capacitive opens testing in low signal environments
DE102010063040A1 (de) 2010-12-14 2012-06-14 Robert Bosch Gmbh Kontaktstift, Testvorrichtung und Verfahren zum Testen einer Leiterplatte
GB2498375B (en) * 2012-01-12 2017-05-31 Chemring Tech Solutions Ltd A buried object detector
WO2015113044A1 (en) 2014-01-27 2015-07-30 Angiometrix Corporation Methods and apparatus for electrically stable connectors
US10944148B2 (en) 2016-02-04 2021-03-09 Advantest Corporation Plating methods for modular and/or ganged waveguides for automatic test equipment for semiconductor testing
US10393772B2 (en) 2016-02-04 2019-08-27 Advantest Corporation Wave interface assembly for automatic test equipment for semiconductor testing
US10381707B2 (en) 2016-02-04 2019-08-13 Advantest Corporation Multiple waveguide structure with single flange for automatic test equipment for semiconductor testing
US10371716B2 (en) * 2016-06-29 2019-08-06 Advantest Corporation Method and apparatus for socket power calibration with flexible printed circuit board

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164091A (ja) * 1992-11-26 1994-06-10 Sankyo Seiki Mfg Co Ltd 回路基板
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US6741085B1 (en) * 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US6917525B2 (en) * 2001-11-27 2005-07-12 Nanonexus, Inc. Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US6922049B2 (en) * 2003-02-04 2005-07-26 Mitac International Corp. Testing method for a printed circuit board formed with conductive traces for high-frequency differential signal transmission
US7307222B2 (en) * 2003-09-24 2007-12-11 Agilent Technologies, Inc. Printed circuit board test access point structures and method for making the same
US7504589B2 (en) * 2004-10-25 2009-03-17 Agilent Technologies, Inc. Method and apparatus for manufacturing and probing printed circuit board test access point structures
US20060103397A1 (en) * 2004-10-29 2006-05-18 Parker Kenneth P Method and apparatus for a twisting fixture probe for probing test access point structures
US7190157B2 (en) * 2004-10-25 2007-03-13 Agilent Technologies, Inc. Method and apparatus for layout independent test point placement on a printed circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101772259B (zh) * 2008-12-26 2013-04-24 株式会社藤仓 印刷布线板及其制造方法、印刷布线板的连接方法
US8604354B2 (en) 2008-12-26 2013-12-10 Fujikura Ltd. Printed wiring board, method of manufacturing printed wiring board, and method of connecting printed wiring board

Also Published As

Publication number Publication date
US20060097737A1 (en) 2006-05-11
US7504589B2 (en) 2009-03-17
TW200614889A (en) 2006-05-01
SG121986A1 (en) 2006-05-26

Similar Documents

Publication Publication Date Title
CN1784111A (zh) 用于制造和探测印刷电路板测试接入点结构的方法和装置
KR100408948B1 (ko) 전자부품을 회로기판에 장착하는 방법
EP1705967B1 (en) Off-grid decoupling capacitor of ball grid array (BGA) devices and method
US7518384B2 (en) Method and apparatus for manufacturing and probing test probe access structures on vias
US20090188706A1 (en) Interconnection element for electric circuits
CN1602138A (zh) 印刷电路板测试接入点结构及其制造方法
CN1834679A (zh) 用于探测测试访问点结构的扭转夹具探头的方法和装置
JP2009128218A (ja) 電気接触子およびそれを備える検査冶具
US20220043027A1 (en) Probe module having microelectromechanical probe and method of manufacturing the same
JP5056491B2 (ja) 半田ボール搭載装置
US20090284940A1 (en) Alignment plate
CN111315110A (zh) 一种电路板及电子装置
US7190157B2 (en) Method and apparatus for layout independent test point placement on a printed circuit board
CN1766651A (zh) 用于探测测试接入点结构的扭曲固定探针的方法和装置
US7892441B2 (en) Method and apparatus to change solder pad size using a differential pad plating
US20190141829A1 (en) Solder assembly of pins to the peripheral end face of a printed circuit board
CN1766652A (zh) 用于探测测试接入点结构的摆动固定探针的方法和装置
US20090284939A1 (en) Alignment plate
CN211267300U (zh) 一种钢网及焊接结构
JP4299087B2 (ja) プリント配線板
Parker A new probing technique for high-speed/high-density printed circuit boards
DE102005042546A1 (de) Verfahren und Vorrichtung zum Herstellen und Sondieren von Gedruckte-Schaltungsplatine-Testzugriffspunktstrukturen
JP2016148566A (ja) プローブカード
WO2024062562A1 (ja) プローブカード用カンチレバー型プローブおよびプローブカード
JP4962175B2 (ja) プリント配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060607