CN1223543A - 有机板和芯片载体上的线路通道及其制备方法 - Google Patents
有机板和芯片载体上的线路通道及其制备方法 Download PDFInfo
- Publication number
- CN1223543A CN1223543A CN98123999A CN98123999A CN1223543A CN 1223543 A CN1223543 A CN 1223543A CN 98123999 A CN98123999 A CN 98123999A CN 98123999 A CN98123999 A CN 98123999A CN 1223543 A CN1223543 A CN 1223543A
- Authority
- CN
- China
- Prior art keywords
- hole
- metal
- circuit board
- chip carrier
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000000969 carrier Substances 0.000 title description 2
- 239000002184 metal Substances 0.000 claims description 50
- 230000004888 barrier function Effects 0.000 claims description 46
- 239000011248 coating agent Substances 0.000 claims description 21
- 238000000576 coating method Methods 0.000 claims description 21
- 239000011810 insulating material Substances 0.000 claims description 20
- 238000007747 plating Methods 0.000 claims description 16
- 238000011049 filling Methods 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 7
- 229910010293 ceramic material Inorganic materials 0.000 claims 4
- 239000000463 material Substances 0.000 claims 4
- 239000004020 conductor Substances 0.000 abstract description 3
- 239000003989 dielectric material Substances 0.000 abstract 2
- 239000002344 surface layer Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 15
- 238000002360 preparation method Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 6
- 230000011664 signaling Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- 238000004100 electronic packaging Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229920001059 synthetic polymer Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000007873 sieving Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
- H01L2223/6622—Coaxial feed-throughs in active or passive substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
在印刷电路板、芯片载体等电器件上制备具有平行轴或同轴的多通道,先在器件上制备一个用金属敷镀的一次通孔;再用绝缘材料填充或覆盖所述通孔和通孔端部的上下表面;形成穿过所述通孔中和其上下表面绝缘层的同轴或平行轴的多通道;用金属敷镀该通道以提供器件上、下表面间的导电通道;然后,除去部分表面绝缘层以与金属敷镀通道电接触。根据本发明可制备同轴通道。电信号通道还可在同轴的电源或接地通道中被屏蔽。
Description
本发明涉及在印刷电路板和芯片载体等电器件上制备同轴导电通道道。
在诸如印刷电路板和芯片载体等电器件的制备过程中,人们期望提高导电通道密度以提高器件的输入/输出(I/O)容量。通道的常规制备方法是在印刷板或芯片载体上钻孔或激光割孔,然后在孔的内壁上敷镀金属,形成板和芯片载体上从上到下的导电通道。
有必要在工业上被称为有机印刷线路板(比如:纤维和/或颗粒填充剂合成的聚合物)上形成高密度的同轴连接。
美国专利4,911,796号发明公开并要求保护一种在通道内壁用金属敷镀然后覆盖印剂(ink)以制作通道的方法。在电路板截面形成单一导电通道。
美国专利5,300,911号发明公开并要求保护一种用于单体变压器上两个或多个耦合线圈的电流承载的同轴通道结构。首先,在一个烧结的陶瓷铁氧体上形成通道以制作通孔。专利权人没有公开如何形成孔。然后,在铁氧体上和通孔内壁表面镀上金属,使其表面具有金属特性。在金属上再覆上绝缘体,再在表面和内壁上镀金属层。只要需要,就可以再加上导电层形成第三或第四个同轴通道结构。虽然,专利权人公开了在磁性器件(铁氧体陶瓷上制备同轴通道的一种方法,但是,由此得到的通道是不连续的。平面层的通道常常串联成出入铁氧体的回路而充当线圈。层上通道也不是一个一个单独可连通的,或是只能提供一个连接线路平面上和下的单独的信号通道。绝缘层只能在衬底上一次形成一个整层而不允许有布线图案或其他特殊制作。这样,除了衬底边缘外,无法形成镀层的多层相互连通。
美国专利5,374,788号发明公开并要求保护一种用于印刷电路板的上、下连通的单通孔结构。环氧树脂内的金属芯和通孔用同轴金属物或钎料层包裹以提高附着力。同轴包裹层相互间不是电绝缘的。
美国专利5,541567号发明公开了一种把被用作与导电表面导通的中心导体的导线线线连接,然后在置于陶瓷或磁性材料中的伸通孔中插入一根凸出的导线形成的同轴通道。这个结构被设计作为一个类似变压器或电感线圈的东西,这对引线键合的大面积电路板的固体导体的制作是不适用的。常规制作工艺也不适合制作与成千上万排列的孔对准的成千上万的针,这样能得到的最小间距比按本发明用光刻或激光定位的通孔间距要大得多。
美国专利5,653,834号发明公开并要求保护一种通过用玻璃涂敷氧化金属板上孔的内壁,形成用于陶瓷电路板支撑基体的电馈过筛物的制作方法。然后,用金属敷镀孔,成为通过电路板横截面的单导体。
根据工业实践,电路板上单通道的制备是在载体板上钻孔或激光割孔。在大量的绝缘层、镀层和填充物用于形成电路板两边的层。
根据本发明,通常具有平行轴或同轴的多通道是通过如下方法在印刷电路板、芯片载体之类的电器件上制作的:先在器件上提供一个一次通孔,该通孔从所述器件的上表面延伸到下表面;用金属敷镀该一次通孔以便提供一个从所述电路板或芯片载体上表面到下表面的导电通道;然后,在所述金属敷镀的通孔中填充或涂覆绝缘材料,并在所述上、下表面覆盖一绝缘层,此绝缘材料可以是光敏聚合物;再在所述通孔中和上、下表面的绝缘层处,可能用钻孔的方法形成一个二次通孔,二次通孔内壁与一次通孔镀层内壁不接触;然后,用金属敷镀所述二次通孔以便在所述用绝缘层覆盖的第一和第二表面之间提供一个导电通道;用绝缘材料填充二次通孔,用第二绝缘层覆盖第一、第二表面;然后除去覆盖器件上和/或下表面的部分第一和/或第二绝缘层以允许独立地与第一和第二通孔金属镀层表面接触。二次通孔可以是一次通孔内的多轴平行的孔或一次通孔中的同轴孔。用相同的方法,可在一次通孔中依次形成彼此绝缘的多个通孔。同轴通孔数目受原始通孔的大小、在填充的绝缘层中钻孔的精确度以及随后在更小孔中敷镀金属时没有与前次敷镀金属的通孔相接触的因素限制。
理想情况下,可生产具有三重同轴通孔的器件,在器件的每个通孔中形成一套地/信号/电压组合。此结构在高导线密度和高频应用中提供优越的信号隔离。
因此,本发明的一方面是一种在印刷电路板或芯片载体上形成通常具有平行轴的多通道的方法,该方法是在所述电路板或芯片载体上提供一个一次通孔,所述通孔从所述电路板或芯片载体的上表面延伸到下表面;用金属敷镀该一次通孔以便提供一个从所述电路板或芯片载体上表面到下表面的导电通道;然后,在所述金属敷镀的通孔中填充或涂覆绝缘材料,并在所述上、下表面覆盖一绝缘层;形成穿过所述一次通孔中和上、下表面绝缘层的绝缘材料的至少一个二次通孔,所述二次通孔与所述一次通孔的金属镀层分隔开来且不接触;用金属敷镀所述二次通孔以便在所述用绝缘层覆盖的第一和第二表面之间提供一个导电通道;用绝缘材料填充或涂覆所述金属镀敷的二次通孔,并用第二绝缘层覆盖所述第一和第二表面;然后,除去覆盖该电路板或芯片载体上或下表面的部分第一和/或第二绝缘层以允许(独立地)与一次和二次通孔金属镀层的第一和/或第二表面接触。
本发明的另一方面是一种印刷电路板或芯片载体上的通常具有平行轴线的多通道结构,此结构是通过如下方法制作的:在所述电路板或芯片载体上提供一个一次通孔,所述通孔从所述电路板或芯片载体的上表面延伸到下表面;用金属敷镀该一次通孔以便提供一个从所述电路板或芯片载体上表面到下表面的导电通道;然后,在所述金属敷镀的通孔中填充或涂覆绝缘材料,并在所述上、下表面覆盖一绝缘层;形成穿过所述一次通孔中和上、下表面绝缘层的绝缘材料的至少一个二次通孔,所述二次通孔与所述一次通孔的金属镀层分隔开来且不接触;用金属敷镀所述二次通孔以便在所述用绝缘层覆盖的第一和第二表面之间提供一个导电通道;用绝缘材料填充或涂覆所述金属镀敷的二次通孔,并用第二绝缘层覆盖所述第一和第二表面;然后,除去覆盖该电路板或芯片载体上或下表面的部分第一和/或第二绝缘层以允许(独立地)与一次和二次通孔金属镀层的第一和/或第二表面接触。
图1A至图1F示意地说明了本发明的工艺。
图2示意地说明了根据本发明的工艺制备的具有多个二次通孔的器件。
图3示意地说明了根据本发明的工艺制备的具有同轴通孔的器件。
参考图1A,标号10为本发明制作方法中的一种合适衬底。衬底10可以是有机印刷电路板或陶瓷衬底等电器件。所述有机印刷电路板通常是一种纤维或颗粒填充剂合成的聚合物。
如图1A所示,通孔12用本领域中熟知的常规工艺在印刷电路板或电器件上制作。通孔12从器件10的第一或上表面14延伸到其第二或下表面16。该通孔用金属敷镀(如:镀层技术)形成一导电镀层18以提供从器件10上表面14至下表面16的导电通道。如图1所示,该金属镀层延伸到上表面14和下表面16,使通道表面具有例如在本领域熟知的环形特征。
如图1B所示,第一镀层通孔12用在本领域中熟知的绝缘材料20填充。该绝缘材料比如可以是一种陶瓷浆或涂料,或是一种聚合物。虽然图1B显示了该通孔完全填充的状态,也可能只填充孔内壁以保证绝缘层必要的厚度。
然后,如图1C所示,在器件10的上下表面(分别为14、16)分别覆盖绝缘层22、24。这些绝缘层,比如可用以薄膜或溶液形式沉积的光敏聚合物形成。同样地,陶瓷浆、涂料或绿色绝缘生胶带(unfiredgreen tape)均可使用。
如图1D所示,二次通孔25穿过绝缘层22、24和一次通孔12中的绝缘材料20。图中所示的二次通孔25与一次通孔12同轴,也可能在一次通孔的绝缘材料内形成多个二次通孔,这些孔的轴与一次通孔长轴平行,并对称或非对称地分布在一次通孔轴周围。
如图1E所示,在二次通孔25中形成导电涂层或金属镀层26,该镀层从绝缘层22上表面28延伸到绝缘层24下表面30。该金属镀层延伸例如到上表面28和下表面30上,使通道表面具有在本领域熟知的环形特征。
图1F显示了用绝缘材料27填充的金属敷镀的二次通孔25和位于器件绝缘层22、24上的绝缘覆盖层上下表面32、34。然后,通道36是用光刻或激光割孔法打通覆盖层32和22以允许其与第一通孔12内的电馈通路18的金属镀层进行电接触。在覆盖层32内制备第二通道或孔38以允许其与第二通孔25的金属镀层26进行电接触。通道38和36可用本领域熟知的方法敷镀金属以实现与轴向通孔的电接触。
在器件10底部第一和第二通孔金属敷镀部分18和16的暴露可用与器件顶部金属敷镀部分的暴露相似的方式完成。
参看图2,图2示出了一个具有平行轴的多通道结构。图2中的结构与图1A-1F中相同的部分在相同的数字标号后加一字母“a”,图2显示了在通道12a内部具有平行轴的双通道20a。通道20a的表面提供金属镀层26a和电接触通道38a。
如图3所示,示出了在电路板或芯片载体上制备的三重同轴通道结构。图3中,带后缀字母“b”的数字标记部分与图1A-1F中的部分相同。一次通道12b的尺寸要足够大以容纳二次通道20b和三次通道和40及其相应的隔离绝缘层。一次通道12b、二次通道20b和三次40分别具有金属镀层18b、26b和42,相应地,分别通过通道36b、38b和44连接到表面线路。
在图2和3的器件中,可按与上述图1F的相同方式,实现与所述器件每个通道底面金属镀层的电接触。
实现或利用与单个敷镀金属层或多个通道的边沿或内部连接属于本发明范围。
本发明的方法允许通过电子封装的绝缘层实现电接触,该电子封装可极大地提高层间输入/输出(I/O)密度。所述方法和所得结构极大地提高了信号通过绝缘层的电隔离。
得到的电馈通器件的上、下层具有类似在其平的表面间有绝缘层的多个环或堆垛环的表面特征。这些平的表面是贯穿绝缘层形成的导电金属通道的端面。对于X、Y接线,也可与这些端面直接进行连接。虽然,图1-3示出的通道(36、36a、36b和38、38a、38b)连接到各金属敷镀通道上,一些通道可以用来进行X、Y接线,而不必与载体10的外表面直接连接。
表1示出了具有相同间距的单通道和同全轴双通道的表面I/O密度/平方密耳的对比。1密耳=0.001英寸。
表1
通道直径(密耳) | 通道间距(密耳) | *可能的同轴通道直径(内壁最小1密耳)(密耳) | 方格尺寸(平方密耳) | 单通道密度(I/O每平方密耳) | 同轴通道密度(I/O每平方密耳) |
8 | 12 | 4 | 400 | 0.010 | 0.020 |
6 | 12 | 4 | 324 | 0.012 | 0.025 |
8 | 10 | 4 | 324 | 0.012 | 0.025 |
6 | 10 | 4 | 256 | 0.016 | 0.031 |
5 | 10 | 3 | 225 | 0.018 | 0.036 |
4 | 10 | 2 | 196 | 0.020 | 0.041 |
6 | 8 | 4 | 196 | 0.020 | 0.041 |
5 | 8 | 3 | 169 | 0.024 | 0.047 |
3 | 10 | 1 | 169 | 0.024 | 0.047 |
2 | 10 | 0.5 | 144 | 0.028 | 0.056 |
4 | 8 | 2 | 144 | 0.028 | 0.056 |
3 | 8 | 1 | 121 | 0.033 | 0.066 |
4 | 6 | 2 | 100 | 0.040 | 0.080 |
2 | 8 | 0.5 | 100 | 0.040 | 0.080 |
3 | 6 | 1 | 81 | 0.049 | 0.099 |
2 | 6 | 0.5 | 64 | 0.063 | 0.125 |
2 | 4 | 0.5 | 36 | 0.111 | 0.222 |
*假定在内部形成同轴通道后,剩余1密耳内壁为绝缘介质(即,不考虑外层金属敷镀层厚度)。
表1值得注意的是,比如,通道间距6密耳直径4密耳的单通道,有约0.04I/O/平方密耳的I/O密度。当通道直径为更易加工的8密耳时,通道直径分别为4和6密耳(4密耳通道位于6密耳通道中)的同轴双通道可获得与上述相同的I/O密度。如表1所示固定通道间距一定时,同轴双通道的I/O密度至少是单通道的2倍。
根据本发明,同轴通道组也提供更大的通道间隙用于通道间布线。这是使用本发明生产同轴通道的一个重要优点。
本发明解决了在高密度大有机电路板生产中遇到的另一个问题。通常,这些电路板内,有一个起加强并降低膨胀系数(TCE)作用的金属芯。为了制作从上表面到下表面的通道,需要制备直径常为2密耳那么小的许多孔。由于必须用激光工具取代钻孔设备,这是非常困难和昂贵的。本发明允许在电路板上制备数量小、直径大的孔,而得到相同的I/O密度。随后,可在大孔内填充的绝缘介质中制备同轴通道连接。这样可以提高制造自动化和降低成本。
为了提高信号隔离,信号通道通常被地和电压通道包围而形成一个电“笼”。这种屏蔽通道通常大大超过了实际对电和接地的需求,浪费空间。增加成本,又增加制备难度。根据本发明,使用单个大的同轴通道结构可以比接地通道或电压通道包围信号通道的典型电笼结构,占用更小的电路板空间并提供更好的信号隔离效果,所述结构的信号通道被一个外部接地地通道或信号通道包围。同时,还可以使用一个大的同轴三通道结构。生产更合理的同轴三通道结构,包括被电压通道(18b或26b)或接地通道(18b或26b)交替包围的信号通道42。此结构如图3所示。
虽然说明并描述了一些特定实施方案,但本发明并不局限于所述细节。以下权利要求进一步详细说明仍属本发明范围的多种变更。
Claims (20)
1.一种在印刷电路板或芯片载体上制作通常具有平行轴线的多个通道的方法,包括下列步骤:
(a)在所述电路板或芯片载体上提供一个一次通孔,所述通孔从所述电路板或芯片载体的上表面延伸到下表面;
(b)用金属敷镀该一次通孔以便提供一个从所述电路板或芯片载体上表面到下表面的导电通道;
(c)在所述金属敷镀的通孔中填充或涂覆绝缘材料,并在所述上、下表面覆盖一绝缘层;
(d)形成穿过所述一次通孔中和上、下表面绝缘层的绝缘材料的至少一个二次通孔,所述二次通孔与所述一次通孔的金属镀层分隔开来且不接触;
(e)用金属敷镀所述二次通孔以便在所述用绝缘层覆盖的第一和第二表面之间提供一个导电通道;
(f)用绝缘材料填充或涂覆所述金属镀敷的二次通孔,并用第二绝缘层覆盖所述第一和第二表面;以及
(g)除去覆盖所述电路板或芯片载体的上、下表面之一的所述第一、第二绝缘层之一的一部分以便允许与一次和二次通孔上的第一、第二金属镀层表面进行(独立地)电接触。
2.如权利要求1所述的方法,其特征在于,包括提供与所述一次通孔同轴的二次通孔。
3.如权利要求1所述的方法,其特征在于,包括除去覆盖所述电路板或芯片载体上、下表面的第一和/或第二绝缘层的一部分,以便允许它与每个所述通孔的第一和第二金属镀层的两端面进行独立地电接触。
4.如权利要求1所述的方法,其特征在于,包括提供多个长轴互相平行并且与与所述一次通孔长轴也平行的二次通孔,位于所述一次通孔的绝缘层内的所述二次通孔彼此被隔开。
5.如权利要求1所述的方法,其特征在于,包括通过重复步骤d-f提供与所述一次或二次通孔同轴且直径较小的至少一个附加通孔,然后除去每层的一部分以便允许与每个所述同轴通孔的金属镀层进行独立地电接触。
6.如权利要求1所述的方法,其特征在于,所有绝缘层主要由聚合物材料形成。
7.如权利要求1所述的方法,其特征在于,所有绝缘层主要由陶瓷材料形成。
8.如权利要求5所述的方法,其特征在于,所有绝缘层主要由聚合物材料形成。
9.如权利要求5所述的方法,其特征在于,所有绝缘层主要由陶瓷材料形成。
10.一种印刷电路板或芯片载体通常具有平行轴的多通道结构,是通过下列步骤上制作的:
(a)在所述电路板或芯片载体上提供一个一次通孔,所述通孔从所述电路板或芯片载体的上表面延伸到下表面;
(b)用金属敷镀该一次通孔以便提供一个从所述电路板或芯片载体上表面到下表面的导电通道;
(c)在所述金属敷镀的通孔中填充或涂覆绝缘材料,并在所述上、下表面覆盖一绝缘层;
(d)形成穿过所述一次通孔中和上、下表面绝缘层的绝缘材料的至少一个二次通孔,所述二次通孔与所述一次通孔的金属镀层分隔开来且不接触;
(e)用金属敷镀所述二次通孔以便在所述用绝缘层覆盖的第一和第二表面之间提供一个导电通道;
(f)用绝缘材料填充或涂覆所述金属镀敷的二次通孔,并用第二绝缘层覆盖所述第一和第二表面;以及
(g)除去覆盖所述电路板或芯片载体的上、下表面之一的所述第一、第二绝缘层之一的一部分以便允许与一次和二次通孔上的第一、第二金属镀层表面进行(独立地)电接触。
11.如权利要求10所述的结构,其特征在于,包括提供与所述一次通孔同轴的二次通孔。
12.如权利要求11所述的结构,其特征在于,包括除去覆盖所述电路板或芯片载体上、下表面的第一和/或第二绝缘层的一部分,以便允许它与每个所述通孔的第一和第二金属镀层的两端面进行独立地电接触。
13.如权利要求10所述的结构,其特征在于,包括提供多个长轴互相平行并且与与所述一次通孔长轴也平行的二次通孔,,位于所述一次通孔的绝缘层内的所述二次通孔彼此被隔开。
14.如权利要求10所述的结构,其特征在于,包括通过重复步骤d-f提供与所述一次或二次通孔同轴且直径较小的至少一个附加通孔,然后除去每层的一部分以便允许与每个所述同轴通孔的金属镀层进行独立地电接触。
15.如权利要求10所述的结构,其特征在于,所有绝缘层主要由聚合物材料形成。
16.如权利要求10所述的结构,其特征在于,所有绝缘层主要由陶瓷材料形成。
17.如权利要求14所述的结构,其特征在于,所有绝缘层主要由聚合物材料形成。
18.如权利要求14所述的结构,其特征在于,所有绝缘层主要由陶瓷材料形成。
19.如权利要求10所述的结构,其特征在于,电信号在由用作电源或接地连接之一的至少一个周围同轴通道所屏蔽的同时被连接到电路板或芯片载体的至少一个通道。
20.如权利要求13所述的结构,其特征在于,电信号在由用作电源或接地连接之一的中心和周围同轴通道中被屏蔽的同时被连接到电路板或芯片载体的至少一个通道。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US971,064 | 1997-11-14 | ||
US08/971,064 US5949030A (en) | 1997-11-14 | 1997-11-14 | Vias and method for making the same in organic board and chip carriers |
US971064 | 1997-11-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1223543A true CN1223543A (zh) | 1999-07-21 |
CN1170465C CN1170465C (zh) | 2004-10-06 |
Family
ID=25517884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB981239994A Expired - Fee Related CN1170465C (zh) | 1997-11-14 | 1998-11-11 | 印刷电路板或芯片载体中的多通道结构的制备方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5949030A (zh) |
KR (1) | KR100295933B1 (zh) |
CN (1) | CN1170465C (zh) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100367832C (zh) * | 2004-05-10 | 2008-02-06 | 富士通株式会社 | 线路基板、生产该线路基板的方法以及电子设备 |
CN101673726A (zh) * | 2008-09-11 | 2010-03-17 | 东部高科股份有限公司 | 半导体器件的接触件及其制造方法 |
CN101299904B (zh) * | 2007-04-30 | 2010-09-08 | 三星电机株式会社 | 电磁能带隙结构和印刷电路板 |
CN101553085B (zh) * | 2004-02-13 | 2011-04-20 | 莫莱克斯公司 | 用于印刷电路板的优选非对称通孔定位 |
CN101527298B (zh) * | 2008-03-07 | 2011-06-15 | 海力士半导体有限公司 | 具有导电屏蔽构件的电路板以及使用该构件的半导体封装 |
CN102300401A (zh) * | 2011-08-12 | 2011-12-28 | 三星半导体(中国)研究开发有限公司 | 实现多信号传输的通孔结构及其制造方法 |
CN102448257A (zh) * | 2010-10-13 | 2012-05-09 | 环旭电子股份有限公司 | 电路板的导孔制造方法及其结构 |
CN101455129B (zh) * | 2006-06-29 | 2012-06-13 | 英特尔公司 | 屏蔽式过孔 |
CN103124476A (zh) * | 2011-11-18 | 2013-05-29 | 北大方正集团有限公司 | 印制电路板及其加工方法 |
CN103515352A (zh) * | 2012-06-14 | 2014-01-15 | 罗伯特·博世有限公司 | 具有敷镀通孔的构件及制造方法 |
CN104658931A (zh) * | 2013-11-20 | 2015-05-27 | 英特尔公司 | 衬底封装核中的编织的电气组件 |
CN105472907A (zh) * | 2016-01-01 | 2016-04-06 | 广州兴森快捷电路科技有限公司 | 屏蔽式差分过孔的制作方法以及阻抗计算方法 |
CN105517372A (zh) * | 2016-01-01 | 2016-04-20 | 广州兴森快捷电路科技有限公司 | 同轴单端过孔的制作方法以及阻抗的计算方法 |
CN107039338A (zh) * | 2016-02-04 | 2017-08-11 | 台湾积体电路制造股份有限公司 | 互连结构及其制造方法 |
Families Citing this family (87)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5981880A (en) * | 1996-08-20 | 1999-11-09 | International Business Machines Corporation | Electronic device packages having glass free non conductive layers |
JP3629348B2 (ja) * | 1997-04-16 | 2005-03-16 | 新光電気工業株式会社 | 配線基板 |
US6204456B1 (en) * | 1998-09-24 | 2001-03-20 | International Business Machines Corporation | Filling open through holes in a multilayer board |
TW411737B (en) * | 1999-03-09 | 2000-11-11 | Unimicron Technology Corp | A 2-stage process to form micro via |
AU2461801A (en) * | 1999-12-28 | 2001-07-09 | Intel Corporation | Interconnect structure and method of fabrication therefor |
US6448509B1 (en) * | 2000-02-16 | 2002-09-10 | Amkor Technology, Inc. | Printed circuit board with heat spreader and method of making |
US6441479B1 (en) * | 2000-03-02 | 2002-08-27 | Micron Technology, Inc. | System-on-a-chip with multi-layered metallized through-hole interconnection |
US6531945B1 (en) * | 2000-03-10 | 2003-03-11 | Micron Technology, Inc. | Integrated circuit inductor with a magnetic core |
US6479764B1 (en) * | 2000-05-10 | 2002-11-12 | International Business Machines Corporation | Via structure with dual current path |
US6607780B1 (en) * | 2000-05-25 | 2003-08-19 | International Business Machines Corporation | Process of forming a ceramic structure using a support sheet |
TW525417B (en) * | 2000-08-11 | 2003-03-21 | Ind Tech Res Inst | Composite through hole structure |
US6605551B2 (en) * | 2000-12-08 | 2003-08-12 | Intel Corporation | Electrocoating process to form a dielectric layer in an organic substrate to reduce loop inductance |
US6498381B2 (en) * | 2001-02-22 | 2002-12-24 | Tru-Si Technologies, Inc. | Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same |
US6617526B2 (en) * | 2001-04-23 | 2003-09-09 | Lockheed Martin Corporation | UHF ground interconnects |
US6583707B2 (en) * | 2001-04-25 | 2003-06-24 | Honeywell International Inc. | Apparatus and method for the manufacture of large transformers having laminated cores, particularly cores of annealed amorphous metal alloys |
JP2002353588A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 配線基板及び配線基板の製造方法 |
US6714308B2 (en) * | 2001-09-04 | 2004-03-30 | Zygo Corporation | Rapid in-situ mastering of an aspheric fizeau |
US6770822B2 (en) * | 2002-02-22 | 2004-08-03 | Bridgewave Communications, Inc. | High frequency device packages and methods |
US7271349B2 (en) * | 2002-09-04 | 2007-09-18 | Intel Corporation | Via shielding for power/ground layers on printed circuit board |
US7135952B2 (en) * | 2002-09-16 | 2006-11-14 | Multi-Fineline Electronix, Inc. | Electronic transformer/inductor devices and methods for making same |
US7091424B2 (en) * | 2002-10-10 | 2006-08-15 | International Business Machines Corporation | Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers |
US20040238099A1 (en) * | 2003-05-29 | 2004-12-02 | Milano Vincent J. | Economical method of manufacturing features in a ceramic circuit board |
US20040251047A1 (en) * | 2003-06-12 | 2004-12-16 | International Business Machines Corporation | Via structure for increased wiring on printed wiring boards |
US7183653B2 (en) * | 2003-12-17 | 2007-02-27 | Intel Corporation | Via including multiple electrical paths |
US7230318B2 (en) * | 2003-12-24 | 2007-06-12 | Agency For Science, Technology And Research | RF and MMIC stackable micro-modules |
KR100651414B1 (ko) * | 2004-02-13 | 2006-11-29 | 삼성전기주식회사 | 동축 비아홀을 구비한 인쇄회로기판 |
US7275316B2 (en) * | 2004-03-31 | 2007-10-02 | Intel Corporation | Method of embedding passive component within via |
US7382629B2 (en) * | 2004-05-11 | 2008-06-03 | Via Technologies, Inc. | Circuit substrate and method of manufacturing plated through slot thereon |
TWI249978B (en) * | 2004-05-11 | 2006-02-21 | Via Tech Inc | Circuit substrate and manufacturing method of plated through slot thereof |
DE102004031878B3 (de) * | 2004-07-01 | 2005-10-06 | Epcos Ag | Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt |
US7129567B2 (en) * | 2004-08-31 | 2006-10-31 | Micron Technology, Inc. | Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements |
SG135065A1 (en) * | 2006-02-20 | 2007-09-28 | Micron Technology Inc | Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods |
KR100651559B1 (ko) | 2004-12-30 | 2006-11-29 | 삼성전기주식회사 | 잡음 특성이 개선된 고주파 신호 전송 선로 |
KR100946878B1 (ko) * | 2005-01-10 | 2010-03-09 | 삼성전자주식회사 | 통신 시스템에서 채널 품질 정보 채널 할당 시스템 및 방법 |
US20060245308A1 (en) * | 2005-02-15 | 2006-11-02 | William Macropoulos | Three dimensional packaging optimized for high frequency circuitry |
US20060237227A1 (en) * | 2005-04-26 | 2006-10-26 | Shiyou Zhao | Circuit board via structure for high speed signaling |
KR100725363B1 (ko) * | 2005-07-25 | 2007-06-07 | 삼성전자주식회사 | 회로 기판 및 그 제조 방법 |
US7238892B2 (en) * | 2005-07-25 | 2007-07-03 | Hewlett-Packard Development Company, L.P. | Printed circuit board including pads with vacancies |
US7404250B2 (en) * | 2005-12-02 | 2008-07-29 | Cisco Technology, Inc. | Method for fabricating a printed circuit board having a coaxial via |
US7589390B2 (en) * | 2006-03-10 | 2009-09-15 | Teledyne Technologies, Incorporated | Shielded through-via |
US20080067665A1 (en) * | 2006-09-20 | 2008-03-20 | Azniza Binti Abd Aziz | Via structure |
US8084695B2 (en) * | 2007-01-10 | 2011-12-27 | Hsu Hsiuan-Ju | Via structure for improving signal integrity |
JP5125166B2 (ja) * | 2007-03-27 | 2013-01-23 | 日本電気株式会社 | 多層配線基板及びその製造方法 |
US8351216B2 (en) * | 2007-07-09 | 2013-01-08 | Power Concepts Nz Limited | Layered structure connection and assembly |
US7838420B2 (en) * | 2007-08-29 | 2010-11-23 | Freescale Semiconductor, Inc. | Method for forming a packaged semiconductor device |
US7764498B2 (en) * | 2007-09-24 | 2010-07-27 | Sixis, Inc. | Comb-shaped power bus bar assembly structure having integrated capacitors |
US7709966B2 (en) * | 2007-09-25 | 2010-05-04 | Sixis, Inc. | Large substrate structural vias |
JP5125389B2 (ja) * | 2007-10-12 | 2013-01-23 | 富士通株式会社 | 基板の製造方法 |
JP2009099621A (ja) * | 2007-10-12 | 2009-05-07 | Fujitsu Ltd | 基板の製造方法 |
JP5125470B2 (ja) * | 2007-12-13 | 2013-01-23 | 富士通株式会社 | 配線基板及びその製造方法 |
US8581113B2 (en) | 2007-12-19 | 2013-11-12 | Bridgewave Communications, Inc. | Low cost high frequency device package and methods |
JP5138395B2 (ja) * | 2008-01-22 | 2013-02-06 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
US20090267183A1 (en) * | 2008-04-28 | 2009-10-29 | Research Triangle Institute | Through-substrate power-conducting via with embedded capacitance |
JP5217639B2 (ja) * | 2008-05-30 | 2013-06-19 | 富士通株式会社 | コア基板およびプリント配線板 |
JP2009290124A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | プリント配線板 |
JP5217640B2 (ja) * | 2008-05-30 | 2013-06-19 | 富士通株式会社 | プリント配線板の製造方法およびプリント基板ユニットの製造方法 |
JP2009290135A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | プリント配線板の製造方法および導電性接合剤 |
US8273995B2 (en) * | 2008-06-27 | 2012-09-25 | Qualcomm Incorporated | Concentric vias in electronic substrate |
KR100990546B1 (ko) * | 2008-12-08 | 2010-10-29 | 삼성전기주식회사 | 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법 |
US20100159193A1 (en) * | 2008-12-18 | 2010-06-24 | Palo Alto Research Center Incorporated | Combined electrical and fluidic interconnect via structure |
TWI393490B (zh) * | 2008-12-31 | 2013-04-11 | Ind Tech Res Inst | 多組同軸導線於基材之單一通孔中之結構與其製作方法 |
US8129834B2 (en) * | 2009-01-26 | 2012-03-06 | Research Triangle Institute | Integral metal structure with conductive post portions |
KR101063447B1 (ko) * | 2009-07-07 | 2011-09-08 | 안복만 | 다층 기판 및 그 제조방법 |
CN101945537A (zh) * | 2009-07-10 | 2011-01-12 | 英华达(上海)电子有限公司 | 一种具有过孔结构的印刷电路板及其制造方法 |
US8227708B2 (en) * | 2009-12-14 | 2012-07-24 | Qualcomm Incorporated | Via structure integrated in electronic substrate |
US8624127B2 (en) | 2010-02-26 | 2014-01-07 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
EP2385534B1 (en) | 2010-05-05 | 2017-10-18 | Nxp B.V. | Integrated transformer |
JP2012174874A (ja) * | 2011-02-21 | 2012-09-10 | Fujitsu Ltd | プリント配線板の製造方法及びプリント配線板 |
JP2012256675A (ja) * | 2011-06-08 | 2012-12-27 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及びその製造方法 |
KR101225193B1 (ko) * | 2012-05-29 | 2013-01-22 | 전자부품연구원 | 반도체 패키지 및 이의 제조 방법 |
JP5655818B2 (ja) * | 2012-06-12 | 2015-01-21 | 株式会社村田製作所 | チップ部品構造体 |
US9123780B2 (en) | 2012-12-19 | 2015-09-01 | Invensas Corporation | Method and structures for heat dissipating interposers |
US9039448B2 (en) | 2013-02-18 | 2015-05-26 | Tyco Electronics Corporation | Electronic interconnect devices having conductive vias |
US9635761B2 (en) | 2013-07-15 | 2017-04-25 | Massachusetts Institute Of Technology | Sleeved coaxial printed circuit board vias |
US9384883B2 (en) | 2014-01-14 | 2016-07-05 | Qualcomm Incorporated | Nested through glass via transformer |
US9706667B2 (en) * | 2014-05-19 | 2017-07-11 | Sierra Circuits, Inc. | Via in a printed circuit board |
US10249943B2 (en) | 2014-06-18 | 2019-04-02 | Massachusetts Institute Of Technology | Printed circuit board assembly with foam dielectric material |
US9443799B2 (en) | 2014-12-16 | 2016-09-13 | International Business Machines Corporation | Interposer with lattice construction and embedded conductive metal structures |
US10045435B2 (en) * | 2015-11-23 | 2018-08-07 | L-3 Communications Corporation | Concentric vias and printed circuit board containing same |
US10950929B2 (en) | 2016-07-14 | 2021-03-16 | Massachusetts Institute Of Technology | Foam radiator |
CN109714906A (zh) * | 2017-10-26 | 2019-05-03 | 王定锋 | 一种用于焊接插脚元件的单面金属基电路板的制作方法 |
US11443885B2 (en) * | 2018-03-12 | 2022-09-13 | Intel Corporation | Thin film barrier seed metallization in magnetic-plugged through hole inductor |
JP2019220504A (ja) | 2018-06-15 | 2019-12-26 | イビデン株式会社 | インダクタ内蔵基板およびその製造方法 |
CN111010797A (zh) * | 2018-10-08 | 2020-04-14 | 中兴通讯股份有限公司 | 电路板、设备及过孔形成方法 |
US11792918B2 (en) | 2021-01-28 | 2023-10-17 | Unimicron Technology Corp. | Co-axial via structure |
US20220240375A1 (en) * | 2021-01-28 | 2022-07-28 | Unimicron Technology Corp. | Co-axial via structure and manufacturing method of the same |
KR20220146907A (ko) * | 2021-04-26 | 2022-11-02 | 삼성전기주식회사 | 인쇄회로기판 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4911796A (en) * | 1985-04-16 | 1990-03-27 | Protocad, Inc. | Plated through-holes in a printed circuit board |
JPH0294693A (ja) * | 1988-09-30 | 1990-04-05 | Nec Corp | 同軸形スルーホールを有するプリント配線板 |
US5300911A (en) * | 1991-07-10 | 1994-04-05 | International Business Machines Corporation | Monolithic magnetic device with printed circuit interconnections |
JP2819523B2 (ja) * | 1992-10-09 | 1998-10-30 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 印刷配線板及びその製造方法 |
US5421083A (en) * | 1994-04-01 | 1995-06-06 | Motorola, Inc. | Method of manufacturing a circuit carrying substrate having coaxial via holes |
US5541567A (en) * | 1994-10-17 | 1996-07-30 | International Business Machines Corporation | Coaxial vias in an electronic substrate |
US5565262A (en) * | 1995-01-27 | 1996-10-15 | David Sarnoff Research Center, Inc. | Electrical feedthroughs for ceramic circuit board support substrates |
US5689091A (en) * | 1996-09-19 | 1997-11-18 | Vlsi Technology, Inc. | Multi-layer substrate structure |
-
1997
- 1997-11-14 US US08/971,064 patent/US5949030A/en not_active Expired - Fee Related
-
1998
- 1998-10-15 KR KR1019980043142A patent/KR100295933B1/ko not_active IP Right Cessation
- 1998-11-11 CN CNB981239994A patent/CN1170465C/zh not_active Expired - Fee Related
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101553085B (zh) * | 2004-02-13 | 2011-04-20 | 莫莱克斯公司 | 用于印刷电路板的优选非对称通孔定位 |
CN100367832C (zh) * | 2004-05-10 | 2008-02-06 | 富士通株式会社 | 线路基板、生产该线路基板的方法以及电子设备 |
CN101455129B (zh) * | 2006-06-29 | 2012-06-13 | 英特尔公司 | 屏蔽式过孔 |
CN101299904B (zh) * | 2007-04-30 | 2010-09-08 | 三星电机株式会社 | 电磁能带隙结构和印刷电路板 |
CN101527298B (zh) * | 2008-03-07 | 2011-06-15 | 海力士半导体有限公司 | 具有导电屏蔽构件的电路板以及使用该构件的半导体封装 |
CN101673726A (zh) * | 2008-09-11 | 2010-03-17 | 东部高科股份有限公司 | 半导体器件的接触件及其制造方法 |
CN102448257A (zh) * | 2010-10-13 | 2012-05-09 | 环旭电子股份有限公司 | 电路板的导孔制造方法及其结构 |
CN102300401A (zh) * | 2011-08-12 | 2011-12-28 | 三星半导体(中国)研究开发有限公司 | 实现多信号传输的通孔结构及其制造方法 |
CN103124476A (zh) * | 2011-11-18 | 2013-05-29 | 北大方正集团有限公司 | 印制电路板及其加工方法 |
CN103515352A (zh) * | 2012-06-14 | 2014-01-15 | 罗伯特·博世有限公司 | 具有敷镀通孔的构件及制造方法 |
CN103515352B (zh) * | 2012-06-14 | 2018-05-15 | 罗伯特·博世有限公司 | 具有敷镀通孔的构件及制造方法 |
CN104658931A (zh) * | 2013-11-20 | 2015-05-27 | 英特尔公司 | 衬底封装核中的编织的电气组件 |
CN105472907A (zh) * | 2016-01-01 | 2016-04-06 | 广州兴森快捷电路科技有限公司 | 屏蔽式差分过孔的制作方法以及阻抗计算方法 |
CN105517372A (zh) * | 2016-01-01 | 2016-04-20 | 广州兴森快捷电路科技有限公司 | 同轴单端过孔的制作方法以及阻抗的计算方法 |
CN107039338A (zh) * | 2016-02-04 | 2017-08-11 | 台湾积体电路制造股份有限公司 | 互连结构及其制造方法 |
CN107039338B (zh) * | 2016-02-04 | 2020-07-17 | 台湾积体电路制造股份有限公司 | 互连结构及其制造方法 |
US10785865B2 (en) | 2016-02-04 | 2020-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure and method of manufacturing the same |
US11457525B2 (en) | 2016-02-04 | 2022-09-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure having conductor extending along dielectric block |
US11737205B2 (en) | 2016-02-04 | 2023-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure having conductor extending along dielectric block |
Also Published As
Publication number | Publication date |
---|---|
KR100295933B1 (ko) | 2001-08-07 |
CN1170465C (zh) | 2004-10-06 |
US5949030A (en) | 1999-09-07 |
KR19990044871A (ko) | 1999-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1170465C (zh) | 印刷电路板或芯片载体中的多通道结构的制备方法 | |
CA1143862A (en) | High performance semiconductor package assembly | |
US5677515A (en) | Shielded multilayer printed wiring board, high frequency, high isolation | |
EP0129389B1 (en) | A method of producing a layered structure | |
US7874065B2 (en) | Process for making a multilayer circuit board | |
US5768108A (en) | Multi-layer wiring structure | |
JP3283007B2 (ja) | 多層セラミック・キャパシタおよびこの多層セラミック・キャパシタの金属バイアを製造する方法 | |
CN1253964C (zh) | 高频模块 | |
US20130075148A1 (en) | Method and Apparatus to Reduce Impedance Discontinuity in Packages | |
US5378927A (en) | Thin-film wiring layout for a non-planar thin-film structure | |
US7145238B1 (en) | Semiconductor package and substrate having multi-level vias | |
US20100200276A1 (en) | Implementations of twisted differential pairs on a circuit board | |
KR900000508B1 (ko) | 다층인쇄회로기판(多層印刷回路基板) | |
EP1069617A2 (en) | Multilayer wiring board | |
CN102638931A (zh) | 电子组件、使寄生电容最小的方法及制造电路板结构的方法 | |
CN106935572A (zh) | 改进在射频和毫米波产品中的bga封装隔离的方法 | |
KR20080100458A (ko) | 적층형 보호 구조물 | |
JPH10290059A (ja) | 配線基板 | |
EP1344435B1 (en) | Parallel plane substrate | |
JPH0341803A (ja) | 信号線相互間のクロストークノイズを低減した配線板およびその製造法 | |
JPH0211033B2 (zh) | ||
US6461493B1 (en) | Decoupling capacitor method and structure using metal based carrier | |
WO2002063934A1 (en) | Interconnect | |
JPH09181443A (ja) | 電子部品の製造方法 | |
CN103887272B (zh) | 电子模块以及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041006 Termination date: 20091211 |