KR900000508B1 - 다층인쇄회로기판(多層印刷回路基板) - Google Patents
다층인쇄회로기판(多層印刷回路基板) Download PDFInfo
- Publication number
- KR900000508B1 KR900000508B1 KR1019850005121A KR850005121A KR900000508B1 KR 900000508 B1 KR900000508 B1 KR 900000508B1 KR 1019850005121 A KR1019850005121 A KR 1019850005121A KR 850005121 A KR850005121 A KR 850005121A KR 900000508 B1 KR900000508 B1 KR 900000508B1
- Authority
- KR
- South Korea
- Prior art keywords
- clearance
- printed circuit
- multilayer printed
- circuit board
- power supply
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
내용 없음.
Description
제1도는 다층인쇄회로기판의 단면구조를 개략적으로 설명하기 위한 도면.
제2도는 전원층상에 형성되는 클리어런스를 나타내기 위한 사시도.
제3도는 본원발명에서 채용되는 클리어런스의 평면형상을 설명하기 위한 도면.
제4도는 레지스트레이션이 최대허용범위에 있을때의 관통구멍이 가장자리의 존재범위를 설명하기 위한 도면.
제5도는 종래의 원형클리어런스와 본원발명에 의한 클리어런스를 비교설명하기 위한 도면.
제6도는 종래의 정방형클리어런스와 본원발명에 의한 클리어런스를 비교설명하기 위한 도면.
본원 발명은 다층인쇄회로기판에 관한 것이며, 특히 다층인쇄회로기판의 전원층의 관통구멍부분에 형성되는 클리어런스의 형상의 개량에 관한 것이다.
다층인쇄회로기판의 전원층에는 관통구멍 부분에 전원층도체와 관통구멍과의 단락을 피하기 위한 클리어런스(도체제거부분)이 설치된다. 종래의 다층인쇄회로에 있어서는 클리어런스형상은 원형 또는 네귀가 직각인 4각형으로 되어 있다. 예를 들어 일본국 특개소 49-121168호 공보중에는 원형의 클리어런스가 개시되어 있다.
LSI의 고속고밀도화에 수반해서, 그것을 탑재하기 위한 다층인쇄회로기판도 고밀도화, 대면적화이고, LSI 등의 전기부품이 다수 고밀도로 실장되게끔 되면 전기부품에 급전하기 위한 전류가 매우 커지기 때문에, 전원층의 저항을 충분히 낮게하고, 전원층에서의 전압강하를 억제하지 않으면 안된다. 그러기 위해서는 전원층에 형성되는 클리어런스의 면적을 감소시키는 것이 유효하다.
한편, 다층인쇄회로기판은 고밀도화, 대면적화할수록 적층의 어긋남이나 구멍뚫기 위치의 어긋남 등의 치수가 어긋나는 조건이 엄격해진다. 이와 같은 일을 충분히 고려하여, 전원층의 클리어런스의 크기를 결정하지 않으면 안된다.
만약, 클리어런스의 크기가 지나치게 작으면, 제조공정상의 치수의 어긋남에 의한 관통구멍과 전원층 도체와의 단락불량이 증가하여, 다층인쇄회로기판의 생산성이 저하되어 버린다.
본원발명의 목적은 관통구멍과 전원층도체와의 단락불량을 일으킴이 없이, 또한 클리어런스형성에 의한 전원층 저항의 증가를 적게한 다층인쇄회로기판을 제공하는데 있다.
본원 발명의 다른 목적은 회로소자의 고밀도 실장에 적합한 다층인쇄회로기판을 제공하는데 있다.
상기 목적을 달성하기 위해 본원발명은 절연층을 통해 적층된 복수의 도체층과, 도체층간을 선택적으로 접속하기 위한 복수의 관통구멍을 가지며, 전원층으로 되는 도체층이 절연해야 할 각 관통구멍의 형성위치에 클리어런스를 갖는 다층인쇄회로기판에 있어서, 각 클리어런스의 형상을 네귀가 원호형상인 대충 4각형으로 한 것을 특징으로 한다.
클리어런스의 형상을 상기 특수한 형상으로 함으로써 본원발명에 의하면 전원층에 다수의 클리어런스가 2차원적으로 배치해서 형성되었을 경우에도, 인접하는 클리어런스간에 폭이 넓은 도체층을 남길 수 있고, 이 부분에서의 전기저항을 종래보다도 작게 할 수 있다.
본원발명의 기타의 목적 및 이점은 별첨 도면에 의거하여 더욱 명백해진다.
제1도는 본원발명을 적용하는 다층인쇄회로기판의 개략을 나타낸 단면도이다. 본원발명의 다층인쇄회로기판은 그 단면구조로 비교하는 한, 종래의 공지의 것과 닮았기 때문에 제1도에서는 편의상 전원층인도체층(3)을 구비한 절연기판(10)과, 인쇄배선된 신호선 또는 다른 전원층인 도체층(3')을 구비한 또 하난의 절연기판(10')을 열경화성의 접착시이트(12)를 통해 적층해서 이루어진 간략화된 구조체를 예시하고 있다.
제1도에 있어서, (1A),(1B),(1C)는 관통구멍이며, 적층된 인쇄회로 기판을 관통하여 드릴 등에 의해 구멍을 뚫고, 그 내면에 무전해도금 또는 전해도금에 의한 도전피막을 형성해 놓았다. 이 도전피막은 인쇄회로기판내부에서 전원층 또는 신호선과 선택적으로 접속되며, 그 끝부분은 기판표면의 배선층에 적절히 접속된다. 전원층(3)의 부분확대도인 제2도에 표시된 바와 같이 전원층과 접속해야 할 관통구멍(1C)이외의 관통구멍(1A),(1B)의 주변부에는 전원층을 부분적으로 제거하여 클리어런스(2A),(2B)가 형성된다.
본원발명의 다층인쇄회로기판에서는 상술한 전원층(3) 또는 (3')에 설치하는 클리어런스(2)의 형상에 특징이 있으며, 각 클리어런스는 전체로서 4각형이며, 그 네귀가 반경 R의 원호형상을 나타내고 있다.
제3도는 클리어런스(2)의 형상을 확대하여 나타낸 도면이며, Q는 관통구멍(1)의 중심점이 표준위치를 나타내는 가상격자점, (21)은 가상격자점에서 어긋나서 형성되는 실제의 관통구멍의 가장자리의 위치오차 최대허용범위, Mx, Mg는 각기 클리어런스(2)의 X방향, Y방향의 치수, R은 클리어런스의 네귀부분의 곡률반경, L은 관통구멍과 전원층과의 사이에 보증하는 최소이간치수를 나타낸다.
다층인쇄회로기판은 개개의 기판(10),(10')의 제조과정에서, 전원층에서 설치하는 각 클리어런스에 가상격자점 Q로부터의 어느 정도의 위치의 어긋남을 예상하지 않을 수 없다. 마찬가지로, 적층한 기판에 관통구멍을 형성할 때에도 관통구멍과 가상격자점과의 사이의 위치의 어긋남을 허용하지 않을 수 없다. 이들 각 공정에서의 위치의 어긋남, 또는 치수의 어긋남을 종합한 것을, 이하 래지스트레이션이라고 부르기도 한다.
가상격자점 Q에 대한 관통구멍(1)의 중심점의 레지스트레이션의 허용범위를 제4도의 파선틀(22)처럼 설정하면, 관통구멍 가장자리의 위치오차 최대허용범위(21)의 X방향의 Y방향의 치수 Nx, Ng는 다음처럼 된다.
Nx = [X방향의 레지스트레이션 최대치]+드릴경
Ng = [Y방향의 레지스트레이션 최대치]+드릴경
따라서 제3도의 클리어런스(20)의 치수는
Mx = Nx+2·L
Mg = Ng+2·L
R = r+L(단, r=드릴경/2)
로 된다.
제5도, 제6도는 각기 종래의 원형의 클리어런스(2')와, 정방형클리어런스(2")를 본원발명에 의한 클리어런스(2)와 비교하기 위한 도면이다.
레지스트레이션의 크기, 관통구멍과 전원층과의 사이의 최소이간치수 L를 동일조건으로 했을 경우, 본원발명의 클리어런스(2)는 제5도에서 명백한 것처럼 네귀의 원호부분에서 종래의 원형클리어런스(2')에 내접하는 크기로 된다. 따라서, 본원발명의 클리어런스는 사선으로 나타낸 면적만큼 종래의 것보다 소형화할 수 있다. 또, 제6도에 나타낸 것처럼 본원발명의 클리어런스(2')는 종래의 정방형 클리어런스(2")에도 내접하는 크기로 되어 있으며, 사선으로 나타낸 각 코오너부분의 면적만큼 소형화할 수 있다.
이처럼 개개의 클리어런스가 차지하는 면적을 소형화할 수 있기 때문에, 제2도에 나타낸 것처럼 관통구멍의 배치에 대응해서 전원층(33)에 2차원적으로 다수의 클리어런스(2A),(2B),(2D),(2E)……를 형성했을 경우, 본원발명의 다층배선기판에서는 인접하는 클리어런스간에 종래보다도 폭넓은 도전층을 남길 수 있고, 이들 위치에서의 전기 저항의 증가를 억제할 수 있다. 이 경우, 레지스트레이션의 허용지는 종래와 같아도 되므로, 제조조건 변경에 의한 생산성의 저하는 없다.
그리고, 상술한 실시예에서는 클리어런스의 형상을 대충 정방형으로 했지만 X, Y방향에서 레지스트레이션에 차이가 있을 경우, 또는 관통구멍의 배열에 따라서는 클리어런스의 형상을 장방형상으로 하고, 각 코오너를 원호형상으로 해도 좋다.
Claims (3)
- 절연층을 통해 적층된 복수의 도체층과, 도체층간을 선택적으로 접속하기 위한 복수의 관통구멍을 가지며, 전원층으로 되는 도체층이 절연해야 할 각 관통구멍의 형성위치에 클리어런스를 갖는 다층인쇄회로기판에 있어서, 상기 클리어런스가 네귀를 원호형상으로 한 대충 4각형상으로 되어 있는 것을 특징으로 하는 다층인쇄회로기판.
- 상기 각 클리어런스가 네귀를 원호형상으로 한 대충 정방형인 것을 특징으로 하는 특허청구의 범위 1기재의 다층인쇄회로기판.
- 상기 각 클리어런스가 네귀의 원호는 관통구멍반경보다도 큰 곡률반경을 갖는 것을 특징으로 하는 특허청구의 범위 1기재의 다층인쇄회로기판.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP84-153468 | 1984-07-24 | ||
JP15346884A JPS6132489A (ja) | 1984-07-24 | 1984-07-24 | 多層印刷回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR860001680A KR860001680A (ko) | 1986-03-20 |
KR900000508B1 true KR900000508B1 (ko) | 1990-01-31 |
Family
ID=15563222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019850005121A KR900000508B1 (ko) | 1984-07-24 | 1985-07-18 | 다층인쇄회로기판(多層印刷回路基板) |
Country Status (4)
Country | Link |
---|---|
US (1) | US4616292A (ko) |
EP (1) | EP0169530A3 (ko) |
JP (1) | JPS6132489A (ko) |
KR (1) | KR900000508B1 (ko) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5066831A (en) * | 1987-10-23 | 1991-11-19 | Honeywell Inc. | Universal semiconductor chip package |
US4891616A (en) * | 1988-06-01 | 1990-01-02 | Honeywell Inc. | Parallel planar signal transmission system |
USRE35064E (en) * | 1988-08-01 | 1995-10-17 | Circuit Components, Incorporated | Multilayer printed wiring board |
US4893216A (en) * | 1988-08-09 | 1990-01-09 | Northern Telecom Limited | Circuit board and method of soldering |
JPH0247892A (ja) * | 1988-08-10 | 1990-02-16 | Hitachi Ltd | セラミック多層配線基板 |
JPH0834340B2 (ja) * | 1988-12-09 | 1996-03-29 | 日立化成工業株式会社 | 配線板およびその製造法 |
US5045642A (en) * | 1989-04-20 | 1991-09-03 | Satosen, Co., Ltd. | Printed wiring boards with superposed copper foils cores |
US5079069A (en) * | 1989-08-23 | 1992-01-07 | Zycon Corporation | Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture |
US5155655A (en) * | 1989-08-23 | 1992-10-13 | Zycon Corporation | Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture |
US5036163A (en) * | 1989-10-13 | 1991-07-30 | Honeywell Inc. | Universal semiconductor chip package |
DE4100238A1 (de) * | 1991-01-07 | 1992-07-09 | Philips Patentverwaltung | Viellagenplatine, insbesondere fuer hochfrequenz |
US5800575A (en) * | 1992-04-06 | 1998-09-01 | Zycon Corporation | In situ method of forming a bypass capacitor element internally within a capacitive PCB |
US5261153A (en) * | 1992-04-06 | 1993-11-16 | Zycon Corporation | In situ method for forming a capacitive PCB |
US5417578A (en) * | 1992-12-24 | 1995-05-23 | The Whitaker Corporation | Printed wiring boards having low signal-to-ground ratios |
JP3230953B2 (ja) * | 1994-07-28 | 2001-11-19 | 富士通株式会社 | 多層薄膜配線基板 |
US6727435B1 (en) * | 1996-03-12 | 2004-04-27 | International Business Machines Corporation | Backplane power distribution system |
US5841074A (en) * | 1996-03-12 | 1998-11-24 | International Business Machines Corporation | Backplane power distribution system having impedance variations in the form of spaced voids |
US6329605B1 (en) | 1998-03-26 | 2001-12-11 | Tessera, Inc. | Components with conductive solder mask layers |
KR100509974B1 (ko) * | 1998-07-20 | 2005-11-16 | 삼성전자주식회사 | 인쇄회로기판의 제조방법 |
US7708206B2 (en) * | 2004-12-22 | 2010-05-04 | Norman Ivans | Irrigation unit including a nozzle having greater accuracy and improved adjustment properties |
US7650694B2 (en) * | 2005-06-30 | 2010-01-26 | Intel Corporation | Method for forming multilayer substrate |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2990310A (en) * | 1960-05-11 | 1961-06-27 | Burroughs Corp | Laminated printed circuit board |
JPS56959B2 (ko) * | 1973-03-26 | 1981-01-10 | ||
US4562513A (en) * | 1984-05-21 | 1985-12-31 | International Business Machines Corporation | Process for forming a high density metallurgy system on a substrate and structure thereof |
-
1984
- 1984-07-24 JP JP15346884A patent/JPS6132489A/ja active Pending
-
1985
- 1985-07-18 KR KR1019850005121A patent/KR900000508B1/ko not_active IP Right Cessation
- 1985-07-22 EP EP85109136A patent/EP0169530A3/en not_active Ceased
- 1985-07-22 US US06/757,494 patent/US4616292A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0169530A3 (en) | 1987-01-14 |
KR860001680A (ko) | 1986-03-20 |
EP0169530A2 (en) | 1986-01-29 |
US4616292A (en) | 1986-10-07 |
JPS6132489A (ja) | 1986-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900000508B1 (ko) | 다층인쇄회로기판(多層印刷回路基板) | |
EP0379686B1 (en) | Printed circuit board | |
KR100295933B1 (ko) | 비아형성방법및이에의한비아구조체 | |
JPS6318697A (ja) | 多層配線基板 | |
KR900005314B1 (ko) | 금속 코어가 들어간 다층 프린트 기판의 제조방법 | |
KR900009091B1 (ko) | 다층프린트배선판 및 그 제조방법 | |
JPH0227836B2 (ko) | ||
JPH06204628A (ja) | プリント配線板 | |
JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
JPH01789A (ja) | 超電導配線プリント板 | |
JPH10135640A (ja) | プリント配線板の構造及びその製造方法 | |
JPH0786752A (ja) | 電子部品搭載用基板 | |
JPH01276791A (ja) | 金属芯入りプリント配線板 | |
JPS62200788A (ja) | 多層プリント板 | |
JPH11214807A (ja) | 印刷回路基板 | |
JPS63261895A (ja) | 多層印刷配線板のスル−ホ−ル | |
JPH06196832A (ja) | スルホール付き絶縁基板 | |
JPH0534139Y2 (ko) | ||
JPS586315B2 (ja) | コウミツドハイセンバン | |
JPH03165093A (ja) | 多層プリント配線板 | |
JPH0383396A (ja) | 多層プリント配線板 | |
JPS58196090A (ja) | プリント基板 | |
KR19990041806U (ko) | 이형 재질의 기판 결합장치 | |
JPS60254794A (ja) | 多層プリント板 | |
JP2003115666A (ja) | 多層配線基板及びその配線方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20001123 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |