CN1216422C - 芯片封装基板电性接触垫的电镀镍/金制作方法与结构 - Google Patents

芯片封装基板电性接触垫的电镀镍/金制作方法与结构 Download PDF

Info

Publication number
CN1216422C
CN1216422C CN 01144617 CN01144617A CN1216422C CN 1216422 C CN1216422 C CN 1216422C CN 01144617 CN01144617 CN 01144617 CN 01144617 A CN01144617 A CN 01144617A CN 1216422 C CN1216422 C CN 1216422C
Authority
CN
China
Prior art keywords
substrate
electric contact
contact mat
layer
electronickelling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
CN 01144617
Other languages
English (en)
Other versions
CN1427469A (zh
Inventor
许诗滨
陈江都
刘彦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanmao Precision Science & Technology Co Ltd
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=4677711&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1216422(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CN 01144617 priority Critical patent/CN1216422C/zh
Publication of CN1427469A publication Critical patent/CN1427469A/zh
Application granted granted Critical
Publication of CN1216422C publication Critical patent/CN1216422C/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Wire Bonding (AREA)

Abstract

一种芯片封装基板电性接触垫的电镀镍/金制作方法与结构，该结构的特征在于基板的电性接触垫外表面完全被一镍/金层所包覆，且该基板并未具有另外布设的电镀导线；该制作方法包含：在一已电路图案化而定义出线路层的基板表面，覆盖上一导电膜；再在基板表面形成一光致抗蚀剂层覆住基板，该光致抗蚀剂层具有开孔以露出线路层作为电性接触垫区域的那部分；移除未被该光致抗蚀剂层所覆盖的导电膜；在基板表面形成另一光致抗蚀剂层覆住残露于前述光致抗蚀剂层开孔区的导电膜；对该基板的电性接触垫进行电镀镍/金，使所述电性接触垫整个表面皆镀上镍/金层；最后移除光致抗蚀剂层与所覆的导电膜。

Description

芯片封装基板电性接触垫的电镀镍/金制作方法与结构
技术领域
本发明涉及一种电性接触垫的电镀镍/金制作方法与结构，尤指半导体芯片封装基板电性接触垫的电镀镍/金制作方法与结构。
背景技术
电子产业相关技术在飞速发展，随着电子产品轻小化的趋势，半导体芯片封装基板(或称IC载板)的制造者也面临着制造方法上的许多关键问题。例如，在基板表面要形成若干由导电线路延伸的电性接触垫，作为电子信号或电源传输的组成部分，通常在电性接触垫的上表面，会覆上一镍/金(Ni/Au)层，如半导体芯片封装基板的打线垫(或称金手指，BondingFinger)，即在垫体表面覆上了一镍/金层，在进行芯片封装打金线时，金线与基板打线垫的材质均为金属金，而有利于两者完成电性耦合结构；又如封装基板的锡球垫(Solder Ball Pad)，也在垫体表面覆上一镍/金层，以使锡球垫的导电垫体(通常为金属铜)不易受外界环境影响而氧化，提高封装锡球植设的电性连接品质。
图1为一般业界在半导体芯片封装基板电性接触垫上电镀镍/金层的结构示意图。在一已完成前段制作供芯片封装的基板1上，已电路图案化的上、下线路层(11、12)、若干导通孔13(PTH)或盲孔(Blind via)等已形成于其中，并以微影、蚀刻等方式，在该基板1上定义出若干电性接触垫10(如打线垫或锡球垫)，基板1的外表面还覆有防焊层14。
图1中基板1上的电性接触垫10，虽有在电性接触垫10电镀一镍/金层16的结构，但为形成此结构，必须在基板1上另外布设众多的电镀导线15，利用电镀导线将镍/金层16电镀在电性接触垫10上。这样虽然可以在电性接触垫10上形成镍/金结构，但必须布设众多的电镀导线进行电镀，不但占据了基板1上的面积，使可供布设线路的面积减少，而且在高频使用时，因多余电镀导线的天线效应，容易造成噪声(Noise)干扰。如果使用回蚀刻方式(Etchback)，虽可切除电镀导线15，但仍会遗留下导线尾端部份，因此基板1上电性接触垫10虽形成有镍/金层结构，但又有包含了一堆导线尾端的紊乱结构，此外，降低线路布设面积及在高频使用时易产生噪声干扰的问题依然存在。
业界对此问题，提出了另一种称之为GPP电镀制作方法(Gold PatternP1ating)的改进技术。图2A至图2D为该已知GPP电镀镍/金制作方法的示意图。
首先，在一半导体芯片封装基板2的上、下表面各形成一整层导电层21，如图2A所示，该基板内部可形成若干导通孔(PTH)或盲孔(Blind via)(图中未示)。
接着，在基板2的导电层21上分别覆上光致抗蚀剂层22(Photoresist)，该光致抗蚀剂层22具有开孔以露出欲形成线路的区域，而导电层21未被光致抗蚀剂层22所覆盖的地方，电镀有镍/金(Ni/Au)层23，如图2B所示。
接着移除光致抗蚀剂层22，只留下镍/金(Ni/Au)层23，如图2C所示。
最后，以所述镍/金层23作为光致抗蚀剂，利用微影、蚀刻等方式将导电层21电路图案化而定义出线路层25，使得线路层25上表面镀有一镍/金层23，如图2D所示。
图2E为该已知技术应用于半导体芯片封装基板的示意图，图中示有芯片放置区28。该技术虽无须另外布设电镀导线，但基板2的整个线路层25(含电性接触垫26和所有导电线路)的上表面均覆上了一镍/金层，由于镍/金原料相当昂贵，该方法明显会浪费大量制造成本；此外，该方法的电性接触垫26是线路层25的一部分，该电性接触垫的材质为金属铜，只是在其上表面覆有镍/金层23，仍有其它部分包括电性接触垫作为打线垫的两个侧面裸露在外，并没有覆上镍/金层，因此容易出现金面不足或被外界侵蚀氧化的情形，在基板供芯片封装打金线时，金线与打线垫的电性耦合结构易受影响；又，线路层25的导电线路表面所覆的镍/金层23与覆盖在基板表面的防焊层27因材质特性相异而不能达到稳定的密合，容易造成可靠度不佳的缺陷。
发明内容
因此，本发明要解决的技术问题是提供一种芯片封装基板电性接触垫的电镀镍/金制作方法，该制作方法无须在基板的表面布设电镀导线，可大幅增加有效布线面积，并降低另外布设电镀导线所产生的噪声干扰。
本发明要解决的另一技术问题是提供一种芯片封装基板电性接触垫的电镀镍/金制作方法，该制作方法无须在整个线路层上均镀上镍/金层，可有效降低电镀镍/金的成本。
本发明要解决的另一技术问题是提供一种芯片封装基板电性接触垫的电镀镍/金制作方法，该制作方法可使电性接触垫的外表面完全包覆上镍/金层，有助于基板供芯片封装打金线时，金线对电性接触垫的电性耦合，并可保护电性接触垫，避免因其氧化而影响接触垫的电性连接品质。
为解决上述技术问题，本发明提供了一种芯片封装基板电性接触垫的电镀镍/金制作方法与结构。
本发明所公开的结构包含：一基板，该基板具有已电路图案化的线路层，该线路层具有若干电性接触垫，该电性接触垫的各个外表面都完全被一电镀镍/金层所包覆，且该基板并未另外布设在电性接触垫作为电镀镍/金用的电镀导线。
本发明所公开的结构可以下述的制作方法来完成：
(a)提供一已电路图案化而定义出线路层的基板，在该基板的表面，覆盖上一导电膜(Conductive Film)；
(b)在覆有导电膜的基板表面形成一第一光致抗蚀剂层，该光致抗蚀剂层具有开孔，以露出开孔下方为导电膜所覆盖的作为电性接触垫区域的部分线路层；
(c)移除未被该第一光致抗蚀剂层所覆盖的导电膜；
(d)于基板上形成一第二光致抗蚀剂层，该第二光致抗蚀剂层覆住残露于第一光致抗蚀剂层开孔区的导电膜；
(e)对该基板进行电镀镍/金，使所述电性接触垫整个表面皆镀上镍/金层；
(f)移除光致抗蚀剂层与所覆盖的导电膜；
(g)在该基板表面上覆上一防焊层。
由此可知，本发明提供一种芯片封装基板电性接触垫的电镀镍/金制作方法与结构，无须在基板表面另外布设电镀导线，不但可大幅减少电镀导线布线面积，从而提高导电线路布线面积，且无须在整个线路层上均镀上镍/金层，可有效降低电镀镍/金的成本。此外，本发明的电性接触垫外表面完整地包覆有镍/金层，有助于基板供芯片封装进行打金线时，金线对电性接触垫的电性耦合，且可避免氧化而影响接触垫的电性连接品质。
附图说明
图1为已知芯片封装基板电性接触垫电镀镍/金的实施示意图。
图2A至图2E为另一已知芯片封装基板电性接触垫电镀镍/金的实施示意图。
图3A至图3H为本发明实施例芯片封装基板电性接触垫电镀镍/金的实施示意图。
具体实施方式
本发明涉及一种芯片封装基板电性接触垫的电镀镍/金制作方法与结构。图3A至图3H为本发明实施例芯片封装基板电性接触垫的电镀镍/金制作方法与结构的示意图。
首先提供一单层或多层的基板100，该基板100已完成所需的前段制作过程，如若干导通孔(PTH)或盲孔(Blind via)等已形成于其中，并以微影、蚀刻等方式，在该基板100上形成将电路图案化而定义出的线路层105，如图3A所示。
接着，如图3B所示，在基板100表面覆上一导电膜110(ConductiveFilm)，该导电膜110主要作为将来电镀时的电流传导路径，其为可导电的薄膜，如为锡(Sn)、铜(Cu)、铬(Cr)、钯(Pd)、镍(Ni)、锡/铅(Sn/Pb)等材质或其合金所组成，但本发明并不限于前述材质，只要是具有导电性的金属材质皆可，该导电膜110可以溅镀(Sputtering)、无电镀(Electroless Plating)或物理、化学沉积(Deposition)等方式形成。
接着，如图3C所示，在覆有导电膜110的基板表面形成一第一光致抗蚀剂层115，该光致抗蚀剂层具有开孔1151，以露出开孔下方为导电膜110所覆盖的作为电性接触垫区域的部分线路层，该电性接触垫区域可包含一个或多个电性接触垫1051。
借由蚀刻技术，移除未被该第一光致抗蚀剂层115所覆盖的导电膜，此时该光致抗蚀剂层开孔区1151底缘残露有部分导电膜1102，如图3D所示。
再在基板100上形成一第二光致抗蚀剂层120，该光致抗蚀剂层覆住残露于第一光致抗蚀剂层开孔区1151的导电膜1102，如图3E所示，其主要用来避免电镀时，残露于开孔区1151的导电膜1102也电镀有镍/金，而使形成于基板的线路会有短路的情形。
接着，以电镀方式(Electroplating)对该基板100进行电镀镍/金步骤。因导电膜110为导电材质所形成，在进行电镀时，镍/金层125经由导电膜110电镀在各电性接触垫1051的表面，可使各电性接触垫1051外表面完全镀上镍/金层125，如图3F所示。
接着，移除第二光致抗蚀剂层120、第一光致抗蚀剂层115和其所覆盖的导电膜110，所述基板100上的电性接触垫1051电镀镍/金层125的结构于是完成。其中，线路层105的电性接触垫1051整个外表面均镀上了镍/金层125，如图3G所示。
最后，在基板100表面上覆上一防焊层130，如阻焊层(Solder Mask)等，完成基板100的表面保护，如图3H所示。
本发明芯片封装基板电性接触垫的电镀镍/金制作方法与结构，所述的电性接触垫，可以是半导体芯片封装基板中的打线垫或锡球垫。图中仅以部分电性接触垫1051表示，实践中电性接触垫的数目及作为屏蔽的光致抗蚀剂层，是根据实际产品的具体制作方法而分布在基板上。本发明的电镀镍/金制作方法与结构也可实施于基板的单一侧面或基板的双侧面。
除本发明实施例所述的电性接触垫外，只要是基板需进行电镀镍/金制作的部分，皆可运用本发明所公开的制作方法以形成其电镀镍/金的结构。
此外，本发明也可运用于供第二阶层组装电子元件的一般印刷电路板(Printed Circuit Board)的制作。
综上所述，本发明的芯片封装基板电性接触垫的电镀镍/金制作方法与结构，以导电膜作为电流传导路径来导通基板上的各电性接触垫，其无须在基板的表面另外布设电镀导线，不但可以有效提高导电线路的布线面积，还可避免在基板布设电镀导线易产生的噪声干扰，且无须在整个线路层上均镀上镍/金层，可有效降低电镀镍/金的成本；此外，电性接触垫的外表面完全包覆有镍/金层，有助于基板供芯片封装打金线时，金线对电性接触垫的电性耦合，并可避免氧化而影响接触垫的电性连接品质。
以上对较佳实施例的详细说明及附图并非用来限制本发明，熟知本发明的技术人员依据本发明的精神，当可作出些微改变及调整，此类等同设计仍应在本发明的保护范围之内。

Claims (8)

1.一种芯片封装基板电性接触垫的结构，包括一基板，该基板具有已电路图案化的线路层，该线路层具有若干电性接触垫，其特征在于：
该基板的电性接触垫的各个外表面都完全被一电镀镍/金层所包覆，且该基板没有另外布设在电性接触垫作为电镀镍/金用的电镀导线。
2.如权利要求1所述的芯片封装基板电性接触垫的结构，其特征在于所述的电性接触垫可为基板的打线垫或锡球垫。
3.一种芯片封装基板电性接触垫的电镀镍/金制作方法，其特征在于包含以下步骤：
(a)提供一已电路图案化而定义出线路层的基板，在该基板的表面覆盖上一导电膜；
(b)在覆有导电膜的基板表面形成一第一光致抗蚀剂层，该光致抗蚀剂层具有开孔，以露出开孔下方为导电膜所覆盖的作为电性接触垫区域的部分线路层；
(c)移除未被该第一光致抗蚀剂层所覆盖的导电膜；
(d)在基板上形成一第二光致抗蚀剂层，该第二光致抗蚀剂层覆住残露于第一光致抗蚀剂层开孔区的导电膜；
(e)对该基板进行电镀镍/金，使所述电性接触垫整个表面皆镀上镍/金层；
(f)移除第一光致抗蚀剂层、第二光致抗蚀剂层和其所覆盖的导电膜。
4.如权利要求3所述的芯片封装基板电性接触垫的电镀镍/金制作方法，其特征在于在步骤(f)后，还包括一步骤(g)在该基板表面覆上一防焊层。
5.如权利要求3或权利要求4所述的芯片封装基板电性接触垫的电镀镍/金制作方法，其特征在于该基板内部具有单层电路图案化线路层或多层电路图案化线路层。
6.如权利要求3或权利要求4所述的芯片封装基板电性接触垫的电镀镍/金制作方法，其特征在于所述的电性接触垫为基板的打线垫或锡球垫。
7.如权利要求3或权利要求4所述的芯片封装基板电性接触垫的电镀镍/金制作方法，其特征在于所述的导电膜为锡、铜、铬、钯、镍、锡/铅材质或其合金所组成。
8.如权利要求3或权利要求4所述的芯片封装基板电性接触垫的电镀镍/金制作方法，其特征在于所述的导电膜用溅镀、无电镀或物理、化学沉积方式形成。
CN 01144617 2001-12-20 2001-12-20 芯片封装基板电性接触垫的电镀镍/金制作方法与结构 Ceased CN1216422C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01144617 CN1216422C (zh) 2001-12-20 2001-12-20 芯片封装基板电性接触垫的电镀镍/金制作方法与结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01144617 CN1216422C (zh) 2001-12-20 2001-12-20 芯片封装基板电性接触垫的电镀镍/金制作方法与结构

Publications (2)

Publication Number Publication Date
CN1427469A CN1427469A (zh) 2003-07-02
CN1216422C true CN1216422C (zh) 2005-08-24

Family

ID=4677711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01144617 Ceased CN1216422C (zh) 2001-12-20 2001-12-20 芯片封装基板电性接触垫的电镀镍/金制作方法与结构

Country Status (1)

Country Link
CN (1) CN1216422C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310297C (zh) * 2004-06-22 2007-04-11 威盛电子股份有限公司 无电镀条的封装基板及其制作方法
CN101534607B (zh) * 2008-03-12 2011-03-23 南亚电路板股份有限公司 打线基板及其制作方法
CN103635035B (zh) * 2012-08-29 2016-11-09 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
TW201422856A (zh) * 2012-12-10 2014-06-16 Allied Circuit Co Ltd 電鍍方法
CN107635356A (zh) * 2017-09-26 2018-01-26 深圳市迅捷兴科技股份有限公司 电路板侧壁包金电镀镍金工艺
CN114717613B (zh) * 2022-04-13 2024-05-10 长电科技管理有限公司 一种使用导电膜实现无引线电镀的加工方法以及基板结构

Also Published As

Publication number Publication date
CN1427469A (zh) 2003-07-02

Similar Documents

Publication Publication Date Title
CN100342526C (zh) 有电性连接垫金属保护层的半导体封装基板结构及其制法
US7396753B2 (en) Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same
TWI246753B (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
US20060157852A1 (en) Circuit barrier structure of semiconductor packaging substrate and method for fabricating the same
JP2001502853A (ja) 連続して形成した集積回路パッケージ
US7041591B1 (en) Method for fabricating semiconductor package substrate with plated metal layer over conductive pad
US7247951B2 (en) Chip carrier with oxidation protection layer
US7253364B2 (en) Circuit board having electrically conductive structure formed between circuit layers thereof and method for fabricating the same
JP3618997B2 (ja) 電子回路上に金属スタンドオフを作成する方法
CN1265447C (zh) 半导体封装基板的电性连接垫电镀金属层的制造方法
CN1216422C (zh) 芯片封装基板电性接触垫的电镀镍/金制作方法与结构
US6278185B1 (en) Semi-additive process (SAP) architecture for organic leadless grid array packages
KR20200126958A (ko) 회로기판
US20070186413A1 (en) Circuit board structure and method for fabricating the same
KR100671541B1 (ko) 함침 인쇄회로기판 제조방법
US7033917B2 (en) Packaging substrate without plating bar and a method of forming the same
TWI301662B (en) Package substrate and the manufacturing method making the same
CN1808701A (zh) 一种封装基板的制造方法
TWI224387B (en) Semiconductor package substrate with protective layer on pads formed thereon and method for fabricating the same
US6777314B2 (en) Method of forming electrolytic contact pads including layers of copper, nickel, and gold
JP3940615B2 (ja) チップパッケージ基板のコンタクトパッドのニッケル／金電気めっき方法と構造
US7504282B2 (en) Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps
KR20220160265A (ko) 인쇄회로기판 제조방법
CN1959948A (zh) 芯片封装结构及其制造方法
CN1395463A (zh) 高集成度积层基材制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C35 Partial or whole invalidation of patent or utility model
IW01 Full invalidation of patent right

Decision date of declaring invalidation: 20080630

Decision number of declaring invalidation: 11512

C35 Partial or whole invalidation of patent or utility model
IW01 Full invalidation of patent right

Decision date of declaring invalidation: 20080630

Decision number of declaring invalidation: 11512

Granted publication date: 20050824