KR20220160265A - 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR20220160265A
KR20220160265A KR1020210068248A KR20210068248A KR20220160265A KR 20220160265 A KR20220160265 A KR 20220160265A KR 1020210068248 A KR1020210068248 A KR 1020210068248A KR 20210068248 A KR20210068248 A KR 20210068248A KR 20220160265 A KR20220160265 A KR 20220160265A
Authority
KR
South Korea
Prior art keywords
atomic layer
layer deposition
insulating
printed circuit
circuit board
Prior art date
Application number
KR1020210068248A
Other languages
English (en)
Inventor
신웅철
최규정
백민
Original Assignee
신웅철
최규정
백민
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신웅철, 최규정, 백민 filed Critical 신웅철
Priority to KR1020210068248A priority Critical patent/KR20220160265A/ko
Publication of KR20220160265A publication Critical patent/KR20220160265A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/407—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45555—Atomic layer deposition [ALD] applied in non-semiconductor technology
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via

Abstract

본 발명은 절연성 원자층 증착막이 제1, 2 금속 패턴을 포함한 전면에 걸쳐서 형성되어 있는 인쇄회로기판 및 그 제조방법에 관한 것으로서, 본 발명에 따른 인쇄회로기판은, 베이스 기판층; 상기 베이스 기판층의 일면에 패터닝되어 형성되며, 제1 금속으로 이루어지는 제1 금속 패턴; 상기 베이스 기판층의 타면에 패터닝되어 형성되며, 상기 제1 금속으로 이루어지는 제2 금속 패턴; 상기 제1 금속 패턴을 덮도록 베이스 기판층 일면에 원자층 증착 공정으로 형성되는 제1 절연성 원자층 증착막; 상기 제2 금속 패턴을 덮도록 베이스 기판층 타면에 원자층 증착 공정으로 형성되는 제2 절연성 원자층 증착막;을 포함한다.

Description

인쇄회로기판 제조방법{A PRINTED CIRCUIT BOARD AND THE MANUFACTURING METHOD THEREOF}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는 절연성 원자층 증착막이 제1, 2 금속 패턴을 포함한 전면에 걸쳐서 형성되어 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자 산업의 비약적인 발전 및 사용자의 요구에 따라 전자기기는 더욱 더 소형화 및 고성능화되고 있다. 따라서 전자기기에 포함되는 반도체 패키지 또한 소형화 및 고성능화가 진행됨에 따라, 반도체 패키지가 가지는 인쇄회로기판의 연결 패드의 신뢰성이 요구되고 있다.
따라서 종래에는 인쇄회로기판 중 연결 패드를 이루는 구리의 산화를 방지하기 위하여 연결 패드 표면에 니켈을 도금하고, 그 상부에 다시 고가의 금(Au)을 도금하는 방식을 사용하였다.
이러한 종래의 인쇄회로기판 제조 방식은 고가의 귀금속인 금을 대량으로 사용하여 제조단가가 높아지고, 공정이 매우 복잡하며, 와이어 본딩시 본딩 특성이 좋지 않은 문제점이 있었다.
본 발명이 해결하고자 하는 기술적 과제는 절연성 원자층 증착막이 금속 패턴을 포함한 베이스 기판층 전면에 걸쳐서 형성되어 베이스층과 금속 패턴의 접착성을 향상시키고 와이어 본딩시 본딩 특성이 우수하고 제조 단가를 낮출 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
전술한 기술적 과제를 해결하기 위한 본 발명에 따른 인쇄회로기판은, 베이스 기판층; 상기 베이스 기판층의 일면에 패터닝되어 형성되며, 제1 금속으로 이루어지는 제1 금속 패턴; 상기 베이스 기판층의 타면에 패터닝되어 형성되며, 상기 제1 금속으로 이루어지는 제2 금속 패턴; 상기 제1 금속 패턴을 덮도록 베이스 기판층 일면에 원자층 증착 공정으로 형성되는 제1 절연성 원자층 증착막; 상기 제2 금속 패턴을 덮도록 베이스 기판층 타면에 원자층 증착 공정으로 형성되는 제2 절연성 원자층 증착막;을 포함한다.
그리고 본 발명에서 상기 제1, 2 절연성 원자층 증착막은 절연성 산화막 또는 절연성 질화막인 것이 바람직하다.
또한 본 발명에서 상기 제1, 2 절연성 원자층 증착막은, Al2O3, ZnO, TiO2, SiO2 중 어느 하나 또는 둘 이상의 혼합 물질로 이루어지는 것이 바람직하다.
또한 본 발명에서 상기 제1, 2 절연성 원자층 증착막은, Al2O3 로 이루어지는 원자층 증착막과 ZnO로 이루어지는 원자층 증착막을 각각 적어도 한층 이상 포함하는 다수층으로 이루어지는 것이 바람직하다.
또한 본 발명에서 상기 제1, 2 절연성 원자층 증착막은 1nm ~ 50nm 의 두께로 형성되는 것이 바람직하다 .
또한 본 발명에서 상기 제1, 2 절연성 원자층 증착막은 한번의 공정으로 동시에 형성되는 것이 바람직하다.
한편 본 발명에 따른 인쇄회로기판에는, 상기 제1 절연성 원자층 증착막 상면에 코팅되어 형성되며, 상기 제1 금속 패턴 중 일부의 상면을 개방시키는 제1 비어홀을 가지는 제1 베이스층; 상기 제2 절연성 원자층 증착막 상면에 코팅되어 형성되며, 상기 제2 금속 패턴 중 일부의 상면을 개방시키는 제2 비어홀을 가지는 제2 베이스층; 상기 제1 비어홀을 통하여 상기 제1 금속 패턴과 연결된 상태에서 상기 제1 베이스층의 상면에 패터닝되어 형성되는 제3 금속 패턴; 상기 제2 비어홀을 통하여 상기 제2 금속 패턴과 연결된 상태에서 상기 제2 베이스층의 상면에 패터닝되어 형성되는 제4 금속 패턴; 상기 제3 금속 패턴을 덮도록 상기 제1 베이스층 상면에 원자층 증착 공정으로 형성되는 제3 절연성 원자층 증착막; 상기 제4 금속 패턴을 덮도록 상기 제2 베이스층 상면에 원자층 증착 공정으로 형성되는 제4 절연성 원자층 증착막;이 더 구비되는 것이 바람직하다 .
또한 본 발명에 따른 인쇄회로기판에는, 상기 제3 절연성 원자층 증착막 상에 형성되며, 상기 제3 금속 패턴 중 일부의 상면을 개방시키는 패턴으로 형성되는 제1 솔더 레지스트층; 상기 제4 절연성 원자층 증착막 상에 형성되며, 상기 제4 금속 패턴 중 일부의 상면을 개방시키는 패턴으로 형성되는 제2 솔더 레지스트층;이 더 구비되는 것이 바람직하다.
한편 본 발명은 1) 제1, 2 금속 패턴이 일면 및 타면에 패터닝되어 각각 형성되는 베이스 기판층으로 이루어지는 인쇄회로기판을 준비하는 단계; 2) 상기 제1, 2 금속 패턴을 덮도록 상기 베이스 기판층의 일면 및 타면에 원자층 증착 방법으로 제1, 2 절연성 원자층 증착막을 형성하는 단계;를 포함하는 인쇄회로기판 제조방법도 제공한다.
그리고 본 발명에서 상기 2) 단계는, 다수장의 인쇄회로기판을 평행하게 배치한 상태에서 원자층 증착 장치 내에 로딩하여 동시에 상기 제1. 2 절연성 원자층 증착막을 증착하는 배치형 원자층 증착 장치에 의하여 이루어지는 것이 바람직하다.
또한 본 발명에서 상기 2) 단계에서는, 상기 제1, 2 절연성 원자층 증착막을 1nm ~ 50nm 의 두께로 형성하는 것이 바람직하다.
또한 본 발명에서 상기 제1, 2 절연성 원자층 증착막은 Al2O3, ZnO, TiO2, SiO2 중 어느 하나 이상의 물질로 이루어지는 것이 바람직하다 .
또한 본 발명에서 상기 제1, 2 절연성 원자층 증착막은 Al2O3 로 이루어지는 원자층 증착막과 ZnO로 이루어지는 원자층 증착막을 각각 적어도 한층 이상 포함하는 다수층으로 이루어지는 것이 바람직하다.
또한 본 발명에 따른 인쇄회로기판 제조방법에서는 상기 2) 단계 수행 후에, 3) 상기 제1, 2 절연성 원자층 증착막 상면에 각각 제1, 2 베이스층을 형성하고, 상기 제1, 2 금속 패턴 중 일부의 상면이 개방되도록 제1, 2 비어홀을 형성하는 단계; 4) 상기 제1, 2 비어홀을 통하여 상기 제1, 2 금속 패턴과 각각 연결되고 상기 제1, 2 베이스층 상면에 패터닝하여 제3, 4 금속 패턴을 형성하는 단계; 5) 상기 제3, 4 금속 패턴을 덮도록 상기 제1, 2 베이스층 상에 원자층 증착 공정으로 제3, 4 절연성 원자층 증착막을 형성하는 단계;를 더 수행하는 것이 바람직하다.
또한 본 발명에 따른 인쇄회로기판 제조방법에서는, 상기 제3, 4 금속 패턴 중 일부의 상면이 개방되도록 상기 1, 2 베이스층의 상면에 각각 제1, 2 솔더레지스트층을 형성하는 단계;를 더 수행하는 것이 바람직하다.
본 발명의 인쇄회로기판 및 그 제조방법에 의하면 금속 패턴을 포함하는 인쇄회로기판의 전면에 원자층 증착 방법으로 절연성 원자층 증착층을 형성함으로써, 금속 패턴의 조도를 거칠게 하는 등의 추가 공정 없이도 금속 패턴과 베이층을 접착성을 향상시켜서 다층 기판 제조에 적합하고, 와이어 본딩을 위한 니켈층 및 금 도금층 형성 없이도 그리고 솔더링을 위한 OSP(Organic Solderability preservative) 형성 없이도 금속 패턴의 산화 현상을 방지함과 동시에 본딩 특성(bondablity)을 현저하게 개선할 수 있는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 구조를 모식적으로 도시하는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 공정도이다.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 공정들을 도시하는 도면들이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다.
본 실시예에 따른 인쇄회로기판(100)은 도 1에 도시된 바와 같이, 베이스 기판층(110), 제1, 2, 3, 4 금속 패턴(122, 124, 152, 154), 제1 솔더 레지스트층(172), 제2 솔더 레지스트층(172) 및 절연성 원자층 증착층(132, 134, 162, 164)을 포함하여 구성된다.
먼저 상기 베이스 기판층(110)은 본 실시예에 따른 인쇄회로기판(100)의 기초를 이루는 구성요소로서, 다른 구성요소들의 설치 공간을 제공한다. 상기 베이스 기판층(110)은 구체적으로 에폭시 수지, 폴리이미드 수지, 비스말레마이드 트리아진(BT) 수지, FR-4(Flame Retardant 4), FR-5, 세라믹, 실리콘, 또는 유리를 포함하는 재질로 이루어질 수 있다.
다음으로 상기 제1 금속 패턴(122)은 도 1에 도시된 바와 같이, 상기 베이스 기판층(110)의 일면에 패터닝되어 형성되며, 제1 금속으로 이루어지는 구성요소이다. 상기 제1 금속 패턴(122)은 상기 베이스 기판층(110)의 일면에 미리 정해진 패턴으로 형성되어 인쇄회로기판의 연결 패드 또는 배선으로 사용되는 부분을 의미하며, 상기 제1 금속은 전기전도성이 우수한 구리(Cu)로 이루어질 수 있다.
구체적으로 상기 제1 금속 패턴(122)은 상기 베이스 기판층(110)의 일면에 코팅되어 있는 동박 필름을 다양한 방법으로 패터닝하여 형성될 수 있다.
다음으로 상기 제2 금속 패턴(124)은 도 1에 도시된 바와 같이, 상기 베이스 기판층(110)의 타면에 패터닝되어 형성되며, 상기 제1 금속으로 이루어지는 구성요소이다. 즉, 상기 제2 금속 패턴(124)은 상기 베이스 기판층(110) 중 상기 제1 금속 패턴(122)이 형성되는 반대면에 형성되며, 역시 인쇄회로기판의 연결 패드 또는 배선으로 사용되는 부분이다. 그리고 본 실시예에서 상기 제2 금속 패턴(124)은 상기 제1 금속 패턴(122)와 동일하게 제1 금속으로 이루어진다.
다음으로 상기 제1 절연성 원자층 증착막(132)은 도 1에 도시된 바와 같이, 상기 제1 금속 패턴(122)을 덮도록 베이스 기판층(110) 일면에 원자층 증착 공정으로 형성되는 구성요소이다. 즉, 상기 제1 절연성 원자층 증착막(132)은 절연 성질을 가지는 절연성 산화막 또는 절연성 질화막으로 이루어지며, 다양한 단차 구조를 가지는 인쇄회로기판에 우수한 스텝 커버리지(step coverage) 특성을 가지는 원자층 증착 방법(Atomic Layer Deposition)으로 형성되는 것이 바람직하다.
또한 본 실시예에서 상기 제1 절연성 원자층 증착막(132)은 도 1에 도시된 바와 같이, 상기 제1 금속 패턴(122)을 완전히 덮는 구조로 형성되기 때문에, 상기 제1 금속 패턴(122)에서 발생하는 금속 이온 이동이 차단되는 장점도 있다.
구체적으로 상기 제1 절연성 원자층 증착막(132)은 상기 제1 금속과 상이한 금속의 산화물인 Al2O3, ZnO, TiO2, SiO2 중 어느 하나 또는 둘 이상의 혼합 물질로 이루어지는 것이 바람직하다.
또한 본 실시예에서 상기 제1 절연성 원자층 증착막(132)은 Al2O3 로 이루어지는 원자층 증착막과 ZnO로 이루어지는 원자층 증착막을 각각 적어도 한층 이상 포함하는 다수층으로 이루어질 수도 있다. 예를 들어 Al2O3 로 이루어지는 원자층 증착막이 상하에 형성되고, 그 사이에 ZnO로 이루어지는 원자층 증착막이 배치되는 3층 구조를 가질 수 있는 것이다.
한편 본 실시예에서 상기 제1 절연성 원자층 증착막(132)은 원자층 증착 방법에 의하여 형성되므로, 1nm ~ 50nm 의 얇은 두께로 형성되는 것이 바람직하다.
다음으로 상기 제2 절연성 원자층 증착막(134)은 도 1에 도시된 바와 같이, 상기 제2 금속 패턴(124)을 덮도록 베이스 기판층(110) 타면에 원자층 증착 공정으로 형성되는 절연성 원자층 증착막이다. 상기 제2 절연성 원자층 증착막(134)도 그 구체적인 구성 및 내용은 상기 제1 절연성 원자층 증착막(132)의 그것과 실질적으로 동일하다.
따라서 본 실시예에서 상기 제1, 2 절연성 원자층 증착막(132, 124)은, 한번의 공정으로 동시에 형성될 수 있다.
한편 본 실시예에 따른 인쇄회로기판(100)에는 도 1에 도시된 바와 같이, 제1, 2 베이스층(142, 144), 제3, 4 금속 패턴(152, 154) 및 제3, 4 절연성 원자층 증착막(162, 164)이 더 구비될 수 있다.
먼저 상기 제1 베이스층(142)은 도 1에 도시된 바와 같이, 상기 제1 절연성 원자층 증착막(132) 상면에 코팅되어 형성되며, 상기 제1 금속 패턴(122) 중 일부의 상면을 개방시키는 제1 비어홀(141)을 가지는 구성요소이다. 이때 상기 제1 베이스층(142)은 상기 베이스 기판층(110)과 동일한 물질로 이루어질 수 있으며, 상기 제1 절연성 원자층 증착막(132)으로 덮혀 있는 상기 베이스 기판층(110)의 일면 상에 코팅되어 형성된 후, 제1 비어홀(141)을 형성하는 방식으로 구비된다.
이때 상기 제1 절연성 원자층 증착막(132)과 상기 제1 베이스층(142)의 밀착력을 매우 우수하므로, 상기 제1 금속 패턴(122) 상면의 조도를 거칠게 하는 공정 등이 불필요하다.
다음으로 상기 제2 베이스층(144)은 도 1에 도시된 바와 같이, 상기 제2 절연성 원자층 증착막(134) 상면에 코팅되어 형성되며, 상기 제2 금속 패턴(124) 중 일부의 상면을 개방시키는 제2 비어홀(143)을 가지는 구성요소이다. 본 실시예에서 상기 제2 베이스층(144)의 구조 및 기능은 상기 제1 베이스층(142)과 실질적으로 동일하다.
다음으로 상기 제3 금속 패턴(152)은 도 1에 도시된 바와 같이, 상기 제1 비어홀(141)을 통하여 상기 제1 금속 패턴(122)과 연결된 상태에서 상기 제1 베이스층(142)의 상면에 패터닝되어 형성되는 구성요소이다. 이때 상기 제3 금속 패턴(152)은 상기 제1 금속 패턴(122)과 동일한 금속으로 이루어지는 것이 바람직하며, 도금 등의 방법으로 형성될 수 있다.
상기 제3 금속 패턴(152)도 상기 제1 금속 패턴(122)과 마찬가지로 연결 패드 또는 배선으로 사용된다.
다음으로 상기 제4 금속 패턴(154)은 도 1에 도시된 바와 같이, 상기 제2 비어홀(143)을 통하여 상기 제2 금속 패턴(124)과 연결된 상태에서 상기 제2 베이스층(144)의 상면에 패터닝되어 형성되는 구성요소이다. 본 실시예에서 상기 제4 금속 패턴(154)의 구조와 기능은 상기 제3 금속 패턴(152)과 실질적으로 동일하다.
다음으로 상기 제3 절연성 원자층 증착막(162)은 도 1에 도시된 바와 같이, 상기 제3 금속 패턴(152)을 덮도록 상기 제1 베이스층(142) 상면에 원자층 증착 공정으로 형성되는 구성요소이다. 이때 상기 제3 절연성 원자층 증착막(162)의 구체적인 구조와 기능은 상기 제1 절연성 원자층 증착막(132)와 실질적으로 동일하다.
다음으로 상기 제4 절연성 원자층 증착막(164)은 도 1에 도시된 바와 같이, 상기 제4 금속 패턴(154)을 덮도록 상기 제2 베이스층(164) 상면에 원자층 증착 공정으로 형성되는 구성요소이다. 이때 상기 제4 절연성 원자층 증착막(164)의 구체적인 구조와 기능은 상기 제3 절연성 원자층 증착막(162)와 실질적으로 동일하다.
다음으로 본 실시예에 따른 인쇄회로기판(100)에는 도 1에 도시된 바와 같이, 제1, 2 솔더 레지스트층(172, 174)이 더 구비될 수 있다. 먼저 상기 제1 솔더 레지스트층(172)은 도 1에 도시된 바와 같이, 상기 제3 절연성 원자층 증착막(162) 상에 형성되며, 상기 제3 금속 패턴(152) 중 일부의 상면을 개방시키는 패턴으로 형성되는 구성요소이다. 상기 제1 솔더 레지스트층(172)은 상기 제3 금속 패턴(152)을 보호하는 기능을 수행한다.
그리고 상기 제1 솔더 레지스트층(172)의 개방된 부분으로 와이어 본딩(Wire Bonding) 작업이 이루어진다.
다음으로 상기 제2 솔더 레지스트층(174)은 도 1에 도시된 바와 같이, 상기 제4 절연성 원자층 증착막(164) 상에 형성되며, 상기 제4 금속 패턴(154) 중 일부의 상면을 개방시키는 패턴으로 형성되는 구성요소이다. 상기 제2 솔더 레지스트층(174)은 상기 제4 금속 패턴(154)을 보호하는 기능을 수행한다.
그리고 상기 제2 솔더 레지스트층(174)의 개방된 부분으로 솔더링(Soldering) 작업이 이루어진다.
이하에서는 본 실시예에 따른 인쇄회로기판 제조방법을 설명한다.
먼저 도 2에 도시된 바와 같이, 인쇄회로기판(100)을 준비하는 단계(S100)가 진행된다. 이때 상기 인쇄회로기판(100)은 도 4에 도시된 바와 같이, 제1, 2 금속 패턴(122, 124)이 각각 일면 및 타면의 특정 영역에 패터닝되어 형성되는 베이스 기판층(110)으로 이루어진다. 본 실시예에서 상기 베이스 기판층(110)은 도 3에 도시된 바와 같이, 상기 베이스 기판층(110)의 양면 전체에 제1, 2 동박필름(122A, 124A)가 부착되어 있는 제품을 공급받아서 상기 제1, 2 동박필름(122A, 124A)을 에칭 등의 방법으로 패터닝하여 제1, 2 금속 패턴(122, 124)을 형성하는 방법으로 도 4에 도시된 구조와 같은 인쇄회로기판(100)을 준비할 수 있다.
다음으로는 도 2에 도시된 바와 같이, 상기 제1, 2 금속 패턴(122, 124)을 덮도록 상기 베이스 기판층(110)의 일면 및 타면에 원자층 증착 방법으로 제1, 2 절연성 원자층 증착막을 형성하는 단계(S200)가 진행된다. 본 실시예에서 이 단계(S200)는, 전단계(S100)에서 준비된 다수장의 인쇄회로기판(100)을 평행하게 배치한 상태에서 원자층 증착 장치 내에 로딩하여, 상기 제1. 2 절연성 원자층 증착막(132, 134)을 도 5에 도시된 바와 같이, 동시에 증착하는 방법으로 배치형 원자층 증착 장치에 의하여 이루어지는 것이 바람직하다.
그리고 본 실시예에서 상기 제1, 2 절연성 원자층 증착막(132, 134)은 원자층 증착방법으로 증착되므로 매우 얇게 증착되며, 실질적으로 1nm ~ 50nm 의 두께로 형성하는 것이 바람직하다.
한편 본 실시예에서 상기 제1, 2 절연성 원자층 증착막(132, 134)은 절연성을 가지는 물질, 예를 들어 Al2O3, ZnO, TiO2, SiO2 중 어느 하나 이상의 물질로 이루어지는 것이 바람직하다.
특히, 상기 제1, 2 절연성 원자층 증착막(132, 134)은, Al2O3 로 이루어지는 원자층 증착막과 ZnO로 이루어지는 원자층 증착막을 각각 적어도 한층 이상 포함하는 다수층으로 이루어지는 것이 더욱 바람직하다.
또한 본 실시예에 따른 인쇄회로기판 제조방법에서는 도 2에 도시된 바와 같이, 제1, 2 베이스층(142, 144)을 형성하는 단계(S300)가 더 진행될 수 있다. 이 단계(S300)는 도 6에 도시된 바와 같이, 상기 제1, 2 절연성 원자층 증착막(132, 134) 상면에 각각 제1, 2 베이스층(142, 144)을 코팅하여 형성하고, 상기 제1, 2 금속 패턴(122, 124) 중 일부의 상면이 개방되도록 제1, 2 비어홀(141, 143)을 형성하는 방법으로 진행될 수 있다.
다음으로는 도 2에 도시된 바와 같이, 제3, 4 금속 패턴(152, 154)을 형성하는 단계(S400)가 더 진행된다. 이 단계(S400)는 도 7에 도시된 바와 같이, 상기 제1, 2 비어홀(141, 143)을 통하여 상기 제1, 2 금속 패턴(122, 124)과 각각 연결되는 금속막을 상기 제1, 2 베이스층(142, 144) 상면에 도금 등의 방법으로 먼저 형성하고, 특정 형상으로 패터닝하여 제3, 4 금속 패턴(152, 154)을 형성하는 방식으로 진행될 수 있다.
다음으로 도 2에 도시된 바와 같이, 제3, 4 절연성 원자층 증착막(162, 164)을 형성하는 단계(S500)가 더 진행된다. 이 단계(S500)는 도 8에 도시된 바와 같이, 상기 제3, 4 금속 패턴(152, 154)을 덮도록 상기 제1, 2 베이스층(142, 144) 상에 원자층 증착 공정으로 제3, 4 절연성 원자층 증착막을 동시에 형성하는 방식으로 진행될 수 있다.
다음으로는 도 1에 도시된 바와 같이, 상기 제3, 4 금속 패턴(152, 154) 중 일부의 상면이 개방되도록 상기 1, 2 베이스층(142, 144)의 상면에 각각 제1, 2 솔더레지스트층(172, 174)을 형성하는 단계가 더 진행될 수 있다.
100 : 본 발명의 일 실시예에 따른 인쇄회로기판
110 : 베이스 기판층 122 : 제1 금속 패턴
124 : 제2 금속 패턴 132 : 제1 절연성 원자층 증착막
134 : 제2 절연성 원자층 증착막 142 : 제1 베이스층
144 : 제2 베이스층 152 : 제3 금속 패턴
154 : 제4 금속 패턴 162 : 제3 절연성 원자층 증착막
164 : 제4 절연성 원자층 증착막 172 : 제1 솔더 레지스트층
174 : 제2 솔더 레지스트층

Claims (15)

  1. 베이스 기판층;
    상기 베이스 기판층의 일면에 패터닝되어 형성되며, 제1 금속으로 이루어지는 제1 금속 패턴;
    상기 베이스 기판층의 타면에 패터닝되어 형성되며, 상기 제1 금속으로 이루어지는 제2 금속 패턴;
    상기 제1 금속 패턴을 덮도록 베이스 기판층 일면에 원자층 증착 공정으로 형성되는 제1 절연성 원자층 증착막;
    상기 제2 금속 패턴을 덮도록 베이스 기판층 타면에 원자층 증착 공정으로 형성되는 제2 절연성 원자층 증착막;을 포함하는 인쇄회로기판.
  2. 제1항에 있어서, 상기 제1, 2 절연성 원자층 증착막은,
    절연성 산화막 또는 절연성 질화막인 것을 특징으로 하는 인쇄회로기판.
  3. 제2항에 있어서, 상기 제1, 2 절연성 원자층 증착막은,
    Al2O3, ZnO, TiO2, SiO2 중 어느 하나 또는 둘 이상 혼합 물질로 이루어지는 것을 특징으로 하는 인쇄회로기판.
  4. 제2항에 있어서, 상기 제1, 2 절연성 원자층 증착막은,
    Al2O3 로 이루어지는 원자층 증착막과 ZnO로 이루어지는 원자층 증착막을 각각 적어도 한층 이상 포함하는 다수층으로 이루어지는 것을 특징으로 하는 인쇄회로기판.
  5. 제1항에 있어서, 상기 제1, 2 절연성 원자층 증착막은,
    1nm ~ 50nm 의 두께로 형성되는 것을 특징으로 하는 인쇄회로기판.
  6. 제1항에 있어서, 상기 제1, 2 절연성 원자층 증착막은,
    한번의 공정으로 동시에 형성되는 것을 특징으로 하는 인쇄회로기판.
  7. 제1항에 있어서,
    상기 제1 절연성 원자층 증착막 상면에 코팅되어 형성되며, 상기 제1 금속 패턴 중 일부의 상면을 개방시키는 제1 비어홀을 가지는 제1 베이스층;
    상기 제2 절연성 원자층 증착막 상면에 코팅되어 형성되며, 상기 제2 금속 패턴 중 일부의 상면을 개방시키는 제2 비어홀을 가지는 제2 베이스층;
    상기 제1 비어홀을 통하여 상기 제1 금속 패턴과 연결된 상태에서 상기 제1 베이스층의 상면에 패터닝되어 형성되는 제3 금속 패턴;
    상기 제2 비어홀을 통하여 상기 제2 금속 패턴과 연결된 상태에서 상기 제2 베이스층의 상면에 패터닝되어 형성되는 제4 금속 패턴;
    상기 제3 금속 패턴을 덮도록 상기 제1 베이스층 상면에 원자층 증착 공정으로 형성되는 제3 절연성 원자층 증착막;
    상기 제4 금속 패턴을 덮도록 상기 제2 베이스층 상면에 원자층 증착 공정으로 형성되는 제4 절연성 원자층 증착막;을 더 구비하는 인쇄회로기판.
  8. 제7항에 있어서,
    상기 제3 절연성 원자층 증착막 상에 형성되며, 상기 제3 금속 패턴 중 일부의 상면을 개방시키는 패턴으로 형성되는 제1 솔더 레지스트층;
    상기 제4 절연성 원자층 증착막 상에 형성되며, 상기 제4 금속 패턴 중 일부의 상면을 개방시키는 패턴으로 형성되는 제2 솔더 레지스트층;을 더 구비하는 인쇄회로기판.
  9. 1) 제1, 2 금속 패턴이 일면 및 타면에 패터닝되어 각각 형성되는 베이스 기판층으로 이루어지는 인쇄회로기판을 준비하는 단계;
    2) 상기 제1, 2 금속 패턴을 덮도록 상기 베이스 기판층의 일면 및 타면에 원자층 증착 방법으로 제1, 2 절연성 원자층 증착막을 형성하는 단계;를 포함하는 인쇄회로기판 제조방법.
  10. 제9항에 있어서, 상기 2) 단계는,
    다수장의 인쇄회로기판을 평행하게 배치한 상태에서 원자층 증착 장치 내에 로딩하여 동시에 상기 제1. 2 절연성 원자층 증착막을 증착하는 배치형 원자층 증착 장치에 의하여 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  11. 제9항에 있어서, 상기 2) 단계에서는,
    상기 제1, 2 절연성 원자층 증착막을 1nm ~ 50nm 의 두께로 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  12. 제9항에 있어서, 상기 제1, 2 절연성 원자층 증착막은,
    Al2O3, ZnO, TiO2, SiO2 중 어느 하나 이상의 물질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  13. 제9항에 있어서, 상기 제1, 2 절연성 원자층 증착막은,
    Al2O3 로 이루어지는 원자층 증착막과 ZnO로 이루어지는 원자층 증착막을 각각 적어도 한층 이상 포함하는 다수층으로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  14. 제9항에 있어서, 상기 2) 단계 수행 후에,
    3) 상기 제1, 2 절연성 원자층 증착막 상면에 각각 제1, 2 베이스층을 형성하고, 상기 제1, 2 금속 패턴 중 일부의 상면이 개방되도록 제1, 2 비어홀을 형성하는 단계;
    4) 상기 제1, 2 비어홀을 통하여 상기 제1, 2 금속 패턴과 각각 연결되고 상기 제1, 2 베이스층 상면에 패터닝하여 제3, 4 금속 패턴을 형성하는 단계;
    5) 상기 제3, 4 금속 패턴을 덮도록 상기 제1, 2 베이스층 상에 원자층 증착 공정으로 제3, 4 절연성 원자층 증착막을 형성하는 단계;를 더 수행하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  15. 제14항에 있어서,
    상기 제3, 4 금속 패턴 중 일부의 상면이 개방되도록 상기 1, 2 베이스층의 상면에 각각 제1, 2 솔더레지스트층을 형성하는 단계;를 더 수행하는 것을 특징으로 하는 인쇄회로기판 제조방법.
KR1020210068248A 2021-05-27 2021-05-27 인쇄회로기판 제조방법 KR20220160265A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210068248A KR20220160265A (ko) 2021-05-27 2021-05-27 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210068248A KR20220160265A (ko) 2021-05-27 2021-05-27 인쇄회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR20220160265A true KR20220160265A (ko) 2022-12-06

Family

ID=84407123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210068248A KR20220160265A (ko) 2021-05-27 2021-05-27 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR20220160265A (ko)

Similar Documents

Publication Publication Date Title
US8115104B2 (en) Circuit board with buried conductive trace formed thereon and method for manufacturing the same
CN101887874B (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
US7948085B2 (en) Circuit board structure
JP2019106429A (ja) ガラス配線基板、その製造方法及び半導体装置
US20060226544A1 (en) Semiconductor package substrate having contact pad protective layer formed thereon and method for fabricating the same
TWI463925B (zh) 封裝基板及其製法
US7012019B2 (en) Circuit barrier structure of semiconductor packaging substrate and method for fabricating the same
KR20070082537A (ko) 회로 기판 구조체 및 그 제조 방법
US20090096099A1 (en) Package substrate and method for fabricating the same
KR20070065789A (ko) 회로판 및 그 제조방법
KR20040061257A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
JP2008085089A (ja) 樹脂配線基板および半導体装置
KR100476117B1 (ko) 고밀도 상호접속 공통 회로기판 상에 증착된 박막층에서의응력을 제어하는 방법
US5196089A (en) Multilayer ceramic substrate for mounting of semiconductor device
US6896173B2 (en) Method of fabricating circuit substrate
US6740222B2 (en) Method of manufacturing a printed wiring board having a discontinuous plating layer
KR102460218B1 (ko) 인쇄회로기판 제조방법
KR20220160265A (ko) 인쇄회로기판 제조방법
TWI512922B (zh) 封裝基板與封裝結構之製法
TWI808642B (zh) 印刷電路板及其製造方法
CN1216422C (zh) 芯片封装基板电性接触垫的电镀镍/金制作方法与结构
CN114585147A (zh) 印刷电路板和电子组件封装件
KR20040076165A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
CN112447533A (zh) 玻璃基板结构及封装方法
US20080251386A1 (en) Manufacturing Method Of Non-Etched Circuit Board

Legal Events

Date Code Title Description
N231 Notification of change of applicant