TWI808642B - 印刷電路板及其製造方法 - Google Patents

印刷電路板及其製造方法 Download PDF

Info

Publication number
TWI808642B
TWI808642B TW111104809A TW111104809A TWI808642B TW I808642 B TWI808642 B TW I808642B TW 111104809 A TW111104809 A TW 111104809A TW 111104809 A TW111104809 A TW 111104809A TW I808642 B TWI808642 B TW I808642B
Authority
TW
Taiwan
Prior art keywords
printed circuit
circuit board
connection pad
insulating
substrate layer
Prior art date
Application number
TW111104809A
Other languages
English (en)
Other versions
TW202233880A (zh
Inventor
申雄澈
崔圭政
白敏�
Original Assignee
南韓商艾爾迪愛有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商艾爾迪愛有限公司 filed Critical 南韓商艾爾迪愛有限公司
Publication of TW202233880A publication Critical patent/TW202233880A/zh
Application granted granted Critical
Publication of TWI808642B publication Critical patent/TWI808642B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Abstract

本發明係有關於印刷電路板及其製造方法，包括：基板層；第一連接焊盤，圖案化地形成在該基板層的一表面的特定區域，且由第一金屬構成；第二連接焊盤，圖案化地形成在該基板層的另一表面的特定區域，且由該第一金屬構成；第一阻焊層，位於該基板層的一表面上，由在該第一連接焊盤的上面開口的一圖案形成；第二阻焊層，位於該基板層的另一表面上，由在該第二連接焊盤的上面開口的圖案形成；絕緣性原子層沉積膜，形成於包括該第一、第二連接焊盤的該基板層的兩面及該第一、第二阻焊層的表面的整個表面上，藉由原子層沉積技術形成。

Description

印刷電路板及其製造方法
本發明係有關於一種印刷電路板及其製造方法，更詳細地說，係有關於在包含連接焊盤的整個表面形成絕緣性原子層沉積膜的印刷電路板及其製造方法。
因電子產業的飛速發展及用戶需求，電子設備越來越趨於小型化及高性能化。因此，電子設備所包含的半導體封裝件也變得小型化及高性能化，因此需要半導體封裝件中印刷電路板的連接焊盤具有可靠性。
因此，傳統技術中，為了防止印刷電路板連接焊盤的銅的氧化，在連接焊盤的表面鍍鎳並在其上部再鍍上價格昂貴的金(Au)。
這種傳統的印刷電路板製造方式因大量使用價格昂貴的貴金屬金，製造成本較高且技術非常複雜，且打線接合時，接合性較差。
解決課題：
本發明要解決的技術問題在於提供一種在包含連接焊盤的整個表面形成絕緣性原子層沉積膜而在打線接合時的接合性優異且能夠降低生產成本的印刷電路板及其製造方法。
本發明的技術方案在於：
用於解決前述技術問題的本發明的印刷電路板包括：一基板層；一第一連接焊盤，圖案化地形成在該基板層的一表面的一特定區域，且由第一金屬構成；一第二連接焊盤，圖案化地形成在該基板層的另一表面的一特定區域，且由該第一金屬構成；一第一阻焊層，位於該基板層的一表面上，由在該第一連接焊盤的上面開口的一圖案形成；一第二阻焊層，位於該基板層的另一表面上，由在該第二連接焊盤的上面開口的一圖案形成；一絕緣性原子層沉積膜，形成於包括該第一、第二連接焊盤的該基板層的兩面及該第一、第二阻焊層的表面的整個表面上，藉由一原子層沉積技術形成。
較佳地，本發明中該絕緣性原子層沉積膜是一絕緣性氧化膜或一絕緣性氮化膜。
較佳地，本發明中該絕緣性原子層沉積膜是選自Al2O3、ZnO、TiO2、SiO2中任意一個以上的物質。
較佳地，本發明中該絕緣性原子層沉積膜為分別包括一層以上由Al2O3形成的原子層沉積膜和數層由ZnO形成的原子層沉積膜。
較佳地，本發明中該絕緣性原子層沉積膜的一厚度是1奈米~50奈米。
較佳地，本發明中該基板層具有多層結構。
另外，本發明提供一種印刷電路板製造方法，其包括以下步驟：一第一步驟，準備一印刷電路板，該印刷電路板由一第一連接焊盤及一第 二連接焊盤分別在一基板層的一表面及另一表面的特定區域圖案化形成所構成；一第二步驟，在該基板層的一表面及另一表面分別形成一第一阻焊層及一第二阻焊層，使得在該第一連接焊盤、該第二連接焊盤的上面形成開口；一第三步驟，在包括該第一連接焊盤、第二連接焊盤的上面的該印刷電路板的兩面及該第一、第二阻焊層的表面的的整個區域，用一原子層沉積方法形成一絕緣性原子層沉積膜。
較佳地，本發明的該第三步驟藉由一批次式原子層沉積裝置實現，在平行佈置數張印刷電路板的狀態下，裝載到原子層沉積裝置內同時蒸鍍該絕緣性原子層沉積膜。
較佳地，本發明的該第三步驟中，該絕緣性原子層沉積膜的一厚度為1奈米~50奈米。
較佳地，本發明中該絕緣性原子層沉積膜是Al2O3、ZnO、TiO2、SiO2中任意一個以上的物質。
較佳地，本發明的印刷電路板製造方法中，執行該第三步驟之後，還執行以下步驟：利用一打線接合(wire bonding)、一焊接(soldering)或一覆晶凸塊(Flip chip bumping)方法中的任意一種以上方法，在該第一連接焊盤、第二連接焊盤上面形成接合(bonding)。
較佳地，本發明中該基板層具有多層結構。
100:印刷電路板
110:基板層
120:第一連接焊盤
130:第二連接焊盤
140:第一阻焊層
150:第二阻焊層
160:絕緣原子層沉積層
170:打線接合
180:焊接
S100-S400:步驟
S10-S90:步驟
[圖1]是模組化示出本發明的一個實施例的印刷電路板的結構的剖視圖。
[圖2]是模組化示出本發明的另一實施例的印刷電路板的結構的剖視圖。
[圖3]是本發明的一個實施例的印刷電路板製造方法的流程圖。
[圖4]至[圖7]是示出本發明的一個實施例的印刷電路板製造方法的流程圖。
[圖8]是示出傳統印刷電路板製造方法的流程圖。
下面參照附圖詳細描述本發明的具體實施例。如圖1所示，本實施例的印刷電路板100，包括基板層110、第一連接焊盤120、第二連接焊盤130、第一阻焊層140、第二阻焊層150及絕緣原子層沉積層160。
首先，該基板層110是形成本實施例的印刷電路板的基礎的構件，提供設置其他構件的空間。具體而言，該基板層110可以採用包括環氧樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三嗪(BT)樹脂、FR-4(Flame Retardant 4)、FR-5、陶瓷、矽或玻璃的材質。
本實施例中，該基板層110可以是單層結構，或者其內部包括佈線圖案的多層結構。例如，基板層110可以是一個剛性(Rigid)平板，或如圖2所示，由多個剛性平板黏合而形成，或較薄的軟性基板與剛性平板黏合而形成。如圖2所示，彼此黏合的多個剛性平板或軟性基板可以分別包括佈線圖案。
然後，如圖1所示，該第一連接焊盤120在該基板層110的一個表面的特定區域圖案化(Paterning)地佈置，由第一金屬形成。該第一連接焊盤120是指以預設的圖案形成在該基板層110的一個表面而用作印刷電路板的連接焊盤的部分，該第一金屬可以由導電性優異的銅(Cu)構成。由相同的第一金屬構成且形成在該基板層110的一個表面的另一構件是用作佈線等的構件。
然後，如圖1所示，該第二連接焊盤130圖案化地形成在該基板層110的另一表面的特定區域，由該第一金屬構成。即，該第二連接焊盤130形成在該基板層110中形成該第一連接焊盤120的相反面，也是用作印刷電路板的 連接焊盤的部分。本實施例中，與該第一連接焊盤120相同地，該第二連接焊盤130也由第一金屬構成。
當然，在該基板層110的另一表面也可以形成該第二連接焊盤130之外由該第一金屬構成的其他構件，以用於佈線等。
其次，如圖1所示，該第一阻焊層140位於該基板層110的一個表面上，由在該第二連接焊盤120上面開口以用於打線接合的區域的圖案形成。具體而言，在該基板層110的一個表面，利用網版印刷方法或噴塗方法整體塗覆光成像阻焊劑(Photo-Imageable Solder Resist)或利用層壓(laminating)方法黏合薄膜型防焊材料後，利用曝光現象去除不需要的部分，利用熱、UV或IR使其硬化而形成該第一阻焊層140。
然後，如圖1所示，該第二阻焊層150位於該基板層110的另一表面上，由在該第二連接焊盤130上面開口的焊接區域的圖案形成。該第二阻焊層150和該第一阻焊層140實質上利用相同方法形成。
然後，如圖1所示，該絕緣性原子層沉積膜160形成於包括該第一、第二連接焊盤120、130的該基板層110的兩面及該第一、第二阻焊層130、140的表面的整個表面上，藉由原子層沉積技術形成。
即，較佳地，該絕緣性原子層沉積膜160由具有絕緣性質的絕緣性氧化膜或絕緣性氮化膜形成，在具有多種段差結構的印刷電路板上，以具有優異階梯覆蓋(step coverage)特性的原子層沉積方法(Atomic Layer Deposition)形成。
具體而言，較佳地，該絕緣性原子層沉積膜160由與該第一金屬不同的金屬的氧化物，即Al2O3、ZnO、TiO2、SiO2中的其中一個以上物質形成。
本實施例中，該絕緣性原子層沉積膜160是分別包括一層以上由Al2O3形成的原子層沉積膜和數層由ZnO形成的原子層沉積膜。例如，可以具有以下的三層結構，由Al2O3形成的原子層沉積膜形成在上下，中間是由ZnO形成的原子層沉積膜。另外，較佳地，本實施例中該絕緣性原子層沉積膜160藉由原子層沉積方法形成，因此採用較薄的厚度1奈米~50奈米。
以下描述本實施例的印刷電路板製造方法。
首先，如圖3所示，進行製備印刷電路板100的步驟(S100)。此時，如圖4所示，該印刷電路板100由分別圖案化地形成在基板層110的一個表面及另一表面的特定區域的第一、第二連接焊盤120、130構成。
本實施例的該基板層110具有多層結構。
然後，如圖3所示，進行形成第一、第二阻焊層140、150的步驟(S200)。即，該步驟(S200)中，在上一個步驟(S100)中製備的印刷電路板100，如圖5所示，為了在該第一、第二連接焊盤120、130的上面開口以用於打線接合或焊接的區域，在該基板層110的一個表面及另一表面分別形成第一、第二阻焊層140、150。
然後，如圖3所示，進行形成絕緣性原子層沉積膜160的步驟(S300)。該步驟(S300)如圖6所示，利用原子層沉積方法，在包括該第一、第二連接焊盤120、130的該印刷電路板的兩面的上面及該第一、第二阻焊層140、150的表面的整個區域形成絕緣性原子層沉積膜160。
具體而言，較佳地，本步驟(S300)如下進行，將經過上一個步驟(S200)的數張印刷電路板100平行地佈置到盒子等的狀態下，裝載(loading)到原子層沉積裝置內，利用對該些印刷電路板同時蒸鍍該絕緣性原子層沉積膜的批次式原子層沉積裝置(batch type ALD)進行，從而能夠有效地實施技術，確保生成率。
較佳地，本實施例中該絕緣性原子層沉積膜的厚度為1奈米~50奈米，利用原子層沉積方法形成的Al2O3、ZnO、TiO2、SiO2中的一個以上。
然後，如圖3所示，進行在該第一、第二連接焊盤120、130上面形成接合(Bonding)的步驟(S400)。具體而言，如圖7所示，該步驟(S400)中，可以利用在該第一連接焊盤120上形成打線接合170(wire bonding)的方法或在該第二連接焊盤130上形成焊接180(soldering)的方法或覆晶凸塊(Flip chip bumping)方法中的任意一種以上的方法形成接合(Bonding)。
該步驟(S400)中，對經過上一個步驟(S300)的印刷電路板，無需進行在第一、第二連接焊盤120、130上面形成鍍金層或有機保焊劑(OSP)等追加處理也能形成多種接合。
本發明的有益效果在於：
根據本發明的印刷電路板及其製造方法，其優點在於，在形成接合結構之前，在包括連接焊盤的印刷電路板的整個表面上，用原子層沉積方法形成絕緣原子層沉積層，無需形成用於打線接合的鎳層及鍍金層以及用於焊接的有機保焊劑(Organic Solderability preservative，OSP)，也能防止連接焊盤的氧化現象，同時還能顯著改善接合性(bondablity)。
如圖8所示，傳統的印刷電路板製造方法需要乾膜(Dry Film)層壓技術(S30)、利用電鍍金遮罩(Au Plating Mask)的UV曝光技術(S40)、顯影(Developing)技術(S50)、鍍金/鎳技術(S60)、乾膜(Dry Film)去除技術(S70)、有機保焊劑(OSP)形成技術(S80)等多種技術且比較複雜，但本發明的印刷電路板製造方法不需要鍍金/鎳技術及有機保焊劑 (OSP)形成技術，因此能夠簡化技術，大幅減少貴金屬金的使用量，可以降低製造成本。
100:印刷電路板
110:基板層
120:第一連接焊盤
130:第二連接焊盤
140:第一阻焊層
150:第二阻焊層
160:絕緣原子層沉積層

Claims (12)

  1. 一種印刷電路板，其包括：一基板層；一第一連接焊盤，圖案化地形成在該基板層的一表面的一特定區域，且由一第一金屬構成；一第二連接焊盤，圖案化地形成在該基板層的另一表面的一特定區域，且由該第一金屬構成；一第一阻焊層，位於該基板層的一表面上，在該第一連接焊盤的上面形成一開口圖案；一第二阻焊層，位於該基板層的另一表面上，在該第二連接焊盤的上面形成一開口圖案；及一絕緣性原子層沉積膜，形成於該基板層的兩面包括該第一、第二連接焊盤及該第一阻焊層、該第二阻焊層的整個表面上，通過一原子層沉積技術形成，其中該絕緣性原子層沉積膜的一厚度是1奈米~50奈米。
  2. 如請求項1所述的印刷電路板，其中該絕緣性原子層沉積膜是一絕緣性氧化膜或一絕緣性氮化膜。
  3. 如請求項2所述的印刷電路板，其中該絕緣性原子層沉積膜是選自Al2O3、ZnO、TiO2、SiO2中任意一個以上的物質。
  4. 如請求項2所述的印刷電路板，其中該絕緣性原子層沉積膜為分別包括一層以上由Al2O3形成的原子層沉積膜和數層由ZnO形成的原子層沉積膜。
  5. 如請求項1所述的印刷電路板，其中該基板層具有多層結構。
  6. 一種印刷電路板製造方法，其包括以下步驟：一第一步驟，準備一印刷電路板，該印刷電路板由一第一連接焊盤及一第二連接焊盤分別在一基板層的一表面及另一表面的特定區域圖案化形成所構成；一第二步驟，在該基板層的一表面及另一表面分別形成一第一阻焊層及一第二阻焊層，使得在該第一連接焊盤、該第二連接焊盤的上面形成開口；及一第三步驟，在該印刷電路板的兩面包括該第一、第二連接焊盤的上面及該第一阻焊層、該第二阻焊層的表面的整個區域，用一原子層沉積方法形成一絕緣性原子層沉積膜。
  7. 如請求項6所述的印刷電路板製造方法，其中該第三步驟通過一批次式原子層沉積裝置實現，在平行佈置數張印刷電路板的狀態下，裝載到原子層沉積裝置內同時蒸鍍該絕緣性原子層沉積膜。
  8. 如請求項6所述的印刷電路板製造方法，其中該第三步驟中，該絕緣性原子層沉積膜的一厚度為1奈米~50奈米。
  9. 如請求項6所述的印刷電路板製造方法，其中該絕緣性原子層沉積膜是選自Al2O3、ZnO、TiO2、SiO2中的任意一種以上物質。
  10. 如請求項6所述的印刷電路板製造方法，其中該絕緣性原子層沉積膜為分別包括一層以上由Al2O3形成的原子層沉積膜和數層由ZnO形成的原子層沉積膜。
  11. 如請求項6所述的印刷電路板製造方法，其中執行該第三步驟之後，還執行以下步驟：利用一打線接合(wire bonding)、一焊接(soldering)或一覆晶凸塊(Flip chip bumping)方法中的任意一種以上方法，在該第一連接焊盤、該第二連接焊盤上面形成接合(bonding)。
  12. 如請求項6所述的印刷電路板製造方法，其中該基板層具有多層結構。
TW111104809A 2021-02-15 2022-02-09 印刷電路板及其製造方法 TWI808642B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210020105A KR20220116804A (ko) 2021-02-15 2021-02-15 인쇄회로기판 제조방법
KR10-2021-0020105 2021-02-15

Publications (2)

Publication Number Publication Date
TW202233880A TW202233880A (zh) 2022-09-01
TWI808642B true TWI808642B (zh) 2023-07-11

Family

ID=82838477

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111104809A TWI808642B (zh) 2021-02-15 2022-02-09 印刷電路板及其製造方法

Country Status (3)

Country Link
KR (1) KR20220116804A (zh)
TW (1) TWI808642B (zh)
WO (1) WO2022173271A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI302426B (en) * 2005-04-28 2008-10-21 Phoenix Prec Technology Corp Conducting bump structure of circuit board and method for fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237671A (ja) * 2001-02-08 2002-08-23 Alps Electric Co Ltd 電子回路ユニット
JP3960320B2 (ja) * 2004-04-19 2007-08-15 松下電器産業株式会社 配線基板とそれを用いたバランと配線基板の製造方法
KR20160050261A (ko) * 2014-10-29 2016-05-11 주식회사 케이씨텍 원자층 증착장치
JP6839206B2 (ja) * 2016-04-12 2021-03-03 ピコサン オーワイＰｉｃｏｓｕｎ Ｏｙ 金属ウィスカの軽減のためのａｌｄによる被覆
KR102032306B1 (ko) * 2017-10-19 2019-10-16 (주)심텍 인쇄회로기판의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI302426B (en) * 2005-04-28 2008-10-21 Phoenix Prec Technology Corp Conducting bump structure of circuit board and method for fabricating the same

Also Published As

Publication number Publication date
KR20220116804A (ko) 2022-08-23
WO2022173271A1 (ko) 2022-08-18
TW202233880A (zh) 2022-09-01

Similar Documents

Publication Publication Date Title
US8181342B2 (en) Method for manufacturing a coreless packaging substrate
TWI390692B (zh) 封裝基板與其製法暨基材
EP2654388B1 (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
TW571371B (en) Method for fabricating semiconductor package
KR100395862B1 (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
KR100722635B1 (ko) 와이어 본딩 패드면과 볼패드면의 회로층이 다른 두께를갖는 반도체 패키지 기판 및 그 제조방법
TWI463925B (zh) 封裝基板及其製法
TWI405309B (zh) 散熱基板及其製造方法
US20090096099A1 (en) Package substrate and method for fabricating the same
JP2008085089A (ja) 樹脂配線基板および半導体装置
TWI595810B (zh) 封裝結構及其製作方法
US6331447B1 (en) High density flip chip BGA
TW201947678A (zh) 覆晶封裝基板之製法及其結構
KR20010071080A (ko) 고밀도 상호접속 공통 회로기판 상에 증착된 박막층에서의응력을 제어하는 방법
KR100994099B1 (ko) 플립칩 기판 제조 방법
TWI808642B (zh) 印刷電路板及其製造方法
US20080000874A1 (en) Printed wiring board and method of manufacturing the same
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
TWI759120B (zh) 中介基板及其製法
TWI512922B (zh) 封裝基板與封裝結構之製法
TWI416680B (zh) 封裝基板及其製法
US6913814B2 (en) Lamination process and structure of high layout density substrate
US20080131996A1 (en) Reverse build-up process for fine bump pitch approach
TW200427046A (en) Substrate and process for fabricating the same
KR102460218B1 (ko) 인쇄회로기판 제조방법