KR20220116804A

KR20220116804A - 인쇄회로기판 제조방법

Info

Publication number: KR20220116804A
Application number: KR1020210020105A
Authority: KR
Inventors: 신웅철; 최규정; 백민
Original assignee: 신웅철; 백민
Priority date: 2021-02-15
Filing date: 2021-02-15
Publication date: 2022-08-23
Also published as: TW202233880A; TWI808642B; WO2022173271A1

Abstract

본 발명은 절연성 원자층 증착막이 연결 패드를 포함한 전면에 걸쳐서 형성되어 있는 인쇄회로기판 및 그 제조방법에 관한 것으로서, 본 발명에 따른 인쇄회로기판은, 베이스 기판층; 상기 베이스 기판층의 일면의 특정 영역에 패터닝되어 배치되며, 제1 금속으로 이루어지는 제1 연결 패드; 상기 베이스 기판층의 타면의 특정 영역에 패터닝되어 배치되며, 상기 제1 금속으로 이루어지는 제2 연결 패드; 상기 베이스 기판층의 일면 상에 위치하며, 상기 제1 연결 패드 상면을 개방시키는 패턴으로 형성되는 제1 솔더 레지스트층; 상기 베이스 기판층의 타면 상에 위치하며, 상기 제2 연결 패드 상면을 개방시키는 패턴으로 형성되는 제2 솔더 레지스트층; 상기 제1, 2 연결 패드 및 상기 제1, 2 솔더 레지스트층의 표면을 포함하는 상기 베이스 기판층의 양면의 전면에 걸쳐서 형성되며, 원자층 증착 공정으로 형성되는 절연성 원자층 증착막;을 포함한다.

Description

인쇄회로기판 제조방법{A PRINTED CIRCUIT BOARD AND THE MANUFACTURING METHOD THEREOF}

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는 절연성 원자층 증착막이 연결 패드를 포함한 전면에 걸쳐서 형성되어 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.

전자 산업의 비약적인 발전 및 사용자의 요구에 따라 전자기기는 더욱 더 소형화 및 고성능화되고 있다. 따라서 전자기기에 포함되는 반도체 패키지 또한 소형화 및 고성능화가 진행됨에 따라, 반도체 패키지가 가지는 인쇄회로기판의 연결 패드의 신뢰성이 요구되고 있다.

따라서 종래에는 인쇄회로기판 중 연결 패드를 이루는 구리의 산화를 방지하기 위하여 연결 패드 표면에 니켈을 도금하고, 그 상부에 다시 고가의 금(Au)을 도금하는 방식을 사용하였다.

이러한 종래의 인쇄회로기판 제조 방식은 고가의 귀금속인 금을 대량으로 사용하여 제조단가가 높아지고, 공정이 매우 복잡하며, 와이어 본딩시 본딩 특성이 좋지 않은 문제점이 있었다.

본 발명이 해결하고자 하는 기술적 과제는 절연성 원자층 증착막이 연결 패드를 포함한 전면에 걸쳐서 형성되어 와이어 본딩시 본딩 특성이 우수하고 제조 단가를 낮출 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

전술한 기술적 과제를 해결하기 위한 본 발명에 따른 인쇄회로기판은, 베이스 기판층; 상기 베이스 기판층의 일면의 특정 영역에 패터닝되어 배치되며, 제1 금속으로 이루어지는 제1 연결 패드; 상기 베이스 기판층의 타면의 특정 영역에 패터닝되어 배치되며, 상기 제1 금속으로 이루어지는 제2 연결 패드; 상기 베이스 기판층의 일면 상에 위치하며, 상기 제1 연결 패드 상면을 개방시키는 패턴으로 형성되는 제1 솔더 레지스트층; 상기 베이스 기판층의 타면 상에 위치하며, 상기 제2 연결 패드 상면을 개방시키는 패턴으로 형성되는 제2 솔더 레지스트층; 상기 제1, 2 연결 패드 및 상기 제1, 2 솔더 레지스트층의 표면을 포함하는 상기 베이스 기판층의 양면의 전면에 걸쳐서 형성되며, 원자층 증착 공정으로 형성되는 절연성 원자층 증착막;을 포함한다.

그리고 본 발명에서 상기 절연성 원자층 증착막은 절연성 산화막 또는 절연성 질화막인 것이 바람직하다.

또한 본 발명에서 상기 절연성 원자층 증착막은 Al₂O₃, ZnO, TiO₂, SiO₂ 중 어느 하나 이상인 것이 바람직하다.

또한 본 발명에서 상기 절연성 원자층 증착막은 Al₂O₃ 로 이루어지는 원자층 증착막과 ZnO로 이루어지는 원자층 증착막을 각각 적어도 한층 이상 포함하는 다수층으로 이루어지는 것이 바람직하다.

또한 본 발명에서 상기 절연성 원자층 증착막은 1nm ~ 50nm 의 두께로 형성되는 것이 바람직하다.

또한 본 발명에서 상기 베이스 기판층은 다층 구조를 가지는 것이 바람직하다.

한편 본 발명은, 1) 제1, 2 연결 패드가 각각 일면 및 타면의 특정 영역에 패터닝되어 형성되는 베이스 기판층으로 이루어지는 인쇄회로기판을 준비하는 단계; 2) 상기 제1, 2 연결 패드의 상면이 개방되도록 상기 베이스 기판층의 일면 및 타면에 각각 제1, 2 솔더레지스트층을 형성하는 단계; 3) 상기 제1, 2 연결 패드의 상면 및 상기 제1, 2 솔더레지스트층의 표면을 포함하는 상기 인쇄회로기판의 양면의 전영역에 원자층 증착 방법으로 절연성 원자층 증착막을 형성하는 단계;를 포함하는 인쇄회로기판 제조방법도 제공한다.

또한 본 발명에서 상기 3) 단계는, 다수장의 인쇄회로기판을 평행하게 배치한 상태에서 원자층 증착 장치 내에 로딩하여 동시에 상기 절연성 원자층 증착막을 증착하는 배치형 원자층 증착 장치에 의하여 이루어지는 것이 바람직하다.

또한 본 발명에서 상기 3) 단계에서는, 상기 절연성 원자층 증착막을 1nm ~ 50nm 의 두께로 형성하는 것이 바람직하다.

또한 본 발명에 따른 인쇄회로기판 제조방법에서는, 상기 3) 단계 수행 후에, 상기 제1, 2 연결 패드 상면에 와이어 본딩(wire bonding), 솔더링(soldering) 또는 플립칩 범핑(Flip chip bumping) 방법 중 어느 하나 이상의 방법에 의하여 본딩(bonding)을 형성하는 단계가 더 수행되는 것이 바람직하다.

본 발명의 인쇄회로기판 및 그 제조방법에 의하면 본딩 구조 형성 직전에 연결 패드를 포함하는 인쇄회로기판의 전면에 원자층 증착 방법으로 절연성 원자층 증착층을 형성함으로써, 와이어 본딩을 위한 니켈층 및 금 도금층 형성 없이도 그리고 솔더링을 위한 OSP(Organic Solderability preservative) 형성 없이도 연결 패드의 산화 현상을 방지함과 동시에 본딩 특성(bondablity)을 현저하게 개선할 수 있는 장점이 있다.

또한 종래의 인쇄회로기판 제조 방법에서는 도 8에 도시된 바와 같이, Dry Film 라미네이팅 하는 공정(S30), Au Plating Mask를 이용한 UV 노광 공정(S40), Developing 공정(S50), 금/니켈 도금 공정(S60), Dry Film 제거 공정(S70), OSP 형성 공정(S80) 등 매우 복잡하고 다양한 공정이 필요했으나, 본원발명의 인쇄회로기판 제조방법에 의하면 니켈 및 금 도금층 형성 공정 및 OSP 형성 공정이 불필요하므로, 공정이 단순해지고, 귀금속인 금 사용량을 대폭 절감하여 제조 단가를 낮출 수 있는 장점도 있다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 구조를 모식적으로 도시하는 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판의 구조를 모식적으로 도시하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 공정도이다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 공정들을 도시하는 도면들이다.
도 8은 종래의 인쇄회로기판 제조방법의 공정을 도시하는 도면들이다.

이하에서는 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다.

본 실시예에 따른 인쇄회로기판(100)은 도 1에 도시된 바와 같이, 베이스 기판층(110), 제1 연결 패드(120), 제2 연결 패드(130), 제1 솔더 레지스트층(140), 제2 솔더 레지스트층(150) 및 절연성 원자층 증착층(160)을 포함하여 구성된다.

먼저 상기 베이스 기판층(110)은 본 실시예에 따른 인쇄회로기판의 기초를 이루는 구성요소로서, 다른 구성요소들의 설치 공간을 제공한다. 상기 베이스 기판층(110)은 구체적으로 에폭시 수지, 폴리이미드 수지, 비스말레마이드 트리아진(BT) 수지, FR-4(Flame Retardant 4), FR-5, 세라믹, 실리콘, 또는 유리를 포함하는 재질로 이루어질 수 있다.

그리고 본 실시예에서 상기 베이스 기판층(110)은 단일층이거나 또는 그 내부에 배선 패턴들을 포함하는 다층 구조를 포함할 수 있다. 예를 들어, 베이스 기판층(110)은 하나의 강성(Rigid) 평판이거나, 도 2에 도시된 바와 같이, 복수의 강성 평판이 접착되어 형성되거나, 얇은 가요성 기판과 강성 평판이 접착되어 형성될 수 있다. 또한 도 2에 도시된 바와 같이, 서로 접착되는 복수의 강성 평판들, 또는 가요성 기판들은 배선 패턴을 각각 포함할 수 있다.

다음으로 상기 제1 연결 패드(120)는 도 1에 도시된 바와 같이, 상기 베이스 기판층(110)의 일면의 특정 영역에 패터닝(Paterning) 되어 배치되며, 제1 금속으로 이루어지는 구성요소이다. 상기 제1 연결 패드(120)는 상기 베이스 기판층(110)의 일면에 미리 정해진 패턴으로 형성되어 인쇄회로기판의 연결 패드로 사용되는 부분을 의미하며, 상기 제1 금속은 전기전도성이 우수한 구리(Cu)로 이루어질 수 있다. 동일한 제 1금속으로 이루어지며, 상기 베이스 기판층(110)의 일면에 형성되는 다른 구조물은 배선 등으로 사용되는 구성요소이다.

다음으로 상기 제2 연결 패드(130)는 도 1에 도시된 바와 같이, 상기 베이스 기판층(110)의 타면의 특정 영역에 패터닝 되어 배치되며, 상기 제1 금속으로 이루어지는 구성요소이다. 즉, 상기 제2 연결 패드(130)는 상기 베이스 기판층(110) 중 상기 제1 연결 패드(120)가 형성되는 반대면에 형성되며, 역시 인쇄회로기판의 연결 패드로 사용되는 부분이다. 그리고 본 실시예에서 상기 제2 연결 패드(130)는 상기 제1 연결 패드(120)와 동일하게 제1 금속으로 이루어진다.

물론 상기 베이스 기판층(110)의 타면에도 상기 제2 연결 패드(130) 이외에 상기 제1 금속으로 이루어지는 다른 구조물이 형성될 수 있으며, 이들은 배선 등으로 사용된다.

다음으로 상기 제1 솔더 레지스트층(140)은 도 1에 도시된 바와 같이, 상기 베이스 기판층(110)의 일면 상에 위치하며, 상기 제1 연결 패드(120) 상면 중 와이어 본딩을 위한 영역을 개방시키는 패턴으로 형성되는 구성요소이다. 상기 제1 솔더 레지스트층(140)은 구체적으로 상기 베이스 기판층(110)의 일면에 감광성 솔더 레지스트(Photo-Imageable Solder Resist)를 스크린 인쇄 방법 또는 스프레이 코팅 방법으로 전체 도포하거나 필름형 솔더 레지스트 물질을 라미네이팅(laminating) 방법으로 접착한 후, 불필요한 부분을 노광 및 현상으로 제거하고, 열, UV 또는 IR로 경화하여 형성할 수 있다.

다음으로 상기 제2 솔더 레지스트층(150)은 도 1에 도시된 바와 같이, 상기 베이스 기판층(110)의 타면 상에 위치하며, 상기 제2 연결 패드(130) 상면 중 솔더링 영역을 개방시키는 패턴으로 형성되는 구성요소이다. 상기 제2 솔더 레지스트층(150)은 실질적으로 상기 제1 솔더 레지스트층(140)과 동일한 방법에 의하여 형성될 수 있다.

다음으로 상기 절연성 원자층 증착막(160)은 도 1에 도시된 바와 같이, 상기 제1, 2 연결 패드(120, 130) 및 상기 제1, 2 솔더 레지스트층(130, 140)의 표면을 포함하는 상기 베이스 기판층(110)의 양면의 전면에 걸쳐서 형성되며, 원자층 증착 공정으로 형성되는 구성요소이다. 즉, 상기 절연성 원자층 증착막(160)은 절연 성질을 가지는 절연성 산화막 또는 절연성 질화막으로 이루어지며, 다양한 단차 구조를 가지는 인쇄회로기판에 우수한 스텝 커버리지(step coverage) 특성을 가지는 원자층 증착 방법(Atomic Layer Deposition)으로 형성되는 것이 바람직하다.

구체적으로 상기 절연성 원자층 증착막(160)은 상기 제1 금속과 상이한 금속의 산화물인 Al₂O₃, ZnO, TiO₂, SiO₂ 중 어느 하나 이상의 물질로 이루어지는 것이 바람직하다.

또한 본 실시예에서 상기 절연성 원자층 증착막(160)은 Al₂O₃ 로 이루어지는 원자층 증착막과 ZnO로 이루어지는 원자층 증착막을 각각 적어도 한층 이상 포함하는 다수층으로 이루어질 수도 있다. 예를 들어 Al₂O₃ 로 이루어지는 원자층 증착막이 상하에 형성되고, 그 사이에 ZnO로 이루어지는 원자층 증착막이 배치되는 3층 구조를 가질 수 있는 것이다.

한편 본 실시예에서 상기 절연성 원자층 증착막(160)은 원자층 증착 방법에 의하여 형성되므로, 1nm ~ 50nm 의 얇은 두께로 형성되는 것이 바람직하다.

이하에서는 본 실시예에 따른 인쇄회로기판 제조방법을 설명한다.

먼저 도 3에 도시된 바와 같이, 인쇄회로기판(100)을 준비하는 단계(S100)가 진행된다. 이때 상기 인쇄회로기판(100)은 도 4에 도시된 바와 같이, 제1, 2 연결 패드(120, 130)가 각각 일면 및 타면의 특정 영역에 패터닝되어 형성되는 베이스 기판층(110)으로 이루어진다. 본 실시예에서 상기 베이스 기판층(110)은 다층 구조를 가질 수도 있다.

다음으로는 도 3에 도시된 바와 같이, 제1, 2 솔더 레지스트층(140, 150)을 형성하는 단계(S200)가 진행된다. 즉, 이 단계(S200)에서는 전 단계(S100)에서 준비된 인쇄회로기판(100)에 도 5에 도시된 바와 같이, 상기 제1, 2 연결 패드(120, 130)의 상면 중 와이어 본딩이나 솔더링에 이용될 영역이 개방되도록 상기 베이스 기판층(110)의 일면 및 타면에 각각 제1, 2 솔더레지스트층(140, 150)을 형성하는 것이다.

다음으로는 도 3에 도시된 바와 같이, 절연성 원자층 증착막(160)을 형성하는 단계(S300)가 진행된다. 이 단계(S300)에서는 도 6에 도시된 바와 같이, 상기 제1, 2 연결 패드(120, 130)의 상면 및 상기 제1, 2 솔더레지스트층(140, 150)의 표면을 포함하는 상기 인쇄회로기판의 양면의 전영역에 원자층 증착 방법으로 절연성 원자층 증착막(160)을 형성한다.

구체적으로 본 단계(S300)는 전 단계(S200)를 거친 다수장의 인쇄회로기판(100)을 카세트 등에 평행하게 배치한 상태에서 원자층 증착 장치 내에 로딩(loading)하여, 다수장의 인쇄회로기판에 대하여 동시에 상기 절연성 원자층 증착막을 증착하는 배치형 원자층 증착 장치(batch type ALD)에 의하여 이루어지는 것이, 공정을 효율적으로 수행하고 생산성을 확보할 수 있어서 바람직하다.

본 실시예에서 상기 절연성 원자층 증착막은 1nm ~ 50nm 의 두께로 형성하는 것이 바람직하며, 원자층 증착 방법에 의하여 형성될 수 있는 Al₂O₃, ZnO, TiO₂, SiO₂ 중 어느 하나 이상인 것이 바람직하다.

다음으로는 도 3에 도시된 바와 같이, 상기 제1, 2 연결 패드(120, 130) 상면에 본딩(Bonding)을 형성하는 단계(S400)가 진행된다. 이 단계(S400)에서는 구체적으로 도 7에 도시된 바와 같이, 상기 제1 연결 패드(120) 상에 와이어 본딩(170, wire bonding)을 형성하거나, 상기 제2 연결 패드(130) 상에 솔더링(180, soldering)을 형성하는 방법 또는 플립칩 범핑(Flip chip bumping) 방법 중 어느 하나 이상의 방법에 의하여 본딩(bonding)을 형성할 수 있다. 이 단계(S400)는 전 단계(S300)를 거친 인쇄회로기판에 대하여 제1, 2 연결 패드(120, 130) 상면에 금도금층 또는 OSP 등 어떠한 추가적인 처리 또는 구조를 형성하지 않고서도, 다양한 본딩을 형성할 수 있는 장점이 있다.

100 : 본 발명의 일 실시예에 따른 인쇄회로기판
110 : 베이스 기판층 120 : 제1 연결 패드
130 : 제2 연결 패드 140 : 제1 솔더 레지스트층
150 : 제2 솔더 레지스트층 160 : 절연성 원자층 증착층
170 : 와이어 본딩 180 : 솔더링

Claims

베이스 기판층;
상기 베이스 기판층의 일면의 특정 영역에 패터닝되어 배치되며, 제1 금속으로 이루어지는 제1 연결 패드;
상기 베이스 기판층의 타면의 특정 영역에 패터닝되어 배치되며, 상기 제1 금속으로 이루어지는 제2 연결 패드;
상기 베이스 기판층의 일면 상에 위치하며, 상기 제1 연결 패드 상면을 개방시키는 패턴으로 형성되는 제1 솔더 레지스트층;
상기 베이스 기판층의 타면 상에 위치하며, 상기 제2 연결 패드 상면을 개방시키는 패턴으로 형성되는 제2 솔더 레지스트층;
상기 제1, 2 연결 패드 및 상기 제1, 2 솔더 레지스트층의 표면을 포함하는 상기 베이스 기판층의 양면의 전면에 걸쳐서 형성되며, 원자층 증착 공정으로 형성되는 절연성 원자층 증착막;을 포함하는 인쇄회로기판.
제1항에 있어서, 상기 절연성 원자층 증착막은,
절연성 산화막 또는 절연성 질화막인 것을 특징으로 하는 인쇄회로기판.
제2항에 있어서, 상기 절연성 원자층 증착막은,
Al₂O₃, ZnO, TiO₂, SiO₂ 중 어느 하나 이상의 물질로 이루어지는 것을 특징으로 하는 인쇄회로기판.
제2항에 있어서, 상기 절연성 원자층 증착막은,
Al₂O₃ 로 이루어지는 원자층 증착막과 ZnO로 이루어지는 원자층 증착막을 각각 적어도 한층 이상 포함하는 다수층으로 이루어지는 것을 특징으로 하는 인쇄회로기판.
제1항에 있어서, 상기 절연성 원자층 증착막은,
1nm ~ 50nm 의 두께로 형성되는 것을 특징으로 하는 인쇄회로기판.
제1항에 있어서, 상기 베이스 기판층은,
다층 구조를 가지는 것을 특징으로 하는 인쇄회로기판.
1) 제1, 2 연결 패드가 각각 일면 및 타면의 특정 영역에 패터닝되어 형성되는 베이스 기판층으로 이루어지는 인쇄회로기판을 준비하는 단계;
2) 상기 제1, 2 연결 패드의 상면이 개방되도록 상기 베이스 기판층의 일면 및 타면에 각각 제1, 2 솔더레지스트층을 형성하는 단계;
3) 상기 제1, 2 연결 패드의 상면 및 상기 제1, 2 솔더레지스트층의 표면을 포함하는 상기 인쇄회로기판의 양면의 전영역에 원자층 증착 방법으로 절연성 원자층 증착막을 형성하는 단계;를 포함하는 인쇄회로기판 제조방법.
제7항에 있어서, 상기 3) 단계는,
다수장의 인쇄회로기판을 평행하게 배치한 상태에서 원자층 증착 장치 내에 로딩하여 동시에 상기 절연성 원자층 증착막을 증착하는 배치형 원자층 증착 장치에 의하여 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
제7항에 있어서, 상기 3) 단계에서는,
상기 절연성 원자층 증착막을 1nm ~ 50nm 의 두께로 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
제7항에 있어서, 상기 절연성 원자층 증착막은,
Al₂O₃, ZnO, TiO₂, SiO₂ 중 어느 하나 이상의 물질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
제7항에 있어서, 상기 절연성 원자층 증착막은,
Al₂O₃ 로 이루어지는 원자층 증착막과 ZnO로 이루어지는 원자층 증착막을 각각 적어도 한층 이상 포함하는 다수층으로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
제7항에 있어서, 상기 3) 단계 수행 후에,
상기 제1, 2 연결 패드 상면에 와이어 본딩(wire bonding), 솔더링(soldering) 또는 플립칩 범핑(Flip chip bumping) 방법 중 어느 하나 이상의 방법에 의하여 본딩(bonding)을 형성하는 단계가 더 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
제7항에 있어서, 상기 베이스 기판층은,
다층 구조를 가지는 것을 특징으로 하는 인쇄회로기판 제조방법.