DE102004045719A1 - Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben - Google Patents

Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102004045719A1
DE102004045719A1 DE102004045719A DE102004045719A DE102004045719A1 DE 102004045719 A1 DE102004045719 A1 DE 102004045719A1 DE 102004045719 A DE102004045719 A DE 102004045719A DE 102004045719 A DE102004045719 A DE 102004045719A DE 102004045719 A1 DE102004045719 A1 DE 102004045719A1
Authority
DE
Germany
Prior art keywords
access point
test access
trace
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004045719A
Other languages
English (en)
Other versions
DE102004045719B4 (de
Inventor
Kenneth P. Ft. Collins Parker
Ronald J. Loveland Peiffer
Glen E. Ft. Collins Leinbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of DE102004045719A1 publication Critical patent/DE102004045719A1/de
Application granted granted Critical
Publication of DE102004045719B4 publication Critical patent/DE102004045719B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989Coating free areas, e.g. areas other than pads or lands free of solder resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder

Abstract

Eine Testzugriffspunktstruktur zum Zugreifen auf Testpunkte einer gedruckten Schaltungsplatine und ein Verfahren zur Herstellung derselben ist präsentiert. In einem x-, y-, z-Koordinatensystem, wo Leiterbahnen entlang einer x-y-Ebene gedruckt werden, wird die z-Abmessung verwendet, um Testzugriffspunktstrukturen zu implementieren. Jede Testzugriffspunktstruktur ist leitfähig mit einer Leiterbahn an einem Testzugriffspunkt direkt auf der Leiterbahn und entlang der z-Achse des x-, y-, z-Koordinatensystems über einer freigelegten Oberfläche der gedruckten Schaltungsplatine verbunden, um für elektrisches Testen durch eine externe Vorrichtung zugreifbar zu sein.

Description

  • In-Circuit-Tester (ICT) haben traditionell einen „Nagelbett"- (BON-; BON = bed-of-nails) Zugriff verwendet, um für eine Steuerungs- und Beobachtungsfähigkeit, die zum Testen benötigt wird, eine elektrische Verbindbarkeit zu einer Schaltungsverdrahtung (Leiterbahnen, Netze, Kontaktanschlussflächen) zu gewinnen. Dies erfordert, dass in dem Layout von Schaltungsnetzen Zugriffspunkte vorhanden sind, die Ziele für ICT-Sonden sein können. Testzugangspunkte sind normalerweise kreisförmige Ziele mit 28 bis 35 tausendstel Zoll Durchmesser, die mit Leiterbahnen auf der gedruckten Schaltungsplatine verbunden sind. In einigen Fällen sind diese Ziele absichtlich hinzugefügte Testanschlussflächen und in anderen Fällen sind die Ziele „Durchgangsloch"-Anschlussflächen, die Durchgangslöcher umgeben, die bereits in der gedruckten Schaltung vorgesehen sind.
  • Es ist immer schwierig, Ziele mit geringerem Durchmesser zuverlässig und wiederholt zu treffen, insbesondere wenn eine Testanordnung mehrere Tausend solcher Sonden enthalten kann. Es ist immer wünschenswert, Ziele mit größerem Durchmesser zu verwenden, aber dies ist ein grundlegender Konflikt mit dem Industrietrend zu höheren Dichten und Vorrichtungen mit kleinerer Geometrie.
  • Noch ein weiterer Industrietrend ist jedoch die Verwendung von Logikfamilien mit immer höherer Geschwindigkeit. Ein-Megahertz- (MHz) Entwürfe wurden zu 10-MHz-Entwürfen, dann 100-MHz-Entwürfen und erreichen nun den Gigahertzbereich. Die Anstiege bei der Logikgeschwindigkeit verlangen eine Aufmerksamkeit der Industrie für Platinenlayoutregeln für Verbindungen mit höherer Geschwindigkeit. Das Ziel dieser Regeln ist es, einen Weg mit gesteuerter Impedanz zu erzeu gen, der Rauschen, Nebensprechen und Signalreflexionen minimiert.
  • Die bevorzugte Möglichkeit zum Übertragen von Hochgeschwindigkeitsdaten ist durch Differenzübertragungssignale. 1 stellt die wichtigen Layoutparameter für ein klassisches Paar von Differenzübertragungssignalleiterbahnen 102a, 102b auf einem Teil einer gedruckten Schaltungsplatine 100 dar. Wie es dargestellt ist, ist die gedruckte Schaltungsplatine 100 als eine Mehrzahl von Schichten gebildet. Bei dem darstellenden Ausführungsbeispiel umfasst die gedruckte Schaltungsplatine 100 eine Masseebene 104, die über ein Substrat 105 geschichtet ist, ein Dielektrikum 103, das über die Masseebene 104 geschichtet ist, Leiterbahnen 102a, 102b, die über das Dielektrikum 103 geschichtet sind, und eine Lötmittelmaske 106, die über die Leiterbahnen 102a, 102b geschichtet ist und freigelegte Oberflächen des Dielektrikums 103. Bei einem solchen Layout gibt es eine Anzahl von kritischen Parametern, die die Impedanz des Signalwegs beeinträchtigen. Diese Parameter umfassen Leiterbahnbreite 110, Leiterbahntrennung 111, Leiterbahndicke 112 und dielektrische Konstanten der Lötmittelmaske und des Platinenmaterials. Diese Parameter beeinflussen die Induktivität, Kapazität und den Widerstand (Skineffekt und Gleichsignal) der Leiterbahnen, die sich kombinieren, um die Übertragungsimpedanz zu bestimmen. Es ist gewünscht, diesen Wert über den gesamten Verlauf jeder Leiterbahn 102a, 102b zu steuern.
  • Bei Entwürfen mit höherer Geschwindigkeit ist es auch wichtig, die Symmetrie der Leiterbahnen zu steuern. Idealerweise wären beide Wege 102a, 102b von identischer Länge, wie es in 2A gezeigt ist. Das Leiten von Signalen auf einer stark bestückten gedruckten Schaltungsplatine erfordert jedoch Kurven und Biegungen in dem Weg, was übereinstimmende Längen und Symmetrien schwieriger macht. In einigen Fällen müssen Reihenkomponenten (wie z. B. Reihenabschlüsse oder Gleichsignalsperrkondensatoren) in dem Weg aufgenommen werden, und diese haben Abmessungen, die sich von den Layoutparametern unterscheiden. 2B stellt beispielsweise Gleichsignalsperrkondensatoren 114a, 114b auf den Differenzsignalleiterbahnen 102a, 102b dar. Signale müssen eventuell Verbinder durchlaufen, was zusätzliche Schwierigkeiten bewirkt.
  • Zusätzliche Schwierigkeiten ergeben sich, wenn Testen berücksichtigt wird. Testen erfordert Testerzugriff auf Schaltungsleiterbahnen an bestimmten Sondenzielen. Layoutregeln erfordern typischerweise, dass Testziele zumindest 50 tausendstel Zoll voneinander entfernt sind und können erfordern, dass der Durchmesser der Testpunktziele die Breite der Leiterbahnen stark überschreitet. 2C stellt die Testziele 115a, 115b dar, die symmetrisch 50 tausendstel Zoll von den Differenzsignalleiterbahnen 102a, 102b positioniert sind. 2D stellt Testziele 115a, 115b dar, die asymmetrisch, aber zumindest 50 tausendstel Zoll entfernt, auf den Differenzsignalleiterbahnen 102a, 102b angeordnet sind. 2E stellt Testziele 115a, 115b dar, die asymmetrisch von den Gleichsignalsperrkondensatoren 114a, 114b, aber zumindest 50 tausendstel Zoll entfernt von den Differenzsignalleiterbahnen 102a, 102b angeordnet sind, und 2F stellt die Testziele 115a, 115b dar, die auf den Kondensatoren 114a, 114b selbst implementiert sind und eine asymmetrische Positionierung der Kondensatoren auf den Differenzsignalleiterbahnen 102a, 102b erfordern.
  • Die Positionierung von Testzielen 102a, 102b kann problematisch sein. In vielen Fällen ist der Bedarf zum Aufrecherhalten einer Minimaltrennung zwischen den Zielen (typischerweise 50 tausendstel Zoll Minimum) in direktem Konflikt mit Layoutregeln für eine gesteuerte Impedanz. Diese Konflikte führen entweder zu einem Kompromiss bei der Integrität der gesteuerten Impedanz oder einer erzwungenen Reduktion bei der Zielplatzierung mit einer resultierenden Reduktion bei der Testbarkeit. Während sich Signalgeschwin digkeiten weiter erhöhen, wird dieses Problem nur schlimmer werden.
  • Es ist die Aufgabe der vorliegenden Erfindung, eine Testzugriffspunktstruktur auf einer gedruckten Schaltungsplatine sowie ein Verfahren zum Implementieren einer Testzugriffspunktstruktur mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch eine Struktur gemäß einem der Ansprüche 1 und 3 sowie durch ein Verfahren gemäß Anspruch 14 gelöst.
  • Die vorliegende Erfindung löst die Konfliktprobleme, die herkömmliche Techniken für Testzugriffspunktplatzierung auf gedruckten Schaltungsplatinen haben, durch Minimieren der Störungen von Leiterbahnen in der x- und y-Abmessung und durch Nutzen der z-Abmessung. Insbesondere verwendet die Erfindung Leiterbahndicke zum Implementieren von Testzugriffspunkten und ermöglicht dadurch Testzugriffspunktplatzierung irgendwo entlang der Leiterbahn. Dies wiederum ermöglicht die Fähigkeit, gedruckte Schaltungsplatinen mit Testzugriffspunktplatzierung gemäß den Positionen von Anordnungssonden einer bestimmten Testanordnung zu entwerfen, anstatt umgekehrt wie im Stand der Technik.
  • Bei einem bevorzugten Ausführungsbeispiel sind Lötmittelwülste leitfähig mit den oberen Oberflächen von Leiterbahnen verbunden, wo Testzugriffspunkte gewünscht sind. Nachdem die Leiterbahnen gedruckt sind oder anderweitig auf dem Dielektrikum angeordnet sind, wird bei diesem Ausführungsbeispiel eine Lötmittelmaske mit Löchern, wo Testzugriffspunkte gewünscht sind, über den freigelegten Oberflächen der Leiterbahnen und dem darunter liegenden Dielektrikum aufgebracht. Die Lötmittelmaske wird dann mit Lötmittelpaste abgedeckt, die alle Löcher in der Maske füllt. Die Lötmittelpaste besteht aus Lötmittel und Flussmittel. Die Lötmittelpaste wird dann erwärmt, um das Flussmittel abzu brennen, wodurch bewirkt wird, dass sich Lötmittel von den Wänden der Löcher zurückzieht und Lötmittelwülste bildet, die über die Wände ihrer jeweiligen Löcher hervorstehen. Die Abmessungen der Lötmittelmaskenlöcher bestimmen den Enddurchmesser der Lötmittelwülste. Folglich können Testzugriffspunktstrukturen direkt entlang der Leiterbahn implementiert werden und haben dennoch einen ausreichend großen Durchmesser, um getestet oder mit Sonden angetastet zu werden und nach wie vor Platinenlayoutanforderungen zu erfüllen.
  • Bei dem bevorzugten Ausführungsbeispiel ist die Testzugriffspunktstruktur nicht integriert mit der Leiterbahn und wird zu der Leiterbahn hinzugefügt, nachdem die Leiterbahn auf die gedruckte Schaltungsplatine gedruckt wurde. Bei einem alternativen Ausführungsbeispiel kann die Testzugriffspunktstruktur integriert mit der Leiterbahn implementiert werden und wird während der Bildung der Leiterbahn selbst gebildet.
  • Um irgendwelche unerwünschten Sekundäreffekte auf die Impedanz der Leiterbahn an dem Testzugriffspunkt aufgrund der Testzugriffspunktstruktur auszugleichen, kann die Breite der Leiterbahn an dem Testzugriffspunkt reduziert werden.
  • Ein vollständigeres Verständnis der Erfindung und viele der dazugehörigen Vorteile werden offensichtlich mit Bezugnahme auf die folgende detaillierte Beschreibung in Verbindung mit den beiliegenden Zeichnungen, bei denen gleiche Bezugszeichen gleiche oder ähnliche Komponenten anzeigen.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf beiliegende Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Querschnittsseitenansicht einer herkömmlichen gedruckten Schaltungsplatine mit Differenz signalleiterbahnen, die die x- und z-Abmessungen in dem x-, y-, z-Koordinatensystem zeigen;
  • 2A eine Draufsicht der gedruckten Schaltungsplatine von 1, die die x- und y-Abmessungen der Differenzsignalleiterbahnen in dem x-, y-, z-Koordinatensystem zeigt;
  • 2B eine Draufsicht einer gedruckten Schaltungsplatine, die die x- und y-Abmessungen in dem x-, y-, z-Koordinatensystem eines Paars von Differenzsignalleiterbahnen mit Kondensatoren zeigt;
  • 2C eine Draufsicht einer gedruckten Schaltungsplatine, die die x- und y-Abmessungen in dem x-, y-, z-Koordinatensystem eines Paars von Differenzsignalleiterbahnen mit symmetrisch angeordneten Testzugriffspunktanschlussflächen zeigt;
  • 2D eine Draufsicht einer gedruckten Schaltungsplatine, die die x- und y-Abmessungen in dem x-, y-, z-Koordinatensystem eines Paars von Differenzsignalleiterbahnen mit asymmetrisch angeordneten Testzugriffspunktanschlussflächen zeigt;
  • 2E eine Draufsicht einer gedruckten Schaltungsplatine, die die x- und y-Abmessungen in dem x-, y-, z-Koordinatensystem eines Paars von Differenzsignalleiterbahnen mit Kondensatoren mit asymmetrisch angeordneten Testzugriffspunktanschlussflächen zeigt;
  • 2F eine Draufsicht einer gedruckten Schaltungsplatine, die die x- und y-Abmessungen in dem x-, y-, z-Koordinatensystem eines Paars von Differenzsignalleiterbahnen mit Kondensatoren mit Testzugriffspunktanschlussflächen integriert mit den Kondensatoren zeigt;
  • 3A eine Draufsicht eines Abschnitts einer gedruckten Schaltungsplatine, die die x- und y-Abmessungen in dem x-, y-, z-Koordinatensystem einer Leiterbahn mit einer Testzugriffspunktstruktur zeigt, die gemäß den Prinzipien der Erfindung implementiert ist;
  • 3B eine Querschnittsseitenansicht, die x- und z-Abmessungen in dem x-, y-, z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine und der Leiterbahn von 3A zeigt;
  • 3C eine Querschnittsseitenansicht des Abschnitts der gedruckten Schaltungsplatine und Leiterbahn von 3A und 3B, die die y- und z-Abmessungen in dem x-, y-, z-Koordinatensystem zeigt;
  • 4 ein Betriebsflussdiagramm, das ein bevorzugtes Herstellungsverfahren der einer Testzugriffspunktstruktur der Erfindung auf einer Leiterbahn einer gedruckten Schaltungsplatine darstellt;
  • 5A eine Draufsicht eines Abschnitts einer gedruckten Schaltungsplatine, die die x- und y-Abmessungen in dem x-, y-, z-Koordinatensystem eines Paars von Differenzsignalleiterbahnen mit Testzugriffspunktstrukturen zeigt, die gemäß dem Verfahren von 4 implementiert sind;
  • 5B eine Querschnittsseitenansicht, die die x- und z-Abmessungen in dem x-, y-, z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine und der Leiterbahn von 5A zeigt, nach der Aufbringung der Lötmittelmaske, aber vor der Aufbringung einer Lötmittelpaste;
  • 5C eine Querschnittsseitenansicht, die die y- und z-Abmessungen in dem x-, y-, z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine und der Leiterbahn von 5A und 5B zeigt, nach der Aufbringung der Lötmittelmaske, aber vor der Aufbringung einer Lötmittelpaste;
  • 5D eine Querschnittsseitenansicht, die die x- und z-Abmessungen in dem x-, y-, z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine und der Leiterbahn von 5A5C nach der Aufbringung der Lötmittelpaste zeigt;
  • 5E eine Querschnittsseitenansicht, die die y- und z-Abmessungen in dem x-, y-, z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine und der Leiterbahn von 5A5D nach der Aufbringung der Lötmittelpaste zeigt;
  • 5F eine Querschnittsseitenansicht, die die x- und z-Abmessungen in dem x-, y-, z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine und der Leiterbahn von 5A5E nach dem Löten zeigt;
  • 5G eine Querschnittsseitenansicht, die die y- und z-Abmessungen in dem x-, y-, z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine und der Leiterbahn von 5A5F nach dem Löten zeigt;
  • 6A eine Draufsicht eines Abschnitts einer gedruckten Schaltungsplatine, die die x- und y-Abmessungen in dem x-, y-, z-Koordinatensystem eines Paars von Testzugriffspunkten zeigt, die auf unterschiedlichen Leiterbahnen einer gedruckten Schaltungsplatine implementiert sind, und eines entsprechenden Paars von kreisförmigen Testsonden, die einen Sonden-zu-Testzugriffspunkt-Kontakt darstellen, selbst mit Fehlausrichtungen von Sondenmitten;
  • 6B eine Querschnittsseitenansicht, die die x- und z-Abmessungen in dem x-, y-, z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine und der Sonden von 6A zeigt;
  • 6C eine Querschnittsseitenansicht, die die y- und z-Abmessungen in dem x-, y-, z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine und der Sonden von 6A6B zeigt;
  • 7 ein Betriebsflussdiagramm, das ein alternatives bevorzugtes Herstellungsverfahren einer Testzugriffspunktstruktur der Erfindung auf einer Leiterbahn einer gedruckten Schaltungsplatine zeigt;
  • 8A eine Querschnittsseitenansicht eines Abschnitts einer gedruckten Schaltungsplatine, die die y- und z-Abmessungen in dem x-, y-, z-Koordinatensystem eines Testzugriffspunkts zeigt, der gemäß dem Verfahren von 7 implementiert ist;
  • 8B eine Querschnittsansicht eines Abschnitts einer gedruckten Schaltungsplatine, die die x- und z-Abmessungen in dem x-, y-, z-Koordinatensystem eines Testzugriffspunkts zeigt, der gemäß dem Verfahren von 7 implementiert ist;
  • 9A eine Draufsicht eines Abschnitts einer gedruckten Schaltungsplatine, die die x- und y-Abmessungen in dem x-, y-, z-Koordinatensystem eines alternativen Ausführungsbeispiels eines Paars von Testzugriffspunkten zeigt, unter Verwendung von Lei terbahnverengung zum Ausgleichen der Änderungen bei den Übertragungsleitungscharakteristika aufgrund der Hinzufügung der Testzugriffspunktstrukturen;
  • 9B eine Querschnittsseitenansicht, die die x- und z-Abmessungen in dem x-, y-, z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine von 9A zeigt;
  • 9C eine Querschnittsseitenansicht, die die y- und z-Abmessungen in dem x-, y-, z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine von 9A9B zeigt;
  • 10A eine Draufsicht eines Abschnitts einer gedruckten Schaltungsplatine, die die x- und y-Abmessungen in dem x-, y-, z-Koordinatensystem eines weiteren alternativen Ausführungsbeispiels eines Paars von Testzugriffspunkten zeigt, unter Verwendung von Leiterbahnverengung zum Ausgleichen der Änderungen bei den Übertragungsleitungscharakteristika aufgrund der Hinzufügung der Testzugriffspunktstrukturen;
  • 10B eine Querschnittsseitenansicht, die die x- und z-Abmessungen in dem x-, y-, z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine von 10A zeigt; und
  • 10C eine Querschnittsseitenansicht, die die y- und z-Abmessungen in dem x-, y-, z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine von 10A10B zeigt.
  • Wenn nun die Erfindung näher beschrieben wird, ist es für Fachleute auf diesem Gebiet klar, dass bei einer Leiterbahn, die in einem x-, y-, z-Koordinatensystem definiert ist, wo die x-Abmessung die Leiterbahnbreite darstellt, die y-Abmessung die Leiterbahnlänge darstellt und die z-Abmessung die Leiterbahndicke darstellt, aktuelle Techniken für eine Testzugriffspunktplatzierung auf einer gedruckten Schaltungsplatine nur die x- und y-Abmessungen verwenden. Die vorliegende Erfindung hat einen anderen Lösungsansatz, in dem die z-Abmessung ausgenutzt wird, d. h. die Leiterbahndicke. Diesbezüglich ist die Testzugriffspunktstruktur der Erfindung ein lokalisierter „Hochpunkt" auf einer Leiterbahn einer gedruckten Schaltungsplatine, die die Impedanz der Leiterbahn nicht wesentlich stört und die mit einer Sonde anvisiert bzw. angetastet werden kann.
  • 3A3C stellen ein beispielhaftes Ausführungsbeispiel einer Testzugriffspunktstruktur dar, die gemäß der Erfindung implementiert ist. Wie es in 3A3C gezeigt ist, umfasst eine gedruckte Schaltungsplatine 1 ein Substrat 5, eine Masseebene 4 und zumindest eine dielektrische Schicht 3 mit einer Leiterbahn 2, die auf derselben gedruckt, aufgebracht oder anderweitig befestigt ist. Eine Lötmittelmaske 6 mit einem Loch 7, das über der Leiterbahn 2 an einer Position gebildet ist, wo eine Testzugriffspunktstruktur 8 positioniert ist, ist über die freigelegten Oberflächen der dielektrischen Schicht 3 und der Leiterbahnschicht 2 geschichtet. Eine Testzugriffspunktstruktur 8 ist leitfähig an der Leiterbahn 2 in dem Lötmittelmaskenloch 7 an dem Testzugriffspunkt befestigt. Die Testzugriffspunktstruktur 8 steht über die freigelegten umgebenden Oberflächen der Lötmittelmaske 6 hervor, um einen freigelegten lokalisierten Hochpunkt auf der Leiterbahn 2 zu bilden, der durch eine Anordnungssonde während dem Testen der gedruckten Schaltungsplatine 1 als ein Testziel verwendet werden kann. Bei dem bevorzugten Ausführungsbeispiel ist die Testzugriffspunktstruktur 8 ein Lötmittelwulst mit einer Länge (in der y-Abmessung), die größer ist als die Breite (in der x-Abmessung) der Leiterbahn ist, um einen maximalen Sondenzugriffserfolg zu liefern.
  • Bei einem bevorzugten Herstellungsverfahren der Testzugriffspunktstrukturen 8 verwendet die Erfindung bestehende Herstellungsprozesse für gedruckte Schaltungsplatinen und hält dadurch die Kosten niedrig. Wie es in der Technik bekannt ist, ist beinahe jede gedruckte Schaltungsplatine mit Hochgeschwindigkeitssignalen aufgebaut, die auf den äußeren Schichten erscheinen, aufgrund der Fähigkeit, Impedanzen auf den äußeren Schichten leichter zu steuern. Die beiden äußeren Schichten sind auch typischerweise mit einer Lötmittelmaske beschichtet, die verwendet wird, um sicherzustellen, dass nur freigelegte Bereiche aus Kupfer (oder anderen leitfähigen Materialien) Lötmittelpaste halten, die über einen Siebdruckprozess aufgebracht wird. Löcher in der Lötmittelmaske stellen sicher, dass nur diese Kupferbereiche, mit denen gelötet werden soll, Lötmittelpaste aufnehmen.
  • 4 ist ein Betriebsflussdiagramm, das ein bevorzugtes Verfahren 200 der Herstellung einer Testzugriffspunktstruktur auf einer Leiterbahn einer gedruckten Schaltungsplatine darstellt, und 5A5G umfassen verschiedene Ansichten eines Abschnitts einer gedruckten Schaltungsplatine 10 während der Herstellung der Testzugriffspunktstruktur 18a, 18b gemäß dem Verfahren von 4. Mit Bezugnahme auf 4 und mit zusätzlicher Bezugnahme auf 5A5G wird bei dem bevorzugten Herstellungsverfahren der Testzugriffspunktstrukturen der Erfindung die gedruckte Schaltungsplatine 10 im Schritt 201 zu dem Punkt des Druckens, Aufbringens oder anderweitigen Schichtens der Leiterbahnen 12a, 12b hergestellt, auf denen Testzugriffspunktstrukturen 18a, 18b implementiert werden sollen. Im Schritt 202 sind Testzugriffspunktlöcher 17a, 17b (zusätzlich zu Löchern 19a, 19b, 19c, 19d für die herkömmlichen Lötmittelpunkte – z. B. Komponentenstift-zu-Leiterbahn-Lötmittelpunkte) definiert und implementiert in der Lötmittelmaske 16 der gedruckten Schaltungsplatine in Positionen über den Leiterbahnen 12a, 12b an gewünschten Testzugriffspunkten, wie es in 5A, 5B und 5C dargestellt ist. Die Testzugriffspunktlöcher 17a, 17b sind entworfen, um bruchteilmäßig größer zu sein als die Breite ihrer jeweiligen Leiterbahnen 12a, 12b, und können drei- bis zehn- oder mehrmals länger erstrecken als sie breit sind. Durch Entwerfen der Testzugriffspunktlöcher 17a, 17b, so dass dieselben nur bruchteilmäßig größer sind als ihre jeweiligen Leiterbahnbreiten, wie es durch das Loch 17a und die Leiterbahn 12a in 5B gezeigt ist, sind die Leiterbahnbreitenabmessungen selbst nicht beeinträchtigt, was es ermöglicht, dass die Testzugriffspunktplatzierung bestimmt wird, nachdem das Platinenlayout abgeschlossen ist. Die Positionen der Testzugriffspunktlöcher 17a, 17b in der Lötmittelmaske 16 werden geregelt durch Regeln über die minimale Sondenbeabstandung und die Nähe zu anderen Bauelementen, die umgangen werden müssen.
  • Sobald die Testzugriffspunktlöcher 17a, 17b positioniert sind und die Lötmittelmaske 16 hergestellt ist, schreitet die Herstellung der gedruckten Schaltungsplatine fort, wie es in der Technik üblich ist. Zu diesem Zweck wird bei Schritt 203 eine Lötmittelpaste 11 auf die Platine 10 aufgebracht, wodurch die Lötmittelmaskenlöcher 17a, 17b unter Verwendung des gut bekannten Standardsiebdruckprozesses gefüllt werden, wie es in dem Loch 17a in 5D und 5E dargestellt ist. Der Bereich des Lochs 17a bestimmt das Volumen der Lötmittelpaste 11, das in dem Loch 17a endet.
  • Bei Schritt 204 wird die Lötmittelpaste an die leitfähigen Bereiche gelötet, die durch die Lötmittelmaske freigelegt sind, beispielsweise unter Verwendung einer Aufschmelzlöttechnik. Löten ist ein sehr gut bekannter Prozess. Wie es in der Technik bekannt ist, ist die Lötmittelpaste etwa 90 % Metall und 10 % Flussmittel. Wenn die Lötmittelpaste während dem Aufschmelzlöten schmilzt, wird das Flussmittel abgebrannt und verhindert die Oxidation des Lötmittels und reduziert das Endvolumen. Oberflächenspannung bewirkt, dass sich die Paste von einer geradlinigen Form, wie sie durch das Maskenloch definiert ist, in eine halbkugelförmige Form umformt, die durch den freigelegten Kupfer definiert ist.
  • Somit wird sich das geschmolzene Lötmittel von den Wänden 20 des Testzugriffspunktlochs 17a in der Lötmittelmaske 16 zurückziehen und einen Wulst 18 bilden, wie es in 5F und 5G dargestellt ist, der um einen Abstand 21 über die Lötmittelmaske 16 hervorstehen kann. Dieser Abstand oder die Testzugriffspunktstrukturdicke 21 in der z-Abmessung des x-, y-, z-Koordinatensystems wird durch den Bereich der freigelegten Leiterbahn 12a, 12b und das ursprüngliche Volumen der Lötmittelpaste 11 definiert.
  • Sobald die Positionen der Testzugriffspunktstrukturen bestimmt wurden, kann eine ICT-Halterung entworfen werden mit dem Positionieren von kreisförmigen Testsonden 22a, 22b, wie es in 6A, 6B und 6C dargestellt ist, um sicherzustellen, dass die Testzugriffspunktstrukturen 18a, 18b (bei diesem Ausführungsbeispiel Lötmittelwülste) getroffen werden, selbst mit den erwarteten Fehlausrichtungen der Sondenmitten. Der Bereich der Sondenköpfe 24a, 24b kann größer gemacht werden als die typischen Testzielbereiche (28 bis 35 tausendstel Zoll), um den Testerfolg zu verbessern, begrenzt durch Sondendichte und die Nähe der naheliegenden Bauelemente, die nicht berührt werden dürfen.
  • Bei einem alternativen Ausführungsbeispiel zu der Lötmittelwulsttestzugriffspunktstruktur kann die Dicke der Leiterbahn selbst während dem Leiterbahndruckprozess in vorbestimmten Testzugriffspunktpositionen erhöht werden. 7 stellt ein Verfahren 210 gemäß diesem alternativen Ausführungsbeispiel zum Herstellen von Testzugriffspunktstrukturen dar. Wie es dargestellt ist, sobald bei Schritt 211 das Platinenlayout bestimmt ist, werden dann Testzugriffspunktpositionen entlang den Leiterbahnen bei Schritt 212 bestimmt. Während der Herstellung der gedruckten Schaltungsplatine werden bei Schritt 213 die Leiterbahnen gedruckt, aufgebracht oder anderweitig auf eine dielektrische Schicht geschichtet. Für jede Testzugriffspunktposition auf einer bestimmten Leiterbahn wird die Dicke des Leiterbahnmaterials an dieser Position erhöht.
  • 8A zeigt die y- und z-Abmessungen und 8B zeigt die x- und z-Abmessungen in dem x-, y-, z-Koordinatensystem eines Paars von Differenzsignalleiterbahnen, die gemäß dem Verfahren von 7 zum Herstellen von Testzugriffspunktstrukturen implementiert sind. Die gedruckte Schaltungsplatine 30 umfasst das Substrat 35, überlagert durch die Masseebene 34, überlagert durch zumindest ein Paar von Dielektrikum 33 und Leiterbahnschichten 32. Die freigelegte Leiterbahnschicht 32 ist an den Testzugriffspunktpositionen dicker, wo die Testzugriffspunktstrukturen 38a, 38b implementiert sind. Die Testzugriffspunktstrukturen 38a, 38b stehen um eine vorbestimmte Dicke 39 über einer Lötmittelmaskenschicht 36 hervor. Wie es in 8A dargestellt ist, wird die Leiterbahnschicht 32 allmählich dicker, während sich dieselbe der Position der Testzugriffspunktstruktur 38a in beiden Richtungen entlang der y-Achse nähert, wo sie einen lokalisierten „Dicke"-Punkt erreicht, der die Testzugriffspunktstruktur 38a umfasst.
  • Eine Verbesserung der Erfindung zum Sicherstellen, dass die Testzugriffspunktstrukturen nicht zu unerwünschten Sekundäreffekten bei der Leiterbahnimpedanz an den Testzugriffspunkten führen, aufgrund der Änderung bei der offensichtlichen Dicke der Leiterbahn in einem lokalisierten Bereich, ist das Koordinieren von Änderungen an dem Leiterbahnlayout mit der Platzierung der Testzugriffspunktstrukturen. In dem Layout gibt es mehrere steuerbare Faktoren, die verwendet werden können, um den Impedanz-„Höcker" aufgrund der Testzugriffspunktstruktur zu minimieren. Diese Faktoren umfassen die Breite und die Beabstandung der Leiterbahnen. Beispielsweise kann die Leiterbahnbreite in der lokalisierten Region der Testzugriffspunktstrukturposition verengt werden. Die Verengung der Leiterbahn würde normalerweise die Induktivität der Leiterbahn erhöhen und die Kapazität derselben reduzieren. Da die Testzugriffspunktstruktur jedoch den entgegengesetzten Effekt hätte, wirkt die Änderung bei der Leiterbahnform zum Ausgleichen der Änderungen aufgrund der Testzugriffspunktstruktur in diesem lokalisierten Bereich der Leiterbahn.
  • Ein Ausführungsbeispiel der Leiterbahnbreitenverengung in Bereichen der Testzugriffspunktstrukturen ist so, wie es in 9A, 9B und 9C dargestellt ist. Wie es darin gezeigt ist, umfasst die gedruckte Schaltungsplatine 50 ein Substrat 55, überlagert durch eine Masseebene 54, überlagert durch zumindest ein Paar von Dielektrikum 53 und Leiterbahnschicht 52. Die obere Leiterbahnschicht 52 und freigelegte Oberflächen des Dielektrikums 53 sind überlagert durch eine Lötmittelmaske 56 mit einem Loch 57, wo eine Testzugriffspunktstruktur 58 positioniert ist. Bei diesem Ausführungsbeispiel ist die Leiterbahndicke im wesentlichen konstant und eine Testzugriffspunktstruktur ist implementiert unter Verwendung des Lötmittelwulstprozesses, der in Verbindung mit 4 und 5A5G beschrieben ist. Bei diesem Ausführungsbeispiel ist jedoch die Breite 52a der Leiterbahn 52, wie es in 9A und 9B gezeigt ist, in Testzugriffspunktpositionen verengt und kehrt an Stellen, wo keine Testzugriffspunktstruktur an der Leiterbahn 52 befestigt ist, zu einer im wesentlichen konstanten Breite 52b zurück. Somit ist die Verengung der Leiterbahn an der Testzugriffspunktposition wirksam, um die Änderungen bei der Impedanz, Kapazität und Induktivität aufgrund der Testzugriffspunktstruktur in diesem lokalisierten Bereich der Testzugriffspunktposition auszugleichen.
  • Ein weiteres Ausführungsbeispiel von Leiterbahnbreitenverengung in Bereichen von Testzugriffspunktstrukturen ist so, wie es in 10A, 10B und 10C dargestellt ist. Wie es darin gezeigt ist, umfasst die gedruckte Schaltungsplatine 60 ein Substrat 65, überlagert durch eine Masseebene 64, überlagert durch zumindest ein Paar von Dielektrikum 63 und Leiterbahnschicht 62. Die obere Leiterbahnschicht 62 und freigelegte Oberflächen des Dielektrikums 63 sind durch eine Lötmittelmaske 66 mit einem Loch 67 überlagert, wo eine Testzugriffspunktstruktur 68 positioniert ist. Bei diesem Ausführungsbeispiel ist die Leiterbahndicke 67 im wesentlichen konstant in Bereichen, wo keine Testzugriffspunktstruktur implementiert ist, und erhöht sich an Positionen von Testzugriffspunktstrukturen. Die Testzugriffspunktstruktur 68 ist unter Verwendung des Prozesses implementiert, der in Verbindung mit 7, 8A und 8B beschrieben ist. Bei diesem Ausführungsbeispiel ist jedoch die Breite 62a der Leiterbahn 62 in Testzugriffspunktpositionen verengt, wie es in 10A und 10B gezeigt ist, und kehrt zu einer wesentlichen konstanten Breite 62b und Dicke 67 zurück an Positionen, wo keine Testzugriffspunktstruktur an der Leiterbahn 62 befestigt ist. Somit ist die Verengung der Leiterbahn an der Testzugriffspunktposition wirksam, um die Änderungen bei der Impedanz, Kapazität und Induktivität auszugleichen aufgrund der Testzugriffspunktstruktur in diesem lokalisierten Bereich der Testzugriffspunktposition.
  • Von der obigen detaillierten Beschreibung der Erfindung ist offensichtlich, dass die vorliegende Erfindung eindeutig die Konfliktprobleme einzigartig löst, die herkömmliche Techniken für Testzugriffspunktplatzierung auf gedruckten Schaltungsplatinen haben. Insbesondere werden bei dem Paradigma im Stand der Technik Testzugriffspunkte als „Ziele" auf einer gedruckten Schaltungsplatine behandelt, die von Sonden getroffen werden. Bei dem neuen Paradigma, wie es hierin präsentiert wird, sind die Sonden unter Verwendung von Lötmittelwülsten oder erhöhter Leiterbahndicke in die gedruckte Schaltungsplatine selbst integriert und die Anordnungssonden werden als die Ziele behandelt. Da bei der Erfindung die Störungen von Leiterbahnen in der x- und y-Abmessung minimiert sind und die z-Abmessung der Leiterbahn verwendet wird, um Testzugriffspunkte zu implementieren, können Testzugriffspunkte beinahe überall entlang der Leiterbahn platziert werden. Dies ermöglicht es, dass die Platzierungsentscheidung der Testzugriffspunkte auf der Platine gemäß den Positionen der Anordnungssonden einer gegebenen Testanordnung gemacht werden und nicht umgekehrt, wie es im Stand der Technik der Fall ist.

Claims (25)

  1. Testzugriffspunktstruktur auf einer gedruckten Schaltungsplatine, die folgende Merkmale umfasst: eine Leiterbahn, die auf einem Dielektrikum gedruckt ist; eine Lötmittelmaske, die durch eine Lötmittelmaskendicke gekennzeichnet ist und über die Leiterbahn geschichtet ist, wobei die Lötmittelmaske ein Loch aufweist, das einen Abschnitt der Leiterbahn an einer Testzugriffspunktposition freilegt; und einen Lötmittelwulst, der an den freigelegten Abschnitt der Leiterbahn in dem Loch der Lötmittelmaske gelötet ist, wobei der Lötmittelwulst durch das Loch vorsteht und eine Lötmittelwulstdicke aufweist, die größer ist als die Lötmittelmaskendicke.
  2. Testzugriffspunkt gemäß Anspruch 1, bei dem die Leiterbahn durch eine im wesentlichen konstante Leiterbahnbreite gekennzeichnet ist, die bis zu der Testzugriffspunktposition führt, und eine engere Leiterbahnbreite, die enger ist als die im wesentlichen einheitliche Leiterbahnbreite an der Testzugriffspunktposition.
  3. Testzugriffspunktstruktur auf einer gedruckten Schaltungsplatine, die folgende Merkmale umfasst: eine Leiterbahn, die entlang einer x-y-Ebene in einem x-, y-, z-Koordinatensystem eines Dielektrikums gedruckt ist, wobei die Leiterbahn allgemein durch eine Leiterbahndicke entlang einer z-Achse senkrecht auf einer x-y-Ebene des Dielektrikums gekennzeichnet ist; eine Testzugriffspunktstruktur, die an einem Testzugriffspunkt leitfähig mit der Leiterbahn verbunden ist, wobei die Testzugriffspunktstruktur entlang einer z-Achse in einem x-, y-, z-Koordinatensystem über eine freigelegte Oberfläche der gedruckten Schaltungsplatine vorsteht, um für elektrisches Testen durch eine externe Vorrichtung zugreifbar zu sein.
  4. Testzugriffspunkt gemäß Anspruch 3, bei dem die Leiterbahn gekennzeichnet ist durch eine im wesentlichen konstante Leiterbahnbreite t, die bis zu dem Testzugriffspunkt führt, und eine engere Leiterbahnbreite, die enger ist als die im wesentlichen konstante Leiterbahnbreite an dem Testzugriffspunkt.
  5. Testzugriffspunkt gemäß Anspruch 3 oder 4, bei dem der Testzugriffspunkt einen Lötmittelwulst umfasst.
  6. Testzugriffspunkt gemäß Anspruch 5, bei dem die Leiterbahn gekennzeichnet ist durch eine im wesentlichen konstante Leiterbahnbreite, die zu dem Testzugriffspunkt führt, und eine engere Leiterbahnbreite, die enger ist als die im wesentlichen konstante Leiterbahnbreite an dem Testzugriffspunkt.
  7. Testzugriffspunkt gemäß einem der Ansprüche 3 bis 6, wobei der Testzugriffspunkt integriert mit der Leiterbahn gebildet ist und durch einen Anstieg der Dicke an dem Testzugriffspunkt gekennzeichnet ist.
  8. Testzugriffspunkt gemäß Anspruch 7, bei dem die Leiterbahn gekennzeichnet ist durch eine im wesentlichen konstante Leiterbahnbreite, die zu dem Testzugriffspunkt führt, und eine engere Leiterbahnbreite, die enger ist als die im wesentlichen konstante Leiterbahnbreite an dem Testzugriffspunkt.
  9. Testzugriffspunkt gemäß einem der Ansprüche 3 bis 8, der ferner folgendes Merkmal umfasst: eine Lötmittelmaske, die über die Leiterbahn geschichtet ist, wobei die Lötmittelmaske ein Loch aufweist, das die Testzugriffspunktstruktur freilegt, wobei die Testzugriffspunktstruktur entlang der z-Achse des x-, y-, z-Koordinatensystems über eine freigelegte Oberfläche der Lötmittelmaske auf der gedruckten Schaltungsplatine hervorsteht, um für elektrisches Testen durch die externe Vorrichtung zugreifbar zu sein.
  10. Testzugriffspunkt gemäß Anspruch 9, bei dem der Testzugriffspunkt einen Lötmittelwulst/-höcker umfasst.
  11. Testzugriffspunkt gemäß Anspruch 10, bei dem die Leiterbahn gekennzeichnet ist durch eine im wesentlichen konstante Leiterbahnbreite, die zu dem Testzugriffspunkt führt, und eine engere Leiterbahnbreite, die enger ist als die im wesentlichen konstante Leiterbahnbreite an dem Testzugriffspunkt.
  12. Testzugriffspunkt gemäß einem der Ansprüche 9 bis 11, wobei der Testzugriffspunkt integriert mit der Leiterbahn gebildet ist und durch einen Anstieg der Dicke an dem Testzugriffspunkt gekennzeichnet ist.
  13. Testzugriffspunkt gemäß Anspruch 12, bei dem die Leiterbahn gekennzeichnet ist durch eine im wesentlichen konstante Leiterbahnbreite, die zu dem Testzugriffspunkt führt, und eine engere Leiterbahnbreite, die enger ist als die im wesentlichen konstante Leiterbahnbreite an dem Testzugriffspunkt.
  14. Verfahren zum Implementieren einer Testzugriffspunktstruktur für eine gedruckte Schaltungsplatine, wobei das Verfahren folgende Schritte umfasst: Drucken einer Leiterbahn entlang einer x-y-Ebene in einem x-, y-, z-Koordinatensystem auf einem Dielektrikum, wobei die Leiterbahn allgemein durch eine Leiterbahndicke entlang einer z-Achse senkrecht zu einer x-y-Ebene des Dielektrikums gekennzeichnet ist; Aufbringen einer Lötmittelmaske über der Leiterbahn, wobei die Lötmittelmaske ein Loch aufweist, das einen Abschnitt der Leiterbahn an einer Position für einen Testzugriffspunkt freilegt, wobei die Lötmittelmaske durch eine konstante Dicke gekennzeichnet ist; und leitfähiges Verbinden einer Testzugriffspunktstruktur mit dem freigelegten Abschnitt der Leiterbahn in dem Loch der Lötmittelmaske, wobei die Testzugriffspunktstruktur über eine freigelegte Oberfläche der gedruckten Schaltungsplatine hervorsteht, um für elektrisches Testen durch eine externe Vorrichtung zugreifbar zu sein.
  15. Verfahren gemäß Anspruch 14, das ferner folgenden Schritt umfasst: Verengen einer Breite der Leiterbahn an dem Testzugriffspunkt.
  16. Verfahren gemäß Anspruch 15, bei dem das Verfahren zum leitfähigen Verbinden einer Testzugriffspunktstruktur mit dem freigelegten Abschnitt der Leiterbahn in dem Loch der Lötmittelmaske folgende Schritte umfasst: Füllen des Lochs mit Lötmittelpaste, wobei die Lötmittelpaste Lötmittel und Flussmittel umfasst; und Schmelzen der Lötmittelpaste zum Abbrennen des Flussmittels und zum Bewirken, dass sich das Lötmittel von Wänden des Lochs zurückzieht, um eine Lötmittelwulst zu bilden, die über die Wände des Lochs hervorsteht.
  17. Verfahren gemäß einem der Ansprüche 14 bis 16, bei dem das Verfahren des leitfähigen Verbindens einer Testzugriffspunktstruktur zu dem freigelegten Abschnitt der Leiterbahn in dem Loch der Lötmittelmaske folgende Schritte umfasst: Füllen des Lochs mit Lötmittelpaste, wobei die Lötmittelpaste Lötmittel und Flussmittel umfasst; und Schmelzen der Lötmittelpaste zum Abbrennen des Flussmittels und zum Bewirken, dass sich das Lötmittel von Wänden des Lochs zurückzieht, um eine Lötmittelwulst zu bilden, die über die Wände des Lochs hervorsteht.
  18. Verfahren zum Implementieren einer Testzugriffspunktstruktur für eine gedruckte Schaltungsplatine, wobei das Verfahren folgende Schritte umfasst: Bestimmen einer Position eines Testzugriffspunkts entlang einer Leiterbahn der gedruckten Schaltungsplatine; Aufbringen der Leiterbahn entlang einer x-y-Ebene in einem x-, y-, z-Koordinatensystem auf einem Dielektrikum der gedruckten Schaltungsplatine, wobei die Leiterbahn allgemein gekennzeichnet ist durch eine im wesentlichen konstante Leiterbahndicke entlang einer z-Achse eines x-, y-, z-Koordinatensystems, wobei die Leiterbahndicke an der Testzugriffspunktposition erhöht ist, um eine Testzugriffspunktstruktur zu bilden, die über eine freigelegte Oberfläche der gedruckten Schaltungsplatine hervorsteht, um für elektrisches Testen durch eine externe Vorrichtung zugreifbar zu sein.
  19. Verfahren gemäß Anspruch 18, das ferner folgenden Schritt umfasst: Verengen einer Breite der Leiterbahn an dem Testzugriffspunkt.
  20. Verfahren zum Implementieren einer Testzugriffspunktstruktur auf einer gedruckten Schaltungsplatine, wobei das Verfahren folgende Schritte umfasst: Erhalten einer Anordnungssondenposition einer Anordnungssonde in einer x-y-Ebene eines x-, y-, z-Koordinatensystems einer Testvorrichtung; Bestimmen einer entsprechenden Testzugriffspunktposition in einer x-y-Ebene eines x-, y-, z-Koordinatensystems der gedruckten Schaltungsplatine, die der Anordnungssondenposition entspricht, wenn die gedruckte Schaltungsplatine in der Testanordnung befestigt ist; Drucken einer Leiterbahn auf einem Dielektrikum der gedruckten Schaltungsplatine, wobei die Leiterbahn entlang der x-y-Ebene der gedruckten Schaltungsplatine gedruckt ist und durch die Testzugriffspunktposition verläuft und im allgemeinen gekennzeichnet ist durch eine Leiterbahndicke entlang einer z-Achse senkrecht zu der x-y-Ebene der gedruckten Schaltungsplatine; leitfähiges Verbinden einer Testzugriffspunktstruktur mit der Leiterbahn an der Testzugriffspunktposition, wobei die Testzugriffspunktstruktur über eine freigelegte Oberfläche der gedruckten Schaltungsplatine hervorsteht, um für elektrisches Testen durch die Vorrichtungssonde zugreifbar zu sein.
  21. Verfahren gemäß Anspruch 20, bei dem der Schritt zum leitfähigen Verbinden einer Testzugriffspunktstruktur mit der Leiterbahn an der Testzugriffspunktposition ferner folgenden Schritt umfasst: Bilden des Testzugriffspunkts integriert mit der Leiterbahn.
  22. Verfahren gemäß Anspruch 21, bei dem der Schritt des leitfähigen Verbindens einer Testzugriffspunktstruktur mit der Leiterbahn an der Testzugriffspunktposition folgenden Schritt umfasst: Erhöhen einer Dicke der Leiterbahn an der Testzugriffspunktposition.
  23. Verfahren gemäß Anspruch 22, das ferner folgenden Schritt umfasst: Aufbringen einer oder mehrerer Gedruckte-Schaltungsplatine-Schichten über die Leiterbahn, wobei die eine oder mehreren Gedruckte-Schaltungsplatine-Schichten jeweils ein Loch aufweisen, das die Leiterbahn an der Testzugriffspunktposition freilegt.
  24. Verfahren gemäß einem der Ansprüche 20 bis 23, bei dem der Schritt des leitfähigen Verbindens einer Testzugriffspunktstruktur mit der Leiterbahn an der Testzugriffspunktposition folgenden Schritt umfasst: Befestigen eines Lötmittelhöckers an der Leiterbahn an der Testzugriffspunktposition.
  25. Verfahren gemäß Anspruch 24, das folgenden Schritt umfasst: Aufbringen einer oder mehrerer Gedruckte-Schaltungsplatine-Schichten über die Leiterbahn, wobei die eine oder mehreren Gedruckte-Schaltungsplatine-Schichten jeweils ein Loch aufweisen, das die Leiterbahn an der Testzugriffspunktposition freilegt, vor dem Befestigen des Lötmittelhöckers an der Leiterbahn an der Testzugriffspunktposition.
DE102004045719A 2003-09-24 2004-09-21 Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben Expired - Fee Related DE102004045719B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/670,649 2003-09-24
US10/670,649 US7307222B2 (en) 2003-09-24 2003-09-24 Printed circuit board test access point structures and method for making the same

Publications (2)

Publication Number Publication Date
DE102004045719A1 true DE102004045719A1 (de) 2005-08-11
DE102004045719B4 DE102004045719B4 (de) 2007-01-25

Family

ID=34313859

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004045719A Expired - Fee Related DE102004045719B4 (de) 2003-09-24 2004-09-21 Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben

Country Status (6)

Country Link
US (1) US7307222B2 (de)
CN (1) CN1602138A (de)
DE (1) DE102004045719B4 (de)
MY (1) MY137474A (de)
SG (2) SG129435A1 (de)
TW (1) TW200520637A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012013347A1 (de) * 2012-07-06 2014-01-09 Stiebel Eltron Gmbh & Co. Kg Steuerplatine für einen Durchlauferhitzer

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7292452B2 (en) * 2004-06-10 2007-11-06 Intel Corporation Reference layer openings
US7504589B2 (en) * 2004-10-25 2009-03-17 Agilent Technologies, Inc. Method and apparatus for manufacturing and probing printed circuit board test access point structures
US7190157B2 (en) * 2004-10-25 2007-03-13 Agilent Technologies, Inc. Method and apparatus for layout independent test point placement on a printed circuit board
US7138792B2 (en) * 2004-10-25 2006-11-21 Lsi Logic Corporation Programmable power personality card
US20060129955A1 (en) * 2004-12-10 2006-06-15 Jacobsen Chris R Printed circuit board development cycle using probe location automation and bead probe technology
US7518384B2 (en) * 2005-01-31 2009-04-14 Agilent Technologies, Inc. Method and apparatus for manufacturing and probing test probe access structures on vias
KR100663364B1 (ko) * 2005-07-12 2007-01-02 삼성전자주식회사 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들
US7797663B2 (en) * 2007-04-04 2010-09-14 Cisco Technology, Inc. Conductive dome probes for measuring system level multi-GHZ signals
US8310256B2 (en) 2009-12-22 2012-11-13 Teradyne, Inc. Capacitive opens testing in low signal environments
US8760185B2 (en) * 2009-12-22 2014-06-24 Anthony J. Suto Low capacitance probe for testing circuit assembly
CN102209433A (zh) * 2010-03-30 2011-10-05 鸿富锦精密工业(深圳)有限公司 电路板引脚布局架构
US20130277095A1 (en) * 2010-10-15 2013-10-24 Advanced Flexible Circuits Co., Ltd. Double-side-conducting flexible-circuit flat cable with cluster section
US9370097B2 (en) * 2013-03-01 2016-06-14 Qualcomm Incorporated Package substrate with testing pads on fine pitch traces
JP2017506090A (ja) 2014-01-27 2017-03-02 アンジオメトリックス コーポレーション 電気的に安定したコネクタの組立方法及び装置
JP6659253B2 (ja) * 2015-06-24 2020-03-04 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法
DE102015220025A1 (de) * 2015-10-15 2017-04-20 Continental Automotive Gmbh Mehrschichtige Leiterplatte
CN105611713A (zh) * 2015-12-22 2016-05-25 广东欧珀移动通信有限公司 Pcb板及其制作方法
KR102552431B1 (ko) * 2018-09-14 2023-07-07 삼성디스플레이 주식회사 연성 필름, 연성 필름 패키지 및 연성 필름의 제조 방법
US10893605B2 (en) * 2019-05-28 2021-01-12 Seagate Technology Llc Textured test pads for printed circuit board testing
CN110501567B (zh) * 2019-08-01 2022-07-19 RealMe重庆移动通信有限公司 一种功耗测试装置
TWI712136B (zh) 2020-02-26 2020-12-01 頎邦科技股份有限公司 覆晶接合結構及其線路基板
TWI796549B (zh) * 2020-02-26 2023-03-21 頎邦科技股份有限公司 線路板
US20220098472A1 (en) * 2020-09-29 2022-03-31 Cnpc Usa Corporation Composition and Method for Breaking Synthetic-Polymer-Type Stimulation Fluids
CN114398850B (zh) * 2022-03-25 2022-06-03 苏州浪潮智能科技有限公司 一种防止pcb丝印影响高速信号阻抗变化的方法和装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164091A (ja) * 1992-11-26 1994-06-10 Sankyo Seiki Mfg Co Ltd 回路基板
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
JPH07140209A (ja) * 1993-09-20 1995-06-02 Fujitsu Ltd 回路配線基板の検査装置およびその検査方法
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
US6444561B1 (en) * 2000-10-02 2002-09-03 Industrial Technology Research Institute Method for forming solder bumps for flip-chip bonding by using perpendicularly laid masking strips
US6922049B2 (en) * 2003-02-04 2005-07-26 Mitac International Corp. Testing method for a printed circuit board formed with conductive traces for high-frequency differential signal transmission

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012013347A1 (de) * 2012-07-06 2014-01-09 Stiebel Eltron Gmbh & Co. Kg Steuerplatine für einen Durchlauferhitzer
DE102012013347B4 (de) 2012-07-06 2022-10-13 Stiebel Eltron Gmbh & Co. Kg Elektronische Leiterplatine und Verfahren zum Installieren eines Sensors an einem Heizblock für einen Durchlauferhitzer

Also Published As

Publication number Publication date
MY137474A (en) 2009-01-30
US20050061540A1 (en) 2005-03-24
CN1602138A (zh) 2005-03-30
US7307222B2 (en) 2007-12-11
DE102004045719B4 (de) 2007-01-25
SG129435A1 (en) 2007-02-26
TW200520637A (en) 2005-06-16
SG110203A1 (en) 2005-04-28

Similar Documents

Publication Publication Date Title
DE102004045719B4 (de) Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
EP1110277B1 (de) Leiterplattenanordnung mit mehrpoligem steckverbinder
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
EP1493312A1 (de) Leiterplatte sowie verfahren zu ihrer herstellung
DE102005036834A1 (de) Schaltungsplatine und Verfahren zum Herstellen einer Schaltungsplatine
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
DE4021965A1 (de) Dickschicht/duennschicht-verbundsubstrat und dieses substrat verwendende elektronische schaltungseinrichtung
DE2233578A1 (de) Mehrschichtige gedruckte schaltungsplatte
DE2702844A1 (de) Verfahren zur herstellung einer vielschichtigen gedruckten schaltung
DE102012020477A1 (de) Gedruckte Schaltung und elektronische Vorrichtung mit der gedruckten Schaltung
DE10207957A1 (de) Verfahren für hochdichtes Entkoppeln einer Kondensatorplazierung mit geringer Anzahl von Kontaktlöchern
DE10245688A1 (de) Mehrschichtkeramikelektronikteil, Elektronikteilaggregat und Verfahren zum Herstellen eines Mehrschichtkeramikelektronikteils
DE10138958A1 (de) Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren
DE69935566T2 (de) Gedruckte Leiterplatte und Verfahren zu ihrer Herstellung
DE102004029977A1 (de) Schaltungsplatine und Verfahren, bei dem die Impedanz eines Übertragungswegs durch ein Verändern zumindest einer Öffnung in einer naheliegenden leitfähigen Ebene ausgewählt wird
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
DE102005013270A1 (de) Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet
DE112017007145T5 (de) Zwischenplattenverbindungsstruktur
DE102006042005A1 (de) Eingebetteter Kondensatorkern mit einem Mehrschichtaufbau
DE3810486C2 (de)
WO2018149687A1 (de) Multilayer-leiterplatte sowie elektronische anordnung mit einer solchen
DE102005042546A1 (de) Verfahren und Vorrichtung zum Herstellen und Sondieren von Gedruckte-Schaltungsplatine-Testzugriffspunktstrukturen
DE60012899T2 (de) Anordnung bezüglich leiterträger und herstellungsverfahren von solchen trägern
DE3523646A1 (de) Mehrschichtige schaltungsplatine mit plattierten durchgangsbohrungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D. STAATES, US

8339 Ceased/non-payment of the annual fee