CN114757143B - 一种去耦电容选择方法、装置、服务器及可读存储介质 - Google Patents
一种去耦电容选择方法、装置、服务器及可读存储介质 Download PDFInfo
- Publication number
- CN114757143B CN114757143B CN202210681414.XA CN202210681414A CN114757143B CN 114757143 B CN114757143 B CN 114757143B CN 202210681414 A CN202210681414 A CN 202210681414A CN 114757143 B CN114757143 B CN 114757143B
- Authority
- CN
- China
- Prior art keywords
- target
- board
- preset
- decoupling
- pdn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
- Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security
Abstract
本申请提供一种去耦电容选择方法、装置、服务器及可读存储介质,应用于计算机技术领域,该方法在根据板级PDN的设计参数,计算板级PDN运行于预设工作频段中任一工作频率的实际阻抗之后,基于预设阻抗阈值,在预设工作频段中确定第一目标频段,基于第一目标频段的端点频率以及预设阻抗阈值,确定第一目标频段对应的第一去耦电容以及第一去耦电容的第一数量。本发明提供一种能够自动对板级PDN中需要设置的去耦电容进行选择的方法,设计人员通过本方法可以方便快捷的确定板级PDN中需要设置的去耦电容以及去耦电容的数量,可以显著提高选择去耦电容的效率,有助于缩短板级PDN的设计周期,进而满足实际应用需求。
Description
技术领域
本申请涉及计算机技术领域,具体涉及一种去耦电容选择方法、装置、服务器及可读存储介质。
背景技术
随着计算机技术的发展,计算机系统中的信号速率不断提高,使得板级电源分配网络(Power Distribution Network,PDN)的电源完整性问题日益凸显。板级PDN不仅需要为用电负载提供干净稳定的供电电压,还起到为高速信号提供低噪声回路、噪声隔离以及确保电磁完整性的作用,因此,板级PDN设计的合理与否对计算机系统的性能有着重要影响。
为了降低板级PDN的交流阻抗,进而降低高速信号对电源完整性的影响,需要在板级PDN中设置去耦电容,通过去耦电容降低板级PDN中寄生电感引起的交流阻抗过高。现有技术中,板级PDN中去耦电容的选择大都由设计人员依据设计经验以及相关理论完成,确定去耦电容的效率低下,导致板级PDN设计周期长,难以满足实际应用需求。
发明内容
有鉴于此,本申请致力于提供一种去耦电容选择方法、装置、服务器以及可读存储介质,提高选择板级PDN中去耦电容的效率,有助于缩短板级PDN的设计周期,进而满足实际应用需求。
第一方面,本申请提供一种去耦电容选择方法,包括:
根据板级电源分配网络PDN的设计参数,计算所述板级PDN运行于预设工作频段中任一工作频率的实际阻抗;
基于预设阻抗阈值,在所述预设工作频段中确定第一目标频段;
其中,所述板级PDN运行于所述第一目标频段中任一工作频率的实际阻抗大于等于所述预设阻抗阈值;
基于所述第一目标频段的端点频率以及所述预设阻抗阈值,确定所述第一目标频段对应的第一去耦电容以及第一去耦电容的第一数量。
可选的,在确定所述第一目标频段对应的第一去耦电容以及第一去耦电容的第一数量之后,所述方法还包括:
将所述第一数量的第一去耦电容连接于所述板级PDN,得到优化后的板级PDN;
调整所述优化后的板级PDN中的去耦电容,直至得到目标板级PDN;
其中,所述目标板级PDN在设置去耦电容数量最少的情况下,运行于所述预设工作频段中任一工作频率的实际阻抗小于所述预设阻抗阈值。
可选的,调整所述优化后的板级PDN中的去耦电容,直至得到目标板级PDN,包括:
若所述优化后的板级PDN运行于所述预设工作频段中至少一个工作频率的实际阻抗大于等于所述预设阻抗阈值,在所述优化后的板级PDN中连接第二目标频段对应的第二数量的第二去耦电容;
其中,所述优化后的板级PDN运行于所述第二目标频段中任一工作频率的实际阻抗大于等于所述预设阻抗阈值;
若所述优化后的板级PDN运行于所述预设工作频段中任一工作频率的实际阻抗小于所述预设阻抗阈值,在所述优化后的板级PDN运行于所述预设工作频段中任一工作频率的实际阻抗小于所述预设阻抗阈值的前提下,减少所述优化后的板级PDN中去耦电容的数量,直至得到目标板级PDN。
可选的,基于所述第一目标频段的端点频率以及所述预设阻抗阈值,确定所述第一目标频段对应的第一去耦电容以及第一去耦电容的第一数量,包括:
在各候选电容中,确定自谐振频率与目标端点频率偏差最小的候选电容为第一去耦电容;
其中,所述目标端点频率为所述第一目标频段的任一端点频率;
基于所述第一去耦电容的自谐振频率与所述目标端点频率的大小关系以及所述预设阻抗阈值,确定所述第一去耦电容的第一数量。
可选的,基于所述第一去耦电容的自谐振频率与所述目标端点频率的大小关系以及所述预设阻抗阈值,确定所述第一去耦电容的第一数量,包括:
若所述第一去耦电容的自谐振频率小于所述目标端点频率,基于所述第一去耦电容的等效串联电感、所述预设阻抗阈值以及所述目标端点频率,确定所述第一去耦电容的第一数量;
若所述第一去耦电容的自谐振频率等于所述目标端点频率,基于所述第一去耦电容的等效串联电阻以及所述预设阻抗阈值,确定所述第一去耦电容的第一数量;
若所述第一去耦电容的自谐振频率大于所述目标端点频率,基于所述第一去耦电容的容值、所述预设阻抗阈值以及所述目标端点频率,确定所述第一去耦电容的第一数量。
可选的,基于预设阻抗阈值,在所述预设工作频段中确定第一目标频段,包括:
确定所述板级PDN的实际阻抗等于所述预设阻抗阈值时对应的工作频率,以及所述预设工作频段的最大工作频率为参考频率;
以任意相邻的两个参考频率为频段端点,得到至少一个参考频段;
确定频段内任一工作频率对应的所述板级PDN的实际阻抗均大于等于所述预设阻抗阈值的参考频段为第一目标频段。
可选的,将所述第一数量的第一去耦电容连接于所述板级PDN,包括:
根据运行于目标谐振频率的板级PDN的谐振电压,将所述板级PDN划分为多个区域;
其中,所述目标谐振频率为多个预设谐振频率中,与基准频率偏差最小的谐振频率;所述基准频率为所述预设工作频段中对应最大实际阻抗的工作频率;
在所述板级PDN的各区域中,确定谐振电压大于预设电压阈值的区域为去耦区域;
将所述第一数量的第一去耦电容连接于所述去耦区域中。
可选的,在所述优化后的板级PDN运行于所述预设工作频段中任一工作频率的实际阻抗小于所述预设阻抗阈值的前提下,减少所述优化后的板级PDN中去耦电容的数量,直至得到目标板级PDN,包括:
去除所述优化后的板级PDN中的至少一个去耦电容,得到当前优化操作对应的板级PDN;
若所述当前优化操作对应的板级PDN的最大实际阻抗小于所述预设阻抗阈值,返回执行去除所述优化后的板级PDN中的至少一个去耦电容步骤;
若所述当前优化操作对应的板级PDN的最大实际阻抗大于等于所述预设阻抗阈值,将上一次优化操作对应的优化后的板级PDN作为目标板级PDN;
其中,所述当前优化操作为首次优化操作的情况下,包括第一数量的第一去耦电容的板级PDN作为上一次优化操作对应的优化后的板级PDN。
可选的,去除所述优化后的板级PDN中的至少一个去耦电容,包括:
去除所述优化后的板级PDN中的一个目标去耦电容;
计算所述优化后的板级PDN去除一个目标去耦电容引起的阻抗变化量的最大值,得到目标阻抗变化量;
基于所述预设阻抗阈值、所述目标阻抗变化量以及所述优化后的板级PDN去除一个目标去耦电容后的最大实际阻抗,确定所述目标去耦电容的第三数量;
去除所述优化后的板级PDN中所述第三数量的目标去耦电容。
可选的,去除所述优化后的板级PDN中的一个目标去耦电容,包括:
确定未进行去耦电容去除操作的各电容器组中,对应自谐振频率最低的电容器组为目标电容器组;
去除所述目标电容器组中的一个目标去耦电容;
其中,所述电容器组为根据自谐振频率对所述优化后的板级PDN中的去耦电容进行分类得到的去耦电容集合,所述目标去耦电容为目标电容器组中的任意一个去耦电容。
可选的,所述设计参数包括:结构参数和电气参数,其中,
所述结构参数包括印刷电路板PCB层数、各PCB板层厚度以及各PCB板层间的层间距;
所述电气参数包括各PCB板层间填充介质的介电常数、铜箔厚度、铜箔宽度以及所述板级PDN中已有去耦电容的规格参数。
第二方面,本申请提供一种去耦电容选择装置,包括:
计算单元,用于根据板级电源分配网络PDN的设计参数,计算所述板级PDN运行于预设工作频段中任一工作频率的实际阻抗;
第一确定单元,用于基于预设阻抗阈值,在所述预设工作频段中确定第一目标频段;
其中,所述板级PDN运行于所述第一目标频段中任一工作频率的实际阻抗大于等于所述预设阻抗阈值;
第二确定单元,用于基于所述第一目标频段的端点频率以及所述预设阻抗阈值,确定所述第一目标频段对应的第一去耦电容以及第一去耦电容的第一数量。
第三方面,本申请提供一种服务器,包括存储器、处理器以及存储在所述存储器上被所述处理器执行的计算机程序,所述处理器执行所述计算机程序时实现如本发明第一方面中任一项所述去耦电容选择方法的步骤。
第四方面,本申请提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现如本发明第一方面中任一项所述去耦电容选择方法的步骤。
根据本申请提供的去耦电容选择方法,在根据板级电源分配网络PDN的设计参数,计算板级PDN运行于预设工作频段中任一工作频率的实际阻抗之后,基于预设阻抗阈值,在预设工作频段中确定第一目标频段,并进一步基于第一目标频段的端点频率以及预设阻抗阈值,确定第一目标频段对应的第一去耦电容以及第一去耦电容的第一数量。本发明提供一种能够自动对板级PDN中需要设置的去耦电容进行选择的方法,设计人员通过本方法可以方便快捷的确定板级PDN中需要设置的去耦电容以及去耦电容的数量,与现有技术相比,可以显著提高选择去耦电容的效率,有助于缩短板级PDN的设计周期,进而满足实际应用需求。
进一步的,由于板级PDN运行于第一目标频段内任一频率时的实际阻抗均大于等于预设阻抗阈值,因此,以第一目标频段的端点频率作为选择去耦电容的依据,可以使得板级PDN的实际阻抗迅速降低,进一步提高去耦电容的选择效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种去耦电容选择方法的流程图。
图2是本申请实施例提供的一种板级PDN的实际阻抗-工作频率曲线图。
图3是本申请实施例提供的一种电容的频域阻抗特性曲线。
图4是本申请实施例提供的另一种电容的频域阻抗特性曲线。
图5是本申请实施例提供的另一种去耦电容选择方法的流程图。
图6是本申请实施例提供的再一种去耦电容选择方法的流程图。
图7是本申请实施例提供的一种板级PDN中去耦区域确定方法的流程图。
图8是本申请实施例提供的一种目标板级PDN确定方法的流程图。
图9是本申请实施例提供的一种去耦电容数量优化方法的流程图。
图10是本申请实施例提供的另一种板级PDN的实际阻抗-工作频率曲线图。
图11是本申请实施例提供的一种电容选择装置的结构框图。
图12是本申请实施例提供的另一种电容选择装置的结构框图。
图13是本申请实施例提供的一种服务器的结构框图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
首先,对本申请各实施例涉及的相关软件或概念进行介绍:
电源分配网络(Power Distribution Network,PDN),是指将电源功率从电源输送给负载的实体电路,电流通过PDN从电源端流向负载端,再通过PDN,从负载端流回电源端。本发明述及的板级PDN主要指完整PDN中主要用于实现电能分配的印刷电路板(PrintedCircuit Board,PCB),板级PDN包括但不限于用于承载电路元件的基板、铜箔、电阻、电容以及电感等组件,需要说明的是,本发明述及的板级PDN,并不包括电压调整模块(VoltageRegulator Module,VRM)以及靠近负载端的供电模块(SINK)。
电源完整性(Power Integrity,PI),指电源波形的质量,主要用于评价PDN的性能,PI的设计目标是把电源噪声控制在允许范围内,为芯片提供干净稳定的电压,并能够为其他信号提供低阻抗的回流路径。
板级PDN对于PI的影响主要包括两方面,即直流压降和交流阻抗(也可以成为交流噪声)。其中,对于直流压降,主要来源于板级PDN的直流阻抗,在设计过程中,通过增加PCB板中导电铜箔的厚度、宽度等增加有效通流面积的手段即可将直流阻抗降低至理想的范围内。对于交流阻抗,由于PDN所属系统中同步开关噪声所引入的瞬态电流以及板级PDN自身的等效寄生电感的共同作用,导致交流阻抗会因为板级PDN所处系统的运行频率不同而出现较大差异。
为了降低板级PDN的交流阻抗,进而降低高速信号对电源完整性的影响,通常需要在板级PDN中设置去耦电容,通过去耦电容与等效寄生电感之间的相互作用,降低板级PDN中寄生电感引起的交流阻抗过高。现有技术中,板级PDN中去耦电容的选择大都由设计人员依据设计经验以及相关理论完成,确定去耦电容的效率低下,导致板级PDN设计周期长,难以满足实际应用需求。
为解决现有技术存在的问题,本发明提供一种去耦电容选择方法,在根据板级电源分配网络PDN的设计参数,计算板级PDN运行于预设工作频段中任一工作频率的实际阻抗之后,基于预设阻抗阈值,在预设工作频段中确定第一目标频段,并进一步基于第一目标频段的端点频率以及预设阻抗阈值,确定第一目标频段对应的第一去耦电容以及第一去耦电容的第一数量。设计人员通过本方法可以方便快捷的确定板级PDN中需要设置的去耦电容以及去耦电容的数量,可以显著提高选择去耦电容的效率,有助于缩短板级PDN的设计周期,进而满足实际应用需求。
基于上述内容,参见图1,图1是本发明实施例提供的一种去耦电容选择方法的流程图,本实施例所提供的去耦电容选择方法的流程,可以包括:
S1:根据板级PDN的设计参数,计算板级PDN运行于预设工作频段中任一工作频率的实际阻抗。
板级PDN的设计参数主要包括结构参数和电气参数,其中,结构参数包括但不限于PCB板层的层数、各PCB板层厚度以及各PCB板层间的层间距,电气参数包括但不限于各PCB板层间填充介质的介电常数、铜箔厚度、铜箔宽度以及板级PDN中已有去耦电容的规格参数。在实际应用中,还可以根据板级PDN的实际设计情况以及去耦电容选择的具体要求,选择其他设计参数,此处不再一一列举,在不超出本发明核心思想范围的前提下,同样属于本发明保护的范围内。
需要说明的是,结合后续内容可知,板级PDN中去耦电容的最终选定通常需要经过多次迭代筛选,在最终确定之前,去耦电容的选型、数量以及设置位置都有可能发生变化,因此,上述内容中述及的已有去耦电容,指的是在当前去耦电容选择流程中,板级PDN上已经连接的去耦电容。基于此可以想到的是,如果当前去耦电容选择流程为首个选择流程,板级PDN有可能并未连接去耦电容,相应的,已有去耦电容的规格参数设置为空值即可。
在实际应用中,电子设备的工作频率通常可以在较宽的频率范围内变化,相应的,为电子设备供电的PDN的工作频率也会相应变化。并且,对于PDN整体而言,需要在电子设备对应的完整工作频率范围内都满足相应的阻抗要求。
基于现有的设计经验,在一般情况下,如果工作频率在100kHZ以内,可以通过通过VRM的优化来满足阻抗要求,如果工作频率在200MHz以上,则需要通过优化PCB叠层设计来满足阻抗要求,如果工作频率在100kHz-200MHz之间时,通常是通过在板级PDN中添加去耦电容的方式来满足使用要求的。基于此,本发明实施例中述及的板级PDN的预设工作频段可以选择为100kHz-200MHz,在后续实施例中均将以此预设工作频段为例进行阐述。当然,在实际应用中,还可以根据板级PDN的具体设计参数以及具体应用场景的不同,选择其他工作频段,本发明对于预设工作频段的具体选择不做限定。
如前所述,板级PDN的实际阻抗与其自身的工作频率密切相关,而在板级PDN在连接去耦电容的最终目标,就是保证板级PDN运行于预设工作频段内任意一个工作频率时,其实际阻抗均能够满足相应的阻抗要求。因此,在获取得到板级PDN的设计参数之后,首先需要计算板级PDN运行于预设工作频段中任一工作频率的实际阻抗。
可选的,板级PDN运行于预设工作频段中任一工作频率的实际阻抗的具体计算过程,可以基于相关仿真软件实现,本发明对此不做限定。进一步的,还可基于计算结果建立板级PDN的实际阻抗与工作频率之间的映射关系,当然,该映射关系在实际应用中可以有多种体现形式,可以采用表格记载,也可以采用数组记载,还可以采用如图2所示的曲线图来记载。
如图2所示,板级PDN中的预设工作频段为100kHz-200MHz,板级PDN在该预设工作频段内的实际阻抗会出现一定的波动。至于图2所示曲线中其他内容的含义,将在后续内容中逐一展开,此处暂不详述。
S2:基于预设阻抗阈值,在预设工作频段中确定第一目标频段。
预设阻抗阈值,是板级PDN的实际阻抗的限值,在板级PDN中连接去耦电容的最终目标就是使得板级PDN运行于预设工作频段中任一工作频率时的实际阻抗均小于预设阻抗阈值。由此可见,预设阻抗阈值的具体取值,对去耦电容的选型以及数量有着直接影响。
在实际应用中,通常将板级PDN的目标阻抗作为预设阻抗阈值,对于确定的板级PDN而言,其目标阻抗可以采用如下公式计算:
Ztarget=Uo×α/It(1)
其中,Ztarget表示目标阻抗;
Uo表示PDN的输出电压,即最终供给负载的电压;
α为纹波系数,表示Uo的允许波动范围;
It表示极端情况下PDN需要输出的瞬变电流,通常取PDN所连接负载的最大工作电流的一半。
当然,在实际应用中,预设阻抗阈值还可以选取目标阻抗以外的其他阻抗值,比如,在对板级PDN性能要求严格的情况下,可以选取小于目标阻抗的阻抗值作为预设阻抗阈值,本发明对于预设阻抗阈值的具体取值不做限定。
基于前述内容,已经得到板级PDN工作于预设工作频段内任一工作频率时对应的实际阻抗以及预设阻抗阈值,基于板级PDN的实际阻抗与预设阻抗阈值的大小关系,以及预设工作频段的选取,即可确定第一目标工作频段。具体的,确定板级PDN的实际阻抗等于预设阻抗阈值时对应的工作频率以及预设工作频段的最大工作频率为参考频率,以图2所示曲线为例,预设阻抗阈值为0.06Ω,在图2所示曲线中,0.06Ω对应的虚线与板级PDN的实际阻抗-工作频率曲线在预设工作频段内存在两个交点,即m1和m3,将m1和m3点对应的工作频率以及最大工作频率(即200MHz),作为参考频率。
进一步的,以任意相邻的两个参考频率为频段端点,得到至少一个参考频段,沿用前例,m1点对应的参考频率为fm1,m3点对应的参考频率为fm3,最大工作频率为fmz,可以组合得到的参考频段包括:(fm1,fm3)和(fm3,fmz)。
在所得各参考频段中,将频段内任一工作频率对应的板级PDN的实际阻抗均大于等于预设阻抗阈值的参考频段为第一目标频段。根据图2所示可以看出,参考频段(fm1,fm3)内板级PDN的实际阻抗均大于预设阻抗阈值,因此,将参考频段(fm1,fm3)作为第一目标频段。
当然,在实际应用中,还可以通过其他方式确定第一目标频段,任何能够确定第一目标频段的方法都是可选的,在不超出本发明核心思想范围的前提下,同样属于本发明保护的范围内。
需要说明的是,在实际应用中,第一目标频段可能包括一个,也有可能包括多个,在包括多个第一目标频段的情况下,针对每一个第一目标频段的去耦电容选择过程都是相同的,后续内容中将以包括一个第一目标频段为例进行进一步展开。
S3:基于第一目标频段的端点频率以及预设阻抗阈值,确定第一目标频段对应的第一去耦电容以及第一去耦电容的第一数量。
本发明实施例以及后续各个实施例,将有可能作为去耦电容连接于板级PDN的电容,定义为候选电容。对于任一候选电容而言,其阻抗特性可以参照图3以及图4所示,其中,图3所示为电容的频域阻抗特性曲线,图4所示为同一系列、不同容值的电容的频域阻抗特性曲线。
具体的,电容的特性可以通过自谐振频率(Self Resonant Frequency,SRF)、等效串联电阻(Equivalent Series Resistance,ESR)以及等效串联电感(Equivalent SerialInductance,ESL)等参数来表征,结合图3所示,电容在工作频率低于自谐振频率的区间内呈容性,随着工作频率的增大,阻抗不断减小,相应的,在工作频率高于自谐振频率的区间内呈感性,随着工作频率的增大,阻抗也不断增大,而在工作频率为自谐振频率时,电容体现的阻抗即ESR。
进一步的,对于同一系列的电容而言,其阻抗变化趋势是非常接近的,不同点主要在于自谐振频率以及在不同工作频率时体现出的阻抗值有所不同。
在实际应用中,可以从电容生产厂商出获得图4所示曲线,当然,通过仿真测试同样可以获得该曲线,本发明对于图4所示曲线的获取过程不做限定。同时,还可以进一步根据电容生产厂商提供的信息,确定表1所记载的电容参数,同样的,本发明对于表1内容的具体获取亦不做限定:
表1
当然,在实际应用中,还有很多其他类型的电容的可以作为候选电容,此处不再一一列举。
基于上述内容,按照图5所示流程确定第一去耦电容以及第一去耦电容的第一数量:
S31、在各候选电容中,确定自谐振频率与目标端点频率偏差最小的候选电容为第一去耦电容。
将第一目标频段各端点频率分别作为目标端点频率,然后分别计算各候选电容的自谐振频率与目标端点频率的差值,得到相应的频率偏差。将各候选电容中,对应频率偏差最小的候选电容作为第一去耦电容。
可以理解的是,由于第一目标频段对应两个端点频率,因此,第一目标频段对应两种型号的第一去耦电容。
以图2所示曲线为例,交点m1对应的工作频率为131MHz,交点m3对应的工作频率为170MHz,即第一目标频段的端点频率为131mHz和170MHz,同时,以表1所示电容为候选电容。按照前述选择方法,即可确定型号为GCJ188R72A332KA01的候选电容作为第一目标频段对应的第一去耦电容,同时,还可以确定型号为GCJ188R72A222KA01的候选电容作为第一目标频段对应的另一个第一去耦电容。基于此,第一目标频段对应的第一去耦电容的选型如表2所示:
表2
S32、基于第一去耦电容的自谐振频率与目标端点频率的大小关系以及预设阻抗阈值,确定第一去耦电容的第一数量。
具体的,如果第一去耦电容的自谐振频率小于目标端点频率,此时,第一去耦电容工作于目标端点频率时呈感性,基于第一去耦电容的等效串联电感、预设阻抗阈值以及目标端点频率,确定第一去耦电容的第一数量。具体的,按照如下公式计算第一去耦电容的第一数量:
N=2×π×fd×ESLf/Ztarget(2)
其中,N表示第一去耦电容的第一数量;
fd表示目标端点频率;
ESLf表示第一去耦电容的等效串联电感。
如果第一去耦电容的自谐振频率等于目标端点频率,则基于第一去耦电容的等效串联电阻以及预设阻抗阈值,确定第一去耦电容的第一数量。具体的,按照如下公式计算第一去耦电容的第一数量:
N=ESRf/Ztarget(3)
其中,ESRf表示第一去耦电容的等效串联电阻。
进一步的,如果第一去耦电容的自谐振频率大于目标端点频率,此时,第一去耦电容工作于目标端点频率时呈容性,此种情况下,基于第一去耦电容的容值、预设阻抗阈值以及目标端点频率,确定第一去耦电容的第一数量。
N=1/(2×π×fd×C×Ztarget)(4)
其中,C表示第一去耦电容的容值。
沿用前例,型号为GCJ188R72A222KA01的第一去耦电容,自谐振频率为160MHz,对应的目标端点频率为170MHz,由于160MHz<170MHz,需要按照前述公式公式(2)计算型号为GCJ188R72A222KA01的第一去耦电容的第一数量,具体的:
N=2×3.14×170MHz×0.467336nH/0.06=8.4,向上取整,N=9。
相应的,型号为GCJ188R72A332KA01的第一去耦电容,自谐振频率为133MHz,对应的目标端点频率为131MHz,由于133MHz>131MHz,需要按照前述公式公式(4)计算型号为GCJ188R72A332KA01的第一去耦电容的第一数量,具体的:
N=1/(2×3.14×131MHz×3.3nF×0.06)=6.1,向上取整,N=7。
综上,筛选得到的第一去耦电容的信息如表3所示。
表3
需要说明的是,在实际应用中,为了降低去耦电容类型差异导致的实际阻抗优化效果的差异,在选择去耦电容时,优先选择同一系列同一封装的电容,如果某一容值的电容与其他电容不属于同一系列,那么优先在最小封装、最大耐压的系列中选择该容值的电容。以表1所示为例,GCJ系列中不包括10nF的电容,此种情况下,需要优先在GCE系列中选择相应容值的电容。
综上所述,通过本发明实施例提供的电容选择方法,能够自动对板级PDN中需要设置的去耦电容进行选择的方法,设计人员通过本方法可以方便快捷的确定板级PDN中需要设置的去耦电容以及去耦电容的数量,与现有技术相比,可以显著提高选择去耦电容的效率,有助于缩短板级PDN的设计周期,进而满足实际应用需求。
进一步的,由于板级PDN运行于第一目标频段内任一频率时的实际阻抗均大于等于预设阻抗阈值,因此,以第一目标频段的端点频率作为选择去耦电容的依据,可以使得板级PDN的实际阻抗迅速降低,进一步提高去耦电容的选择效率。
考虑到去耦电容的实际性能可能与电容生产商提供的理论数据存在一定的差异,同时,上述过程并未考虑过孔以及电容扇出走线等实际因素的影响,在经过前述实施例确定第一去耦电容以及第一去耦电容的数量之后,需要将第一数量的第一去耦电容连接于板级PDN,并对添加第一去耦电容之后的板级PDN(为便于描述,后续称为优化后的板级PDN)进行验证,确定优化后的板级PDN是否满足阻抗要求,同时,进一步确定是否可以适当减少板级PDN中去耦电容的数量,以达到降低整体成本的目的。
基于上述内容,本发明提供另一种电容选择方法,参见图6,在图1所示实施例的基础上,本实施例提供的电容选择方法的流程,还包括:
S4、将第一数量的第一去耦电容连接于板级PDN,得到优化后的板级PDN。
发明人研究发现,在运行于任一工作频率的情况下,板级PDN的不同区域会对应不同的谐振电压,因此,可以依据板级PDN不同区域的谐振电压确定去耦电容的连接位置。基于此,可以按照图7所示流程图,将第一数量的第一去耦电容连接于板级PDN中,得到相应的优化后的板级PDN。
S41、根据运行于目标谐振频率的板级PDN的谐振电压,将板级PDN划分为多个区域。
可选的,对于确定的板级PDN,在执行本步骤之前,可以基于板级PDN的预设工作频段选择多个频率作为相应的预设谐振频率。至于预设谐振频率的具体选取,同样可以有多种方式实现,比如,可以按照等间隔,在预设工作频段中选择预设谐振频率,也可以按照等比例在预设工作频段中选择预设谐振频率,同样也可以随机在预设工作频段中选择预设谐振频率,本发明对于预设谐振频率的具体选取方式以及选取数量不做限定。
在确定多个预设谐振频率之后,以预设工作频段中对应最大实际阻抗的工作频率作为基准频率,以图2所示曲线为例,即m2点对应的工作频率。然后,针对每一个预设谐振频率,计算该预设谐振频率与基准频率的偏差,得到相应的谐振频率偏差,并将各预设谐振频率中与基准频率偏差最小的谐振频率作为目标谐振频率。
基于上述目标谐振频率的确定过程可以看出,预设谐振频率选取数量越多,在预设工作频段中的分布越均匀,最后得到的目标谐振频率与基准频率之间的偏差也就越小,最后所得区域划分结果也就越准确,当然,所需计算资源也就越大,在实际应用中,应结合实际情况设置预设谐振频率。
在确定目标谐振频率之后,控制板级PDN运行于目标谐振频率,然后将对应相同谐振电压范围的区域划分为同一区域,即可将板级PDN划分为多个区域。在实际应用时,板级PDN谐振电压的获取可以通过多种方式实现,比如可以通过仿真软件获取,本发明对此不做限定。
S42、在板级PDN的各区域中,确定谐振电压大于预设电压阈值的区域为去耦区域。
在实际应用中,预设电压阈值主要基于板级PDN的设计精度要求、板级PDN所属电子设备对于谐振电压的耐受程度选取,本发明对于预设电压阈值的具体取值不做限定。
在板级PDN的多个区域中,如果任一区域的谐振电压大于预设电压阈值,说明该区域的阻抗较大,需要通过连接去耦电容的方式降低交流阻抗,因此,在步骤中将谐振电压大于预设电压阈值的区域作为去耦区域。
S43、将第一数量的第一去耦电容连接于去耦区域中。
在确定去耦区域之后,便可将第一数量的第一去耦电容连接于去耦区域中,进而得到优化后的板级PDN。至于第一去耦电容的具体连接方式,以及在去耦区域中的放置位置,均可参照相关技术实现,此处不再展开。
S5、判断优化后的板级PDN运行于预设工作频段中的任一工作频率时,是否存在至少一个工作频率的实际阻抗大于等于预设阻抗阈值,若是,执行S6,若否,执行S7。
如前所述,去耦电容的实际性能可能与电容生产商提供的理论数据存在一定的差异,优化后的板级PDN在运行时,仍有可能出现实际阻抗大于等于预设阻抗阈值的情况,因此,需要判断优化后的板级PDN运行于预设工作频段中任一工作频率时,是否存在至少一个工作频率的实际阻抗大于等于预设阻抗阈值,如果存在至少一个工作频率的实际阻抗大于等于预设阻抗阈值,则执行S6,否则,执行S7。
其中,对于获取优化后的板级PDN运行于预设工作频段中任一工作频率的实际阻抗的具体过程,可以参照图1所示实施例中S1相关内容,此处不再复述。需要强调的是,此种情况下,板级PDN中的已有去耦电容,即包括第一数量的第一去耦电容。
S6、在优化后的板级PDN中连接第二目标频段对应的第二数量的第二去耦电容。
优化后的板级PDN运行于预设工作频段中任一工作频率时,存在至少一个工作频率的实际阻抗大于等于预设阻抗阈值,说明在连接第一去耦电容之后,仍然难以满足阻抗要求,需要进一步在优化后的板级PDN中连接第二目标频段对应的第二数量的第二去耦电容,其中,优化后的板级PDN运行于第二目标频段中任一工作频率的实际阻抗大于等于预设阻抗阈值。
需要说明的是,第二目标判断的确定,第二去耦电容的选择以及第二去耦电容的第二数量的确定等操作,均可以参照图1所示实施例实现,其执行过程与图1所示实施例相同,此处不再复述。换言之,在具体的程序实现方面,S6的实现过程,可以理解为由S5跳转至S1并再次执行S1-S4的过程,在实际应用中,这样的循环过程,有可能经历多次,当然,也有可能直接由S5跳转至S7。
S7、在优化后的板级PDN运行于预设工作频段中任一工作频率的实际阻抗小于预设阻抗阈值的前提下,减少优化后的板级PDN中去耦电容的数量,直至得到目标板级PDN。
如果优化后的板级PDN运行于预设工作频段中任一工作频率的实际阻抗均小于预设阻抗阈值,说明优化后的板级PDN已经可以满足基本的使用需求。在此前提下,本步骤进一步减少优化后的板级PDN中去耦电容的数量,直至得到目标板级PDN。其中,目标板级PDN在设置去耦电容数量最少的情况下,运行于预设工作频段中任一工作频率的实际阻抗均小于预设阻抗阈值,也就是说,目标板级PDN是满足阻抗要求、设置去耦电容数量最少、整体成本最低的板级PDN。
具体的,参见图8,图8所示实施例给出一种获取目标板级PDN的具体实现方法。
S71、去除优化后的板级PDN中的至少一个去耦电容,得到当前优化操作对应的板级PDN。
减少去耦电容数量的过程,是一个需要多次尝试、多次校验的过程,在每一次优化操作过程中,去除一定数量的去耦电容,然后判断去除去耦电容后的板级PDN是否依然满足阻抗要求,如果依然满足,则继续去除去耦电容。由此可见,提高板级PDN优化效率的关键在于如何确定每一次优化操作能够去除的去耦电容数量。
作为一种优选的实施方式,本发明实施例提供一种如图9所示的确定去耦电容去除数量的方法,即去耦电容数量优化方法,该方法的流程可以包括:
S711、去除优化后的板级PDN中的一个目标去耦电容。
经过前述步骤可知,在得到运行于预设工作频段中任一工作频率的实际阻抗均小于预设阻抗阈值的优化后的板级PDN之后,该优化后的板级PDN中通常连接有不同信号的去耦电容,且任意一种去耦电容包括至少一个,在此情况下,首先根据各型号去耦电容各自对应的自谐振频率对去耦电容进行分类,即将对应相同自谐振频率的去耦电容划分为一个集合,得到相应的电容器组。
进一步的,在当前优化操作过程中,将未进行去耦电容去除操作的所有电容器组中,对应自谐振频率最低的电容器组作为目标电容组。比如,经过分组后,得到A、B、C三组电容器组,其中,A电容器组对应的自谐振频率为10MHz,B电容器组对应的自谐振频率为30MHz,C电容器组对应的自谐振频率为50MHz,如果A、B、C三组电容器组均未进行过去耦电容去除操作,即都没有减少过去耦电容,则应将自谐振频率最小的A电容器组作为目标电容器组。相应的,如果A电容器组已经进行过去耦电容去除操作,则应将B、C两组中自谐振频率最小的B电容器组作为目标电容器组。
确定目标电容器组之后,将目标电容器组中的任意一个去耦电容作为目标去耦电容,将其去除。
按照上述过程选择目标去耦电容,可以确保每次优化操作都能够选取得到自谐振频率最低的去耦电容,根据前述表1所示以及去耦电容的特性可知,自谐振频率越低,去耦电容的容值越高,基于电容通高频阻低频的特性,容值越高的去耦电容,对优化后的板级PDN交流阻抗的影响就越小,也就是说,按照上述规则选择的目标去耦电容,对优化后的板级PDN实际阻抗影响是最小的,去除一个目标去耦电容,可以使得优化后的板级PDN的实际阻抗产生最小量级的变化。
S712、计算优化后的板级PDN去除一个目标去耦电容引起的阻抗变化量的最大值,得到目标阻抗变化量。
优化后的板级PDN去除一个目标去耦电容前在任一工作频率的实际阻抗,可以在执行S5过程中取得的计算结果中得到,当然,也可以在去除目标去耦电容之前,再次进行计算得到。
进一步的,计算优化后的板级PDN去除一个目标去耦电容引起的阻抗变化量的最大值,得到目标阻抗变化量。具体的,在去除一个目标去耦电容之后,计算优化后的板级PDN在任一工作频率的实际阻抗,遍历预设工作频段内的所有工作频率,分别计算各个工作频率下优化后的板级PDN在去除一个目标去耦电容前后的阻抗变化量,得到各个工作频率对应的阻抗变化量,将各个阻抗变化量中的最大值,作为目标阻抗变化量。
基于目标阻抗变化量的计算过程可知,目标阻抗变化量用于表征在去除一个目标去耦电容所能够引起优化后的板级PDN实际阻抗变化的最大值。
S713、基于预设阻抗阈值、目标阻抗变化量以及优化后的板级PDN去除一个目标去耦电容后的最大实际阻抗,确定目标去耦电容的第三数量。
基于前述步骤的计算结果,按照如下公式计算目标去耦电容的第三数量:
Ndelete≤(Ztarget-ZR)/ΔR (5)
其中,Ndelete表示目标去耦电容的第三数量;
ZR表示优化后的板级PDN去除一个目标去耦电容后的最大实际阻抗;
ΔR表示目标阻抗变化量。
可以理解的是,为了避免导致优化后的板级PDN在去除去耦电容后不能满足阻抗要求,将公式(5)的计算结果向下取整作为Ndelete的实际值。
S714、去除优化后的板级PDN中第三数量的目标去耦电容。
在确定目标去耦电容的数量,即第三数量之后,在优化后的板级PDN中进一步去除第三数量的目标去耦电容。
S72、判断当前优化操作对应的板级PDN的最大实际阻抗是否小于预设阻抗阈值,若是,返回执行S71,若否,执行S73。
在执行S71之后,优化后的板级PDN中已经去除了至少一个目标去耦电容,显然,这会引起优化后的板级PDN的实际阻抗发生变化,因此,需要在本步骤判断当前优化操作对应的板级PDN的最大实际阻抗是否小于预设阻抗阈值,如果当前优化操作对应的板级PDN的最大实际阻抗小于预设阻抗阈值,说明板级PDN仍然有进一步减少去耦电容数量的可能,在此情况下,返回执行S71步骤,按照前述方法进一步去除去耦电容;相反的,如果当前优化操作对应的板级PDN的最大实际阻抗大于等于预设阻抗阈值,说明当前优化操作导致板级PDN无法满足阻抗要求。
S73、将上一次优化操作对应的优化后的板级PDN作为目标板级PDN。
如果当前优化操作之后,板级PDN的最大实际阻抗大于等于预设阻抗阈值,说明当前优化操作是不可行的,在此情况下,将上一次优化操作对应的优化后的板级PDN作为目标板级PDN。
需要说明的是,在当前优化操作为首次优化操作的情况下,如果当前优化操作之后,板级PDN的最大实际阻抗大于等于预设阻抗阈值,说明在经过前述图6所示实施例中S1-S4之后所得板级PDN已经处于最优状态,则将包括第一数量的第一去耦电容的板级PDN,作为上一次优化操作对应的优化后的板级PDN。
结合上述内容可以看出,S5-S7的执行过程,就是在调整优化后的板级PDN中的去耦电容,包括增加去耦电容型号及数量,以及去除去耦电容数量两种情况,直至最终得到目标板级PDN,沿用前例,目标板级PDN工作于预设工作频段内任一工作频率的实际阻抗将如图10所示,即目标板级PDN工作于预设工作频段内任一工作频率的实际阻抗均小于预设阻抗阈值。
综上所述,本发明实施例提供的去耦电容选择方法,在图1所示实施例的基础上,根据板级PDN的谐振电压确定去耦区域,使得去耦电容的连接更具针对性,降低板级PDN交流阻抗的效果更为明显,缩短PDN的设计周期,同时,还可以对板级PDN中连接去耦电容的数量做优化,使得板级PDN在满足阻抗要求的情况下,连接数量最少的去耦电容,有助于降低系统整体成本。
进一步的,本申请还提供去耦电容选择装置,本发明提供的去耦电容选择装置,与本发明所提供的去耦电容选择方法属于同一申请构思,可执行本申请任意实施例所提供的去耦电容选择方法,具备执行去耦电容选择方法相应的功能模块和有益效果。未在去耦电容选择装置的实施例中详尽描述的技术细节,可参见本申请实施例提供的去耦电容选择方法,此处不再加以赘述。
可选的,参见图11,图11是本发明实施例提供的一种去耦电容选择装置的结构框图,本实施例提供的去耦电容选择装置,包括:
计算单元10,用于根据板级电源分配网络PDN的设计参数,计算板级PDN运行于预设工作频段中任一工作频率的实际阻抗;
第一确定单元20,用于基于预设阻抗阈值,在预设工作频段中确定第一目标频段;
其中,板级PDN运行于第一目标频段中任一工作频率的实际阻抗大于等于预设阻抗阈值;
第二确定单元30,用于基于第一目标频段的端点频率以及预设阻抗阈值,确定第一目标频段对应的第一去耦电容以及第一去耦电容的第一数量。
可选的,第二确定单元30,用于基于第一目标频段的端点频率以及预设阻抗阈值,确定第一目标频段对应的第一去耦电容以及第一去耦电容的第一数量,包括:
在各候选电容中,确定自谐振频率与目标端点频率偏差最小的候选电容为第一去耦电容;
其中,目标端点频率为第一目标频段的任一端点频率;
基于第一去耦电容的自谐振频率与目标端点频率的大小关系以及预设阻抗阈值,确定第一去耦电容的第一数量。
可选的,第二确定单元30,用于基于第一去耦电容的自谐振频率与目标端点频率的大小关系以及预设阻抗阈值,确定第一去耦电容的第一数量,包括:
若第一去耦电容的自谐振频率小于目标端点频率,基于第一去耦电容的等效串联电感、预设阻抗阈值以及目标端点频率,确定第一去耦电容的第一数量;
若第一去耦电容的自谐振频率等于目标端点频率,基于第一去耦电容的等效串联电阻以及预设阻抗阈值,确定第一去耦电容的第一数量;
若第一去耦电容的自谐振频率大于目标端点频率,基于第一去耦电容的容值、预设阻抗阈值以及目标端点频率,确定第一去耦电容的第一数量。
可选的,第一确定单元20,用于基于预设阻抗阈值,在预设工作频段中确定第一目标频段,包括:
确定板级PDN的实际阻抗等于预设阻抗阈值时对应的工作频率,以及预设工作频段的最大工作频率为参考频率;
以任意相邻的两个参考频率为频段端点,得到至少一个参考频段;
确定频段内任一工作频率对应的板级PDN的实际阻抗均大于等于预设阻抗阈值的参考频段为第一目标频段。
可选的,参见图12,图12是本发明实施例提供的另一种去耦电容选择装置的结构框图,在图11所示实施例的基础上,本装置还包括:
连接单元40,用于将第一数量的第一去耦电容连接于板级PDN,得到优化后的板级PDN;
调整单元50,用于调整优化后的板级PDN中的去耦电容,直至得到目标板级PDN;
其中,目标板级PDN在设置去耦电容数量最少的情况下,运行于预设工作频段中任一工作频率的实际阻抗小于预设阻抗阈值。
可选的,调整单元50,用于调整优化后的板级PDN中的去耦电容,直至得到目标板级PDN,包括:
若优化后的板级PDN运行于预设工作频段中至少一个工作频率的实际阻抗大于等于预设阻抗阈值,在优化后的板级PDN中连接第二目标频段对应的第二数量的第二去耦电容;
其中,优化后的板级PDN运行于第二目标频段中任一工作频率的实际阻抗大于等于预设阻抗阈值;
若优化后的板级PDN运行于预设工作频段中任一工作频率的实际阻抗小于预设阻抗阈值,在优化后的板级PDN运行于预设工作频段中任一工作频率的实际阻抗小于预设阻抗阈值的前提下,减少优化后的板级PDN中去耦电容的数量,直至得到目标板级PDN。
可选的,调整单元50,用于在优化后的板级PDN运行于预设工作频段中任一工作频率的实际阻抗小于预设阻抗阈值的前提下,减少优化后的板级PDN中去耦电容的数量,直至得到目标板级PDN,包括:
去除优化后的板级PDN中的至少一个去耦电容,得到当前优化操作对应的板级PDN;
若当前优化操作对应的板级PDN的最大实际阻抗小于预设阻抗阈值,返回执行去除优化后的板级PDN中的至少一个去耦电容步骤;
若当前优化操作对应的板级PDN的最大实际阻抗大于等于预设阻抗阈值,将上一次优化操作对应的优化后的板级PDN作为目标板级PDN;
其中,当前优化操作为首次优化操作的情况下,包括第一数量的第一去耦电容的板级PDN作为上一次优化操作对应的优化后的板级PDN。
可选的,调整单元50,用于去除优化后的板级PDN中的至少一个去耦电容,包括:
去除优化后的板级PDN中的一个目标去耦电容;
计算优化后的板级PDN去除一个目标去耦电容引起的阻抗变化量的最大值,得到目标阻抗变化量;
基于预设阻抗阈值、目标阻抗变化量以及优化后的板级PDN去除一个目标去耦电容后的最大实际阻抗,确定目标去耦电容的第三数量;
去除优化后的板级PDN中第三数量的目标去耦电容。
可选的,调整单元50,用于去除优化后的板级PDN中的一个目标去耦电容,包括:
确定未进行去耦电容去除操作的各电容器组中,对应自谐振频率最低的电容器组为目标电容器组;
去除目标电容器组中的一个目标去耦电容;
其中,电容器组为根据自谐振频率对优化后的板级PDN中的去耦电容进行分类得到的去耦电容集合,目标去耦电容为目标电容器组中的任意一个去耦电容。
可选的,连接单元40,用于将第一数量的第一去耦电容连接于板级PDN,包括:
根据运行于目标谐振频率的板级PDN的谐振电压,将板级PDN划分为多个区域;
其中,目标谐振频率为多个预设谐振频率中,与基准频率偏差最小的谐振频率;基准频率为预设工作频段中对应最大实际阻抗的工作频率;
在板级PDN的各区域中,确定谐振电压大于预设电压阈值的区域为去耦区域;
将第一数量的第一去耦电容连接于去耦区域中。
可选的,参见图13,图13为本发明实施例提供的服务器的结构框图,如图13所示,可以包括:至少一个处理器100,至少一个通信接口200,至少一个存储器300和至少一个通信总线400;
在本发明实施例中,处理器100、通信接口200、存储器300、通信总线400的数量为至少一个,且处理器100、通信接口200、存储器300通过通信总线400完成相互间的通信;显然,图13所示的处理器100、通信接口200、存储器300和通信总线400所示的通信连接示意仅是可选的;
可选的,通信接口200可以为通信模块的接口,如GSM模块的接口;处理器100可能是一个中央处理器CPU,或者是特定集成电路ASIC(Application Specific IntegratedCircuit),或者是被配置成实施本发明实施例的一个或多个集成电路。
存储器300,存储有应用程序,可能包含高速RAM存储器,也可能还包括非易失性存储器(non-volatile memory),例如至少一个磁盘存储器。
其中,处理器100具体用于执行存储器内的应用程序,以实现上述去耦电容选择方法的任一实施例。
除了上述方法和设备以外,本申请的实施例还可以是计算机程序产品,其包括计算机程序指令,计算机程序指令在被处理器运行时使得处理器执行本说明书上述内容中描述的根据本申请各种实施例的去耦电容选择方法中的步骤。
计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本申请实施例操作的程序代码,程序设计语言包括面向对象的程序设计语言,还包括常规的过程式程序设计语言,诸如“参考频率”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。
此外,本申请的实施例还可以是计算机可读存储介质,其上存储有计算机程序指令,计算机程序指令在被处理器运行时使得处理器执行本说明书任一实施例提供的去耦电容选择方法中的步骤。
所述计算机可读存储介质可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以包括但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
以上结合具体实施例描述了本申请的基本原理,但是,需要指出的是,在本申请中提及的优点、优势、效果等仅是示例而非限制,不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外,上述公开的具体细节仅是为了示例的作用和便于理解的作用,而非限制,上述细节并不限制本申请为必须采用上述具体的细节来实现。
本申请中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的,可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇,指“包括但不限于”,且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”,且可与其互换使用,除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”,且可与其互换使用。
还需要指出的是,在本申请的装置、设备和方法中,各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本申请的等效方案。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本申请。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的,并且在此定义的一般原理可以应用于其他方面而不脱离本申请的范围。因此,本申请不意图被限制到在此示出的方面,而是按照与在此公开的原理和新颖的特征一致的最宽范围。
应当理解,本申请实施例描述中所用到的限定词“第一”、“第二”、“第三”、“第四”、“第五”和“第六”仅用于更清楚的阐述技术方案,并不能用于限制本申请的保护范围。
为了例示和描述的目的已经给出了以上描述。此外,此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例,但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。
Claims (12)
1.一种去耦电容选择方法,其特征在于,包括:
根据板级电源分配网络PDN的设计参数,计算所述板级PDN运行于预设工作频段中任一工作频率的实际阻抗;
基于预设阻抗阈值,在所述预设工作频段中确定第一目标频段;
其中,所述板级PDN运行于所述第一目标频段中任一工作频率的实际阻抗大于等于所述预设阻抗阈值;
基于所述第一目标频段的端点频率以及所述预设阻抗阈值,确定所述第一目标频段对应的第一去耦电容以及第一去耦电容的第一数量;
根据运行于目标谐振频率的板级PDN的谐振电压,将所述板级PDN划分为多个区域;
其中,所述目标谐振频率为多个预设谐振频率中,与基准频率偏差最小的谐振频率;所述基准频率为所述预设工作频段中对应最大实际阻抗的工作频率;
在所述板级PDN的各区域中,确定谐振电压大于预设电压阈值的区域为去耦区域;
将所述第一数量的第一去耦电容连接于所述去耦区域中,得到优化后的板级PDN;
调整所述优化后的板级PDN中的去耦电容,直至得到目标板级PDN;
其中,所述目标板级PDN在设置去耦电容数量最少的情况下,运行于所述预设工作频段中任一工作频率的实际阻抗小于所述预设阻抗阈值。
2.根据权利要求1所述的方法,其特征在于,调整所述优化后的板级PDN中的去耦电容,直至得到目标板级PDN,包括:
若所述优化后的板级PDN运行于所述预设工作频段中至少一个工作频率的实际阻抗大于等于所述预设阻抗阈值,在所述优化后的板级PDN中连接第二目标频段对应的第二数量的第二去耦电容;
其中,所述优化后的板级PDN运行于所述第二目标频段中任一工作频率的实际阻抗大于等于所述预设阻抗阈值;
若所述优化后的板级PDN运行于所述预设工作频段中任一工作频率的实际阻抗小于所述预设阻抗阈值,在所述优化后的板级PDN运行于所述预设工作频段中任一工作频率的实际阻抗小于所述预设阻抗阈值的前提下,减少所述优化后的板级PDN中去耦电容的数量,直至得到目标板级PDN。
3.根据权利要求1所述的方法,其特征在于,基于所述第一目标频段的端点频率以及所述预设阻抗阈值,确定所述第一目标频段对应的第一去耦电容以及第一去耦电容的第一数量,包括:
在各候选电容中,确定自谐振频率与目标端点频率偏差最小的候选电容为第一去耦电容;
其中,所述目标端点频率为所述第一目标频段的任一端点频率;
基于所述第一去耦电容的自谐振频率与所述目标端点频率的大小关系以及所述预设阻抗阈值,确定所述第一去耦电容的第一数量。
4.根据权利要求3所述的方法,其特征在于,基于所述第一去耦电容的自谐振频率与所述目标端点频率的大小关系以及所述预设阻抗阈值,确定所述第一去耦电容的第一数量,包括:
若所述第一去耦电容的自谐振频率小于所述目标端点频率,基于所述第一去耦电容的等效串联电感、所述预设阻抗阈值以及所述目标端点频率,确定所述第一去耦电容的第一数量;
若所述第一去耦电容的自谐振频率等于所述目标端点频率,基于所述第一去耦电容的等效串联电阻以及所述预设阻抗阈值,确定所述第一去耦电容的第一数量;
若所述第一去耦电容的自谐振频率大于所述目标端点频率,基于所述第一去耦电容的容值、所述预设阻抗阈值以及所述目标端点频率,确定所述第一去耦电容的第一数量。
5.根据权利要求1所述的方法,其特征在于,基于预设阻抗阈值,在所述预设工作频段中确定第一目标频段,包括:
确定所述板级PDN的实际阻抗等于所述预设阻抗阈值时对应的工作频率,以及所述预设工作频段的最大工作频率为参考频率;
以任意相邻的两个参考频率为频段端点,得到至少一个参考频段;
确定频段内任一工作频率对应的所述板级PDN的实际阻抗均大于等于所述预设阻抗阈值的参考频段为第一目标频段。
6.根据权利要求2所述的方法,其特征在于,在所述优化后的板级PDN运行于所述预设工作频段中任一工作频率的实际阻抗小于所述预设阻抗阈值的前提下,减少所述优化后的板级PDN中去耦电容的数量,直至得到目标板级PDN,包括:
去除所述优化后的板级PDN中的至少一个去耦电容,得到当前优化操作对应的板级PDN;
若所述当前优化操作对应的板级PDN的最大实际阻抗小于所述预设阻抗阈值,返回执行去除所述优化后的板级PDN中的至少一个去耦电容步骤;
若所述当前优化操作对应的板级PDN的最大实际阻抗大于等于所述预设阻抗阈值,将上一次优化操作对应的优化后的板级PDN作为目标板级PDN;
其中,所述当前优化操作为首次优化操作的情况下,包括第一数量的第一去耦电容的板级PDN作为上一次优化操作对应的优化后的板级PDN。
7.根据权利要求6所述的方法,其特征在于,去除所述优化后的板级PDN中的至少一个去耦电容,包括:
去除所述优化后的板级PDN中的一个目标去耦电容;
计算所述优化后的板级PDN去除一个目标去耦电容引起的阻抗变化量的最大值,得到目标阻抗变化量;
基于所述预设阻抗阈值、所述目标阻抗变化量以及所述优化后的板级PDN去除一个目标去耦电容后的最大实际阻抗,确定所述目标去耦电容的第三数量;
去除所述优化后的板级PDN中所述第三数量的目标去耦电容。
8.根据权利要求7所述的方法,其特征在于,去除所述优化后的板级PDN中的一个目标去耦电容,包括:
确定未进行去耦电容去除操作的各电容器组中,对应自谐振频率最低的电容器组为目标电容器组;
去除所述目标电容器组中的一个目标去耦电容;
其中,所述电容器组为根据自谐振频率对所述优化后的板级PDN中的去耦电容进行分类得到的去耦电容集合,所述目标去耦电容为目标电容器组中的任意一个去耦电容。
9.根据权利要求1-8任一项所述的方法,其特征在于,所述设计参数包括:结构参数和电气参数,其中,
所述结构参数包括印刷电路板PCB层数、各PCB板层厚度以及各PCB板层间的层间距;
所述电气参数包括各PCB板层间填充介质的介电常数、铜箔厚度、铜箔宽度以及所述板级PDN中已有去耦电容的规格参数。
10.一种去耦电容选择装置,其特征在于,包括:
计算单元,用于根据板级电源分配网络PDN的设计参数,计算所述板级PDN运行于预设工作频段中任一工作频率的实际阻抗;
第一确定单元,用于基于预设阻抗阈值,在所述预设工作频段中确定第一目标频段;
其中,所述板级PDN运行于所述第一目标频段中任一工作频率的实际阻抗大于等于所述预设阻抗阈值;
第二确定单元,用于基于所述第一目标频段的端点频率以及所述预设阻抗阈值,确定所述第一目标频段对应的第一去耦电容以及第一去耦电容的第一数量;
连接单元,用于根据运行于目标谐振频率的板级PDN的谐振电压,将所述板级PDN划分为多个区域;其中,所述目标谐振频率为多个预设谐振频率中,与基准频率偏差最小的谐振频率;所述基准频率为所述预设工作频段中对应最大实际阻抗的工作频率;在所述板级PDN的各区域中,确定谐振电压大于预设电压阈值的区域为去耦区域;将所述第一数量的第一去耦电容连接于所述去耦区域中,得到优化后的板级PDN;
调整单元,用于调整所述优化后的板级PDN中的去耦电容,直至得到目标板级PDN;
其中,所述目标板级PDN在设置去耦电容数量最少的情况下,运行于所述预设工作频段中任一工作频率的实际阻抗小于所述预设阻抗阈值。
11.一种服务器,包括存储器、处理器以及存储在所述存储器上被所述处理器执行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现如权利要求1至9中任一项所述去耦电容选择方法的步骤。
12.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至9中任一项所述去耦电容选择方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210681414.XA CN114757143B (zh) | 2022-06-16 | 2022-06-16 | 一种去耦电容选择方法、装置、服务器及可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210681414.XA CN114757143B (zh) | 2022-06-16 | 2022-06-16 | 一种去耦电容选择方法、装置、服务器及可读存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114757143A CN114757143A (zh) | 2022-07-15 |
CN114757143B true CN114757143B (zh) | 2022-09-27 |
Family
ID=82336783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210681414.XA Active CN114757143B (zh) | 2022-06-16 | 2022-06-16 | 一种去耦电容选择方法、装置、服务器及可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114757143B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116842600B (zh) * | 2023-07-28 | 2024-01-23 | 安及义实业(上海)有限公司 | 管道仪表流程图的元器件选型方法和装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108182321A (zh) * | 2017-12-28 | 2018-06-19 | 北京航空航天大学 | 一种基于平面电磁带隙结构的选择性嵌入方法 |
CN113839413A (zh) * | 2021-06-22 | 2021-12-24 | 国网江苏省电力有限公司电力科学研究院 | 一种交直流混合配电网逆变器参数设计方法 |
TWI761177B (zh) * | 2021-04-15 | 2022-04-11 | 英業達股份有限公司 | 平坦化電源遞送網路之阻抗的方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6523159B2 (en) * | 2001-01-16 | 2003-02-18 | International Business Machines Corporation | Method for adding decoupling capacitance during integrated circuit design |
US8627261B1 (en) * | 2011-09-14 | 2014-01-07 | Altera Corporation | Method and apparatus for performing automatic decoupling capacitor selection for power distribution networks |
CN102419790B (zh) * | 2012-01-04 | 2013-06-12 | 西安电子科技大学 | 基于快速电容器选择算法的电源分配网络设计方法 |
CN104112048B (zh) * | 2014-07-15 | 2017-02-15 | 西安电子科技大学 | 基于最大反谐振点的电源分配网络去耦电容器选择方法 |
CN104933270B (zh) * | 2015-07-14 | 2018-03-06 | 西安电子科技大学 | 带电容电源地平面建模及电容去耦半径仿真方法 |
CN105956289B (zh) * | 2016-05-06 | 2018-11-30 | 西安电子科技大学 | 基于去耦电容去耦区域的电源分配网络设计方法 |
CN106484946B (zh) * | 2016-09-08 | 2019-05-07 | 西安电子科技大学 | 基于无损谐振腔电源地平面建模的pdn电容优化方法 |
CN110348039B (zh) * | 2019-04-30 | 2021-11-30 | 北京理工大学 | 一种用于印制电路板的去耦电容设计方法 |
CN112231866B (zh) * | 2019-06-28 | 2024-02-02 | 浙江宇视科技有限公司 | 电源分配网络的电容选择方法、装置、服务器和介质 |
US11430797B2 (en) * | 2020-06-30 | 2022-08-30 | Qualcomm Incorporated | Package embedded programmable resistor for voltage droop mitigation |
CN113987999A (zh) * | 2021-10-29 | 2022-01-28 | 西安微电子技术研究所 | 基于cps协同仿真的微系统pdn去耦网络优化方法 |
CN114036881B (zh) * | 2021-11-12 | 2022-09-06 | 西安电子科技大学 | 基于端口间扩散电感的电源分配网络多端口去耦设计方法 |
CN114564909A (zh) * | 2022-01-20 | 2022-05-31 | 北京全路通信信号研究设计院集团有限公司 | 一种去耦电容优化选择方法、系统 |
-
2022
- 2022-06-16 CN CN202210681414.XA patent/CN114757143B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108182321A (zh) * | 2017-12-28 | 2018-06-19 | 北京航空航天大学 | 一种基于平面电磁带隙结构的选择性嵌入方法 |
TWI761177B (zh) * | 2021-04-15 | 2022-04-11 | 英業達股份有限公司 | 平坦化電源遞送網路之阻抗的方法 |
CN113839413A (zh) * | 2021-06-22 | 2021-12-24 | 国网江苏省电力有限公司电力科学研究院 | 一种交直流混合配电网逆变器参数设计方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114757143A (zh) | 2022-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6588002B1 (en) | Method and system for predictive layout generation for inductors with reduced design cycle | |
US8850375B2 (en) | Integrated circuit design and simulation | |
CN104112048B (zh) | 基于最大反谐振点的电源分配网络去耦电容器选择方法 | |
US7689944B2 (en) | Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package | |
JP2009223885A (ja) | プリント基板の設計方法及びプリント基板の設計支援装置 | |
US8166447B1 (en) | Power delivery network calculator tool for printed circuit board capacitors | |
WO2001017111A9 (en) | A system and method for analyzing simultaneous switching noise | |
CN114757143B (zh) | 一种去耦电容选择方法、装置、服务器及可读存储介质 | |
US20040015804A1 (en) | Computer aided design apparatus for aiding design of a printed wiring board to effectively reduce noise | |
CN108694262B (zh) | 一种去耦电容优化方法和装置 | |
Chen et al. | Efficient in-package decoupling capacitor optimization for I/O power integrity | |
CN112231866B (zh) | 电源分配网络的电容选择方法、装置、服务器和介质 | |
US20090228845A1 (en) | Method, design program and design system for semiconductor device | |
CN104933214A (zh) | 集成电路设计方法和装置 | |
JP5679046B2 (ja) | デカップリング方法と給電線路設計装置並びに回路基板 | |
Han et al. | A knowledge based method for optimization of decoupling capacitors in power delivery networks | |
Pan et al. | Optimization of power delivery network design for multiple supply voltages | |
Han et al. | A non-random exploration based method for the optimization of capacitors in power delivery networks | |
JP5262176B2 (ja) | 電源回路の設計支援装置と設計支援方法 | |
CN111400990A (zh) | 基于siwave软件的arm pdn优化设计方法 | |
JP2010287740A (ja) | 半導体集積回路、プリント配線基板、プリント配線基板電源回路設計装置及び方法、およびプログラム | |
CN114564909A (zh) | 一种去耦电容优化选择方法、系统 | |
Koo et al. | Fast decap assignment algorithm for optimization of power distribution networks | |
CN108616127B (zh) | 一种时频域结合的自动滤波电容设计方法 | |
CN104181405A (zh) | 电磁兼容性检测方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |