CN114036881B - 基于端口间扩散电感的电源分配网络多端口去耦设计方法 - Google Patents

基于端口间扩散电感的电源分配网络多端口去耦设计方法 Download PDF

Info

Publication number
CN114036881B
CN114036881B CN202111341575.6A CN202111341575A CN114036881B CN 114036881 B CN114036881 B CN 114036881B CN 202111341575 A CN202111341575 A CN 202111341575A CN 114036881 B CN114036881 B CN 114036881B
Authority
CN
China
Prior art keywords
decoupling
num
ports
port
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111341575.6A
Other languages
English (en)
Other versions
CN114036881A (zh
Inventor
路建民
毛瑞
路洋
李怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202111341575.6A priority Critical patent/CN114036881B/zh
Publication of CN114036881A publication Critical patent/CN114036881A/zh
Application granted granted Critical
Publication of CN114036881B publication Critical patent/CN114036881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)

Abstract

本发明提出了一种基于端口间扩散电感的电源分配网络多端口去耦设计方法,实现步骤为:对电源地平面模型的端口进行标记;构建输入输出端口与K个摆放去耦电容的端口之间的扩散电感矩阵;构建K个摆放去耦电容端口的自感矩阵;确定电源地平面模型中摆放去耦电容的有效区域;获取电源分配网络的去耦设计结果。本发明在获取电源分配网络的去耦设计结果的过程中,首先获得了去耦电容端口与需要去耦端口之间的扩散电感矩阵,减小了扩散电感对于去耦电容的去耦效果的影响,然后在摆放去耦电容有效区域内选择去耦电容的最佳摆放位置,提高了电源分配网络设计的效率;并且该方法能够对多端口进行去耦,从而减少了去耦时间。

Description

基于端口间扩散电感的电源分配网络多端口去耦设计方法
技术领域
本发明属于电路设计技术领域,涉及一种电源分配网络设计方法,具体涉及一种基于端口间扩散电感的电源分配网络多端口去耦设计方法。
背景技术
在高速数字电路中,电源分配网络需要给不同的器件或者芯片提供不同的电源,以满足相应的工作要求。但是,随着时钟频率的增加和高速数字电路集成度的提高,电源分配网络中产生的电源噪声严重限制了电路性能的提升。由于去耦电容可以为返回电流在电源地平面之间提供返回路径,进而来抑制电源噪声。因此,电源分配网络设计的主要思想就是使用去耦电容来滤除器件或者芯片的电源端口的电源噪声。设计电源分配网络的设计指标在于不同的器件或者芯片在相应的工作频带内的阻抗均小于相应的目标阻抗,所以电源分配网络设计的重难点在于如何使用最少去耦电容来达到相应的设计指标,这一过程的核心问题在于确定去耦电容的种类以及摆放位置。
例如,申请公布号为CN105956289A,名称为“基于去耦电容去耦区域的电源分配网络设计方法”的专利申请,提出了一种基于去耦电容去耦区域的电源分配网络设计方法,该方法在谐振腔模型的基础上,建模带去耦电容的电源地平面;在该建模方法的基础上计算出去耦电容的横向和纵向去耦半径;根据输入输出端口阻抗最大幅值对应的频率点选择去耦电容,依据去耦电容的横向和纵向去耦电容半径来选择去耦电容器的摆放位置。该方法开发周期短,成本低,但是其只关注去耦电容对于需要去耦端口的阻抗的影响,而忽略了去耦电容端口与需要去耦端口之间的扩散电感对于去耦电容去耦效果的影响,过多的去耦电容导致设计过程效率较低,并且该方法只适用于单端口去耦,而无法对多端口进行去耦。
发明内容
本发明的目的在于克服上述现有技术的不足,提出了一种基于端口间扩散电感的电源分配网络多端口去耦设计方法,用于解决现有技术中存在的因去耦时间较长导致的设计效率较低以及无法对多端口进行去耦的技术问题。
为实现上述目的,本发明采取的技术方案包括如下步骤:
(1)对电源地平面模型的端口进行标记:
(1a)构建包括介质板、附着在介质板上表面的第一金属板和下表面的第二金属板的电源地平面模型,该电源地平面模型的特性可以通过多个模式表示,每一个模式在平面横向半波数、纵向半波数分别为m、n,横向半波数为m纵向半波数为n的模式的电容、电感、阻抗和反谐振频率分别为Cmn、Lmn、Zmn和ωmn,其中,m和n均为正整数;
(1b)沿横向和纵向分别对第一金属板进行等间距网格剖分,形成N个网格点,然后将其中需要去耦的J个网格点处的端口标记为Q={Q1,Q2,…,Qj,…,QJ},将其余K的网格点作为摆放去耦电容的端口标记为P={P1,P2,…,Pk,…,PK},横向半波数为m纵向半波数为n的模式对应的Qj的端口系数、Pk的端口系数分别为
Figure BDA0003352294940000021
其中,N≥2,K=N-J,Pk表示摆放去耦电容的坐标位置为
Figure BDA0003352294940000022
的第k个端口,Qj表示需要去耦的坐标位置为
Figure BDA0003352294940000023
的第j个端口;
(2)设置去耦设计参数:
初始化去耦设计摆放去耦电容的数量为num,去耦设计的最高角频率为ωmax,去耦电容库包括S个去耦电容D={D1,D2,…,Ds,…,DS},第s个去耦电容Ds的容值、寄生电感、寄生电阻、自谐振频率分别为Cs、ESLs、ESRs、fs,需要去耦的Q端口的去耦频带为[0,ωmax],计算Q端口自阻抗的频率点数为Y,并令num=0,其中,S≥2,Y≥1000;
(3)构建J个需要去耦的端口与K个摆放去耦电容的端口之间的扩散电感矩阵:
计算每个需要去耦的端口Qj与每个摆放去耦电容的端口Pk之间的互阻抗,并通过所得到的J×K个互阻抗Zint={Z11,…,Z1K;…;Zj1,…,ZjK;…;ZJ1,…,ZJK}构建J个需要去耦的端口与K个摆放去耦电容的端口之间的扩散电感矩阵Lint,其中,ZjK表示Qj与PK之间的互阻抗;
(4)构建K个摆放去耦电容端口的自感矩阵:
计算每个摆放去耦电容端口Pk的自阻抗Zk,并通过所得到的K个自阻抗Zself={Z1,…,Zk,…,ZK}构建K个摆放去耦电容端口的自感矩阵Lself
(5)确定电源地平面模型上摆放去耦电容的有效区域:
确定由扩散电感矩阵Lint与自感矩阵Lself中处于同一数量级范围的H个端口,并将该H个端口所形成的区域作为电源地平面模型中摆放去耦电容的有效区域,其中,H<K;
(6)获取电源分配网络多端口去耦设计结果:
(6a)采用目标阻抗公式,并通过端口Qj处的电压V和平均电流
Figure BDA0003352294940000031
计算目标阻抗Zt
(6b)计算电源地平面模型上未摆放去耦电容时,即num=0时需要去耦的端口Q在其去耦频带内每个频率点的自阻抗,并判断所得到的Y×J个自阻抗Znum(ω)中最大阻抗值Zmax(num)与目标阻抗Zt是否满足Zmax(num)≤Zt,若是,执行步骤(6f),否则,执行步骤(6c),其中,ω为需要去耦的Q端口在去耦频带[0,ωmax]内的角频率;
(6c)确定最大阻抗值Zmax(num)对应的频率fmax(num),并选取去耦电容库中自谐振频率最接近fmax(num)的去耦电容Dt,其中,t∈[1,S];
(6d)令num=num+1,并将去耦电容Dt作为去耦设计中的第num个去耦电容Dnum,然后计算Dnum摆放在去耦电容的有效区域内时J个需要去耦的端口Q在fmax(num-1)频率处的自阻抗Zpwc(num),再选择使得Zpwc(num)阻抗降至最小时的位置作为Dnum的最佳摆放位置;
(6e)判断第num个去耦电容Dnum摆放在最佳位置时端口Q在其去耦频带[0,ωmax]内的Y×J个自阻抗Znum(ω)中最大阻抗值Zmax(num)与目标阻抗Zt是否满足Zmax(num)≤Zt,若是,得到num个去耦电容的最佳摆放位置,执行步骤(6f),否则,执行步骤(6c),其中,num<H;
(6f)将num个去耦电容按照其最佳摆放位置摆放在电源地平面模型上,得到J个需要去耦的端口Q在其去耦频带[0,ωmax]内的阻抗均小于目标阻抗Zt的电源分配网络。
本发明与现有技术相比,具有如下优点:
1.本发明在获取电源分配网络的去耦设计结果的过程中,首先获得了去耦电容端口与需要去耦端口之间的扩散电感矩阵,减小了扩散电感对于去耦电容的去耦效果的影响,从而减少了去耦电容的数量,然后在摆放去耦电容有效区域内选择去耦电容的最佳摆放位置,不必在整个平面上寻找去耦电容的摆放位置,提高了电源分配网络设计的效率。
2.本发明还可以对多端口进行去耦,现有技术对于多端口需要一个一个进行去耦,而发明对于多端口能够同时进行去耦,从而能够大大减少去耦时间。
附图说明
图1为本发明的实现流程图。
具体实施方式
下面结合附图和具体实施例,对本发明作进一步详细描述。
参照图1,本发明包括如下步骤:
步骤1)对电源地平面模型的端口进行标记:
(1a)构建包括尺寸为a×b×d的介质板、附着在介质板上表面的第一金属板和下表面的第二金属板电源地平面模型,该电源地平面模型的特性可以由一系列模式来表示,每一个模式在平面横向半波数、纵向半波数分别为m、n,横向半波数为m纵向半波数为n的模式的电容、电感、阻抗和反谐振频率分别为Cmn、Lmn、Zmn和ωmn,其中,m和n均为正整数,介质板的介电常数为ε,模式电容为Cmn、模式电感为Lmn、模式阻抗为Zmn、反谐振频率为ωmn的表达式分别为:
Figure BDA0003352294940000041
Figure BDA0003352294940000051
Figure BDA0003352294940000052
ωmn=2πfmn
其中fmn表示横向半波数为m纵向半波数为n的模式的反谐振频率,且
Figure BDA0003352294940000053
μ表示介质板的磁导率,μ=1。
(1b)沿横向和纵向分别对第一金属板进行等间距网格剖分,形成N个网格点,然后将其中需要去耦的J个网格点处的端口标记为Q={Q1,Q2,…,Qj,…,QJ},将其余K的网格点作为摆放去耦电容的端口标记为P={P1,P2,…,Pk,…,PK},横向半波数为m纵向半波数为n的模式对应的Qj的端口系数、Pk的端口系数分别为
Figure BDA0003352294940000054
其中,N≥2,K=N-J,Pk表示摆放去耦电容的坐标位置为
Figure BDA0003352294940000055
的第k个端口,Qj表示需要去耦的坐标位置为
Figure BDA0003352294940000056
的第j个端口,
Figure BDA0003352294940000057
的表达式分别为:
Figure BDA0003352294940000058
Figure BDA0003352294940000059
其中,εm表示横向系数,并且
Figure BDA00033522949400000510
εn表示纵向系数,并且
Figure BDA00033522949400000511
分别表示Qj、Pk的端口尺寸,由于端口尺寸很小,所以将
Figure BDA00033522949400000512
设置为零,cos表示余弦函数,sinc函数的具体表达式为sinc(x)=sin x/x,sin表示正弦函数;
步骤2)设置去耦设计参数:
初始化去耦设计摆放去耦电容的数量为num,去耦设计的最高角频率为ωmax,去耦电容库包括S个去耦电容D={D1,D2,…,Ds,…,DS},第s个去耦电容Ds的容值、寄生电感、寄生电阻、自谐振频率分别为Cs、ESLs、ESRs、fs,需要去耦的Q端口的去耦频带为[0,ωmax],计算Q端口自阻抗的频率点数为Y,并令num=0,其中,S≥2,Y≥1000;
步骤3)构建J个需要去耦的端口与K个摆放去耦电容的端口之间的扩散电感矩阵:
计算每个需要去耦的端口Qj与每个摆放去耦电容的端口Pk之间的互阻抗,并通过所得到的J×K个互阻抗Zint={Z11,…,Z1K;…;Zj1,…,ZjK;…;ZJ1,…,ZJK}构建J个需要去耦的端口与K个摆放去耦电容的端口之间的扩散电感矩阵Lint,其中,ZjK表示Qj与PK之间的互阻抗,其计算公式为:
Figure BDA0003352294940000061
其中,∞表示正无穷,∑表示求和操作;
当横向半波数为M纵向半波数为N的模式的反谐振频率ωMN与去耦设计的最高角频率ωmax满足ωMN<2ωmax时,横向半波数为M纵向半波数为N以后的模式等效成第j个需要去耦的端口与第k个摆放去耦电容的端口Pk之间的扩散电感Ljk
Figure BDA0003352294940000062
根据Ljk得到的J个需要去耦的端口Q与K个摆放去耦电容的端口P之间的扩散电感矩阵Lint
Figure BDA0003352294940000063
步骤4)构建K个摆放去耦电容端口的自感矩阵:
计算每个摆放去耦电容端口Pk的自阻抗Zk,并通过所得到的K个自阻抗Zself={Z1,…,Zk,…,ZK}构建K个摆放去耦电容端口的自感矩阵Lself,其中Zk的计算公式为:
Figure BDA0003352294940000071
其中,∞表示正无穷,∑表示求和操作;
当横向半波数为M纵向半波数为N的模式的反谐振频率ωMN与去耦设计的最高角频率为ωmax满足ωMN<2ωmax时,横向半波数为M纵向半波数为N以后的模式等效的第k个摆放去耦电容的端口Pk的自感Lk
Figure BDA0003352294940000072
根据Lk可得到K个摆放去耦电容的端口的自感矩阵Lself
Figure BDA0003352294940000073
步骤5)确定电源地平面模型上摆放去耦电容的有效区域:
确定由自感矩阵Lself与扩散电感矩阵Lint中处于同一数量级范围的H个端口,并将该H个端口所形成的区域作为电源地平面模型中摆放去耦电容的有效区域,其中,H<K;
确定由自感矩阵Lself与扩散电感矩阵Lint中处于同一数量级范围的H个端口的原因为:
为了计算需要去耦的端口Q的自感矩阵LQ,首先计算需要去耦的端口Qj的自阻抗Zj
Figure BDA0003352294940000074
其中,∞表示正无穷,∑表示求和操作;
横向半波数为M纵向半波数为N的模式的反谐振频率ωMN与去耦设计的最高角频率ωmax满足ωMN<2ωmax时,横向半波数为M纵向半波数为N以后的模式等效为端口Qj的自感Lj
Figure BDA0003352294940000081
根据Lj可得到J个需要去耦的端口的自感矩阵LQ
Figure BDA0003352294940000082
将步骤(3)、步骤(4)中等效后的互阻抗Zik、摆放去耦电容端口Pk的自阻抗Zk以及需要去耦的端口Qj的自阻抗Zj代入到电源地平面模型的二端口网络中,在电源地平面模型上摆放去耦电容后,需要去耦的端口Q的自阻抗ZE如下所示:
Figure BDA0003352294940000084
其中,ZC为去耦电容阻抗矩阵,AT为A的转置矩阵;A为输入输出端口P0等效后的端口系数矩阵,B为摆放去耦电容端口Pk等效后的端口系数矩阵,Z为等效后的模式阻抗矩阵:
Figure BDA0003352294940000083
Figure BDA0003352294940000091
Figure BDA0003352294940000092
由于在确定每个去耦电容的最佳摆放位置时,均是寻找能使得ZE最小的位置,作为去耦电容的最佳摆放位置,所以在确定摆放去耦电容的有效区域时,将ZE置零;并且在确定每个去耦电容最佳摆放位置时,电源地平面模型工作在去耦电容的自谐振频率处,所以电容阻抗值ZC等于零,从而ZE可简化为:
Figure BDA0003352294940000095
由上式在确定去耦电容的最佳摆放位置时,需要等式两边相等,但是电源地平面模型上的J个需要去耦的端口Qj与K个摆放去耦电容端口Pk之间扩散电感在多个数量级间变化,而电源地平面模型上的N个端口的自感则在同一的数量级内变化。因此要使得上式成立,需要在电源地平面模型上扩散电感和自感处于同一数量级范围内的端口中寻找。
所以确定由自感矩阵Lself与扩散电感矩阵Lint中处于同一数量级范围的H个端口,并将该H个端口所形成的区域作为电源地平面模型中摆放去耦电容的有效区域,这样才能最大程度的减少扩散电感对于去耦电容去耦效果的影响。
步骤6)获取电源分配网络多端口去耦设计结果:
(6a)采用目标阻抗公式,并通过端口Qj处的电压V和平均电流
Figure BDA0003352294940000093
计算目标阻抗Zt
Figure BDA0003352294940000094
其中,5%表示端口Qj处电压的最大波动范围。
(6b)计算电源地平面模型上未摆放去耦电容时,即num=0时需要去耦的端口Q在其去耦频带内每个频率点的自阻抗,并判断所得到的Y×J个自阻抗Znum(ω)中最大阻抗值Zmax(num)与目标阻抗Zt是否满足Zmax(num)≤Zt,若是,执行步骤(6f),否则,执行步骤(6c),其中,ω为需要去耦的Q端口在去耦频带[0,ωmax]内的角频率;
(6c)确定最大阻抗值Zmax(num)对应的频率fmax(num),并选取去耦电容库中自谐振频率最接近fmax(num)的去耦电容Dt,其中,t∈[1,S];
(6d)令num=num+1,并将去耦电容Dt作为去耦设计中的第num个去耦电容Dnum,然后计算Dnum摆放在去耦电容的有效区域内时J个需要去耦的端口Q在fmax(num-1)频率处的自阻抗Zpwc(num),再选择使得Zpwc(num)阻抗降至最小时的位置作为Dnum的最佳摆放位置,Zpwc(num)的计算公式为:
Zpwc(num)=ZQ-Zint(Zself+ZC)-1Zint
其中,ZC表示摆放在电源地平面模型上的去耦电容器的阻抗矩阵,其对角线元素分别表示num个去耦电容器阻抗,ZQ表示电源地平面模型上未摆放去耦电容时J个需要去耦的端口Q的自阻抗矩阵,Zint表示J个需要去耦的端口Q与摆放在电源地平面上的num个去耦电容端口之间的互阻抗矩阵,Zself表示摆放在电源地平面上的num个去耦电容端口的自阻抗矩阵。
(6e)判断第num个去耦电容Dnum摆放在最佳位置时端口Q在其去耦频带[0,ωmax]内的Y×J个自阻抗Znum(ω)中最大阻抗值Zmax(num)与目标阻抗Zt是否满足Zmax(num)≤Zt,若是,得到num个去耦电容的最佳摆放位置,执行步骤(6f),否则,执行步骤(6c),其中,num<H;
(6f)将num个去耦电容按照其最佳摆放位置摆放在电源地平面模型上,得到J个需要去耦的端口Q在其去耦频带[0,ωmax]内的阻抗均小于目标阻抗Zt的电源分配网络。

Claims (6)

1.一种基于端口间扩散电感的电源分配网络多端口去耦设计方法,其特征在于,包括以下步骤:
(1)对电源地平面模型的端口进行标记:
(1a)构建包括介质板、附着在介质板上表面的第一金属板和下表面的第二金属板的电源地平面模型,该电源地平面模型的特性可以通过多个模式表示,每一个模式在平面横向半波数、纵向半波数分别为m、n,横向半波数为m纵向半波数为n的模式的电容、电感、阻抗和反谐振频率分别为Cmn、Lmn、Zmn和ωmn,其中,m和n均为正整数;
(1b)沿横向和纵向分别对第一金属板进行等间距网格剖分,形成N个网格点,然后将其中需要去耦的J个网格点处的端口标记为Q={Q1,Q2,…,Qj,…,QJ},将其余K的网格点作为摆放去耦电容的端口标记为P={P1,P2,…,Pk,…,PK},横向半波数为m纵向半波数为n的模式对应的Qj的端口系数、Pk的端口系数分别为
Figure FDA0003352294930000011
其中,N≥2,K=N-J,Pk表示摆放去耦电容的坐标位置为
Figure FDA0003352294930000012
的第k个端口,Qj表示需要去耦的坐标位置为
Figure FDA0003352294930000013
的第j个端口;
(2)设置去耦设计参数:
初始化去耦设计摆放去耦电容的数量为num,去耦设计的最高角频率为ωmax,去耦电容库包括S个去耦电容D={D1,D2,…,Ds,…,DS},第s个去耦电容Ds的容值、寄生电感、寄生电阻、自谐振频率分别为Cs、ESLs、ESRs、fs,需要去耦的Q端口的去耦频带为[0,ωmax],计算Q端口自阻抗的频率点数为Y,并令num=0,其中,S≥2,Y≥1000;
(3)构建J个需要去耦的端口与K个摆放去耦电容的端口之间的扩散电感矩阵:
计算每个需要去耦的端口Qj与每个摆放去耦电容的端口Pk之间的互阻抗,并通过所得到的J×K个互阻抗Zint={Z11,…,Z1K;…;Zj1,…,ZjK;…;ZJ1,…,ZJK}构建J个需要去耦的端口与K个摆放去耦电容的端口之间的扩散电感矩阵Lint,其中,ZjK表示Qj与PK之间的互阻抗;
(4)构建K个摆放去耦电容端口的自感矩阵:
计算每个摆放去耦电容端口Pk的自阻抗Zk,并通过所得到的K个自阻抗Zself={Z1,…,Zk,…,ZK}构建K个摆放去耦电容端口的自感矩阵Lself
(5)确定电源地平面模型上摆放去耦电容的有效区域:
确定由扩散电感矩阵Lint与自感矩阵Lself中处于同一数量级范围的H个端口,并将该H个端口所形成的区域作为电源地平面模型中摆放去耦电容的有效区域,其中,H<K;
(6)获取电源分配网络多端口去耦设计结果:
(6a)采用目标阻抗公式,并通过端口Qj处的电压V和平均电流
Figure FDA0003352294930000021
计算目标阻抗Zt
(6b)计算电源地平面模型上未摆放去耦电容时,即num=0时需要去耦的端口Q在其去耦频带内每个频率点的自阻抗,并判断所得到的Y×J个自阻抗Znum(ω)中最大阻抗值Zmax(num)与目标阻抗Zt是否满足Zmax(num)≤Zt,若是,执行步骤(6f),否则,执行步骤(6c),其中,ω为需要去耦的Q端口在去耦频带[0,ωmax]内的角频率;
(6c)确定最大阻抗值Zmax(num)对应的频率fmax(num),并选取去耦电容库中自谐振频率最接近fmax(num)的去耦电容Dt,其中,t∈[1,S];
(6d)令num=num+1,并将去耦电容Dt作为去耦设计中的第num个去耦电容Dnum,然后计算Dnum摆放在去耦电容的有效区域内时J个需要去耦的端口Q在fmax(num-1)频率处的自阻抗Zpwc(num),再选择使得Zpwc(num)阻抗降至最小时的位置作为Dnum的最佳摆放位置;
(6e)判断第num个去耦电容Dnum摆放在最佳位置时端口Q在其去耦频带[0,ωmax]内的Y×J个自阻抗Znum(ω)中最大阻抗值Zmax(num)与目标阻抗Zt是否满足Zmax(num)≤Zt,若是,得到num个去耦电容的最佳摆放位置,执行步骤(6f),否则,执行步骤(6c),其中,num<H;
(6f)将num个去耦电容按照其最佳摆放位置摆放在电源地平面模型上,得到J个需要去耦的端口Q在其去耦频带[0,ωmax]内的阻抗均小于目标阻抗Zt的电源分配网络。
2.根据权利要求1所述的基于摆放去耦电容有效区域的电源分配网络去耦设计方法,其特征在于,步骤(1a)中所述的横向半波数为m纵向半波数为n的模式的反谐振频率为ωmn,由Cmn和Lmn并联而成。
3.根据权利要求1所述的基于摆放去耦电容有效区域的电源分配网络去耦设计方法,其特征在于,步骤(3)中所述的需要去耦的端口Qj与每个摆放去耦电容的端口Pk之间的互阻抗Zjk的计算公式,J个需要去耦的端口与K个摆放去耦电容的端口之间的扩散电感矩阵Lint的表达式分别为:
Figure FDA0003352294930000031
Figure FDA0003352294930000032
Figure FDA0003352294930000041
Figure FDA0003352294930000042
其中,∞表示正无穷,∑表示求和操作,j表示虚数,Ljk表示横向半波数为M纵向半波数为N的模式的反谐振频率ωMN与去耦设计的最高角频率ωmax满足ωMN<2ωmax时,横向半波数为M纵向半波数为N以后的模式等效成第j个需要去耦的端口与第k个摆放去耦电容的端口Pk之间的扩散电感,Lint表示根据Ljk得到的J个需要去耦的端口Q与K个摆放去耦电容的端口P之间的扩散电感矩阵。
4.根据权利要求1所述的基于摆放去耦电容有效区域的电源分配网络去耦设计方法,其特征在于,步骤(4)中所述的每个摆放去耦电容端口Pk的自阻抗Zk的计算公式,K个摆放去耦电容端口的自感矩阵Lself的表达式分别为:
Figure FDA0003352294930000043
Figure FDA0003352294930000044
Figure FDA0003352294930000045
其中,∞表示正无穷,∑表示求和操作,j表示虚数,Lk表示横向半波数为M纵向半波数为N的模式的反谐振频率ωMN与去耦设计的最高角频率为ωmax满足ωMN<2ωmax时,横向半波数为M纵向半波数为N以后的模式等效的第k个摆放去耦电容的端口Pk的自感,Lself表示根据Lk得到的K个摆放去耦电容的端口的自感矩阵。
5.根据权利要求1所述的基于摆放去耦电容有效区域的电源分配网络去耦设计方法,其特征在于,步骤(6a)中所述的计算目标阻抗Zt,计算公式为:
Figure FDA0003352294930000051
其中,5%表示端口Qj处电压的最大波动范围。
6.根据权利要求1所述的基于摆放去耦电容有效区域的电源分配网络去耦设计方法,其特征在于,步骤(6d)中所述的计算Dnum摆放在去耦电容的有效区域内时J个需要去耦的端口Q在fmax(num-1)频率处的自阻抗Zpwc(num),计算公式为:
Zpwc(num)=ZQ-Zint(Zself+ZC)-1Zint
其中,ZC表示摆放在电源地平面模型上的去耦电容器的阻抗矩阵,其对角线元素分别表示num个去耦电容器阻抗,ZQ表示电源地平面模型上未摆放去耦电容时J个需要去耦的端口Q的自阻抗矩阵,Zint表示J个需要去耦的端口Q与摆放在电源地平面上的num个去耦电容端口之间的互阻抗矩阵,Zself表示摆放在电源地平面上的num个去耦电容端口的自阻抗矩阵。
CN202111341575.6A 2021-11-12 2021-11-12 基于端口间扩散电感的电源分配网络多端口去耦设计方法 Active CN114036881B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111341575.6A CN114036881B (zh) 2021-11-12 2021-11-12 基于端口间扩散电感的电源分配网络多端口去耦设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111341575.6A CN114036881B (zh) 2021-11-12 2021-11-12 基于端口间扩散电感的电源分配网络多端口去耦设计方法

Publications (2)

Publication Number Publication Date
CN114036881A CN114036881A (zh) 2022-02-11
CN114036881B true CN114036881B (zh) 2022-09-06

Family

ID=80137493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111341575.6A Active CN114036881B (zh) 2021-11-12 2021-11-12 基于端口间扩散电感的电源分配网络多端口去耦设计方法

Country Status (1)

Country Link
CN (1) CN114036881B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114757143B (zh) * 2022-06-16 2022-09-27 飞腾信息技术有限公司 一种去耦电容选择方法、装置、服务器及可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166447B1 (en) * 2009-02-04 2012-04-24 Altera Corporation Power delivery network calculator tool for printed circuit board capacitors
US8627261B1 (en) * 2011-09-14 2014-01-07 Altera Corporation Method and apparatus for performing automatic decoupling capacitor selection for power distribution networks
CN105956289A (zh) * 2016-05-06 2016-09-21 西安电子科技大学 基于去耦电容去耦区域的电源分配网络设计方法
CN112231866A (zh) * 2019-06-28 2021-01-15 浙江宇视科技有限公司 电源分配网络的电容选择方法、装置、服务器和介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166447B1 (en) * 2009-02-04 2012-04-24 Altera Corporation Power delivery network calculator tool for printed circuit board capacitors
US8627261B1 (en) * 2011-09-14 2014-01-07 Altera Corporation Method and apparatus for performing automatic decoupling capacitor selection for power distribution networks
CN105956289A (zh) * 2016-05-06 2016-09-21 西安电子科技大学 基于去耦电容去耦区域的电源分配网络设计方法
CN112231866A (zh) * 2019-06-28 2021-01-15 浙江宇视科技有限公司 电源分配网络的电容选择方法、装置、服务器和介质

Also Published As

Publication number Publication date
CN114036881A (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
CN103208866B (zh) 一种无线电力传输装置的设计方法
CN114036881B (zh) 基于端口间扩散电感的电源分配网络多端口去耦设计方法
Wang et al. Design theory and implementation of a planar EMI filter based on annular integrated inductor–capacitor unit
CN104809270B (zh) 融合等效电路和遗传算法的方环阵列电磁吸收体设计方法
CN108254678A (zh) 一种基于正弦余弦算法的模拟电路故障分类方法
CN102222135B (zh) 单端电感中电流回流路径的等效电路模型及其建模方法
US6850878B2 (en) System and method for determining the required decoupling capacitors for a power distribution system using an improved capacitor model
DE102017128833A1 (de) Physisches Design in einer magnetischen Umgebung
JP2004235279A (ja) インダクタ素子のシミュレーション方法及びその等価回路
CN111624407A (zh) 一种dc/dc变换器寄生参数提取方法
Kamo et al. An optimization method for placement of decoupling capacitors on printed circuit board
CN1845301B (zh) 硅基螺旋电感器件非对称等效电路模型参数的提取方法
Dhamodaran et al. Design of a multilayer on-chip inductor by computational electromagnetic modelling
CN107919356A (zh) 一种提高电容匹配度的版图结构及其实现方法
CN101667215B (zh) 一种线缆与金属板平面间谐振阻抗的计算和优化系统
CN111382534B (zh) 一种基于混合时域有限元算法的低频电小系统设计方法
Ye et al. Efficient 3-d capacitance extraction considering lossy substrate with multilayered green's function
Pokryvailo Analyzing electromagnetic modes of integrated busbars implemented as printed circuit boards (PCB)
WO2023032786A1 (ja) 多端子キャパシタの等価回路モデル作成方法、等価回路モデル作成プログラム、等価回路モデル作成プログラムを記憶した記憶媒体、シミュレーション方法およびシミュレーション装置
CN103714963A (zh) 用印制板设计电感器的方法
Osmanaj et al. Simulation and design of an integrated planar inductor using fabrication technology
CN109687511B (zh) 基于复电路模态功率的变流器并网系统振荡稳定判断方法
CN114997086A (zh) 一种双t型mim电容等效电路模型及其参数提取方法
Frankel Reactance networks for coupling between unbalanced and balanced circuits
CN116611377A (zh) 基于方形平面螺旋电感的阻抗匹配网络模型

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant