KR20080086856A - 인쇄회로기판, 그것의 설계 방법, 및 최종 제품의 메인보드 - Google Patents

인쇄회로기판, 그것의 설계 방법, 및 최종 제품의 메인보드 Download PDF

Info

Publication number
KR20080086856A
KR20080086856A KR1020080027124A KR20080027124A KR20080086856A KR 20080086856 A KR20080086856 A KR 20080086856A KR 1020080027124 A KR1020080027124 A KR 1020080027124A KR 20080027124 A KR20080027124 A KR 20080027124A KR 20080086856 A KR20080086856 A KR 20080086856A
Authority
KR
South Korea
Prior art keywords
layer
layers
signal lines
vias
printed circuit
Prior art date
Application number
KR1020080027124A
Other languages
English (en)
Inventor
시아오란 션
큉송 예
콩강 웨
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CNA2007100909090A external-priority patent/CN101031182A/zh
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20080086856A publication Critical patent/KR20080086856A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 인쇄회로기판, 그 인쇄회로기판의 설계 방법 및 그 인쇄회로기판을 사용하는 최종 제품의 메인보드에 관한 것이다. 상기 설계 방법은 외부층들에 인접하는 내부층들에 영역 단위로 라인들을 배선하는 단계와, 상기 외부층들을 배선을 사용하지 않거나 소수의 배선들을 사용하여 배열하고 상기 외부층들이 주요 접지의 기능을 하도록 관통 비아들을 통해 상기 외부층들을 상호 연결하는 단계와, 층 높이 및 선폭의 파라미터들을 설정하여 목표 임피던스 값을 제어하는 단계를 포함하는 것을 특징으로 한다. 상기 인쇄회로기판은 외부층들과 상기 외부층들 사이에 위치하는 적어도 하나의 내부층을 포함하되, 상기 외부층들에 인접하는 상기 내부층은 신호 라인들을 배열하는데 사용되고 상기 신호 라인들은 상기 내부층에 영역 단위로 배열되며, 상기 외부층들은 배선을 사용하지 않거나 소수의 배선들을 사용하여 배열되고 관통 비아들을 통해 주요 접지로서 상호 연결되는 것을 특징으로 한다.
다층형, 인쇄회로기판, 관통 비아 레이저 블라인드 비아, 기계적 블라인드 비아

Description

인쇄회로기판, 그것의 설계 방법, 및 최종 제품의 메인보드{PRINTED CIRCUIT BOARD, DESIGN METHOD THEREOF AND MAINBOARD OF TERMINAL PRODUCT}
본 발명은 인쇄회로기판(Printed Circuit Board: PCB) 기술에 관한 것으로, 특히 다층형 인쇄회로기판 및 그것의 설계 방법에 관한 것이다. 또한, 본 발명은 그러한 인쇄회로기판을 이용하는 최종 제품의 메인보드에 관한 것이다.
인쇄회로기판은 도전성 배선들과 절연된 물질들로 형성된 구조물로서, 다양한 통신 및 전자 장치들에 사용된다. 인쇄회로기판 기술은 계속적으로 발전되었으며, 그에 따라 초기의 단면형 기판이 양면형 기판으로 진화되었고 더 나아가 다층형 기판으로 진화되었다. 현재, 주로 4-층 기판과 6-층 기판이 널리 응용되고 있다. 인쇄회로기판의 발전 경향은 고밀도 배선(High Density Interconnection: HDI) 기술에 있으며, 그러한 고밀도 배선 기술에서는 마이크로비아(microvias) 기술을 이용하여 미세 라인들과 함께 마이크로비아들(microvias)을 배열하여 고밀도 배선을 달성함으로써 공간 활용도를 개선하고 있다. 일반적으로, 레이저 어블레이션(Laser Ablation), 플라스마 에칭(Plasma Etching), 포토-비아(Photo-via) 방식 등이 마이크로비아 기술에 이용될 수 있다.
현재, 6-층 1-레벨 1+4+1 구조의 HDI 기판 또는 6-층 2-레벨 1+1+2+1 구조의 HDI 기판을 포함하는 6-층 HDI 기판 구조가 최종적인 메인보드 PCB에 일반적으로 채택되고 있다. 장치들의 집적도가 점점 더 증가함에 따라 PCB이 하드웨어 비용이 점점 더 감소하고 있다. 메인보드 PCB의 비용은 전체 장치의 하드웨어 비용의 증가하는 부분이며, PCB에서의 신호 품질은 전체 장치의 성능에 직접적인 영향을 미친다. 따라서, 메인보드 PCB는 최종적인 제품의 성능과 가격에 영향을 미치는 주요 요소가 된다.
그러나, 기존의 6-층 HDI 기판은 과도한 제조 공정들과 긴 공정 사이클(cycle)과 수많은 기판 물질 층들 때문에 상대적으로 높은 가격을 가진다. 더욱이, 그러한 수많은 층들 중의 두 층들 간의 절연 강도가 보장되어야 한다는 사실과 너무 얇은 내부 절연층은 직접적으로 품질 저하를 초래하기 때문에 각각의 신호 층들 사이의 절연층이 너무 얇아서는 안 된다는 사실 때문에, 6-층 HDI 기판은 그 형태를 얇게 하는 것이 쉽지 않다. 최근, 대부분의 PCB 제조업자들에 의해 제공되는 비-레이저(non-laser) 비아 절연층은 일반적으로 기술적인 수준의 한계로 인해 4 밀(mil) 이상의 크기를 가지므로, 기존의 6-층 HDI 기판은 일반적으로 0.8 mm 이상의 두께를 가지며 그 제조비용은 0.8 mm 이하의 두께에 비례하여 증가할 것이다.
본 발명의 실시예들의 목적은 층 감소 설계를 통해 원래의 다층형 인쇄회로기판의 필수적인 성능들은 유지하면서 제조 비용을 감소시키고 기판의 신뢰성을 향상시킬 수 있는 인쇄회로기판 및 그 인쇄회로기판의 설계 방법을 제공함에 있다.
본 발명의 실시예들의 다른 목적은 층 감소 설계를 통해 제조 비용을 감소시키고 최종 제품의 메인보드의 신뢰성을 향상시킬 수 있는 최종 제품의 메인보드를 제공함에 있다.
상기 목적들을 고려하여, 본 발명은 하기의 기술적인 솔루션들로 구현될 수 있다.
본 발명의 일 측면에 따르면, 인쇄회로기판의 설계 방법은 외부층들에 인접하는 내부층들에 영역 단위로 라인들을 배선하는 단계와, 상기 외부층들을 배선을 사용하지 않거나 소수의 배선들을 사용하여 배열하고 상기 외부층들이 주요 접지의 기능을 하도록 관통 비아들을 통해 상기 외부층들을 상호 연결하는 단계와, 층 높이 및 선폭의 파라미터들을 설정하여 목표 임피던스 값을 제어하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 측면에 따르면, 인쇄회로기판은 외부층들과, 상기 외부층들 사이에 위치하는 적어도 하나의 내부층을 포함하되, 상기 외부층들에 인접하는 상기 내부층은 신호 라인들을 배열하는데 사용되고 상기 신호 라인들은 상기 내부층 에 영역 단위로 배열되며, 상기 외부층들은 배선을 사용하지 않거나 소수의 배선들을 사용하여 배열되고 관통 비아들을 통해 주요 접지로서 상호 연결되는 것을 특징으로 한다.
본 발명의 또 다른 측면에 따르면, 최종 제품의 메인보드는 기저대역 또는 고주파대역 모듈의 코어 칩을 포함하되, 상기 최종 제품의 메인보드는 표면층들과 그 표면층들 사이에 위치하는 두 개의 내부층들을 포함하여 구성되는 4-층 인쇄회로기판이며, 상기 표면층들은 각각 넓은 영역을 가지는 접지 구리판들로 구성되는 주요 기준 접지 층들인 상부층과 하부층을 포함하고, 상기 하부층 및 상부층의 넓은 영역을 가지는 상기 접지 구리판들은 관통 비아들을 통해 상호 연결되며, 상기 내부층들은 배선 영역들이 기능별로 구분되는 주요 배선층들이고, 상기 내부층들 사이의 거리는 상기 표면층들 각각과 그 표면층에 인접하는 내부층 사이의 거리보다 크거나 같으며, 상기 내부층들 각각의 배선 영역은 상기 내부층에 인접하는 층에서 넓은 영역을 가지거나 상기 내부층에 인접하는 층에서 수직으로 배열되는 진행 라인들을 가지는 상기 접지 구리판 영역에 해당되는 것을 특징으로 한다.
본 발명에 따른 최종 제품은 이동 전화기, PDA, 고정된 스테이션, 데이터 카드, MP3/4, GPS 네비게이션 위치추정 시스템, 모듈형 제품 및 그 변형들을 포함하며, 본 발명은 이에 한정되지 않는다. 본 발명에 따른 최종 제품의 메인보드는 기저대역 또는 고주파대역 모듈의 코어 칩을 포함하는 4-층 인쇄회로기판일 수 있다. 적어도 하나의 BGA-패키지형 장치가 상기 4-층 인쇄회로기판 상에 제공된다. 상기 BGA-패키지형 장치의 핀 피치는 1 mm, 0.8 mm, 0.65 mm, 0.5 mm, 0.4 mm 및 그것들 의 조합일 수 있으며, 본 발명은 이에 한정되지 않는다. 상기 4-층 인쇄회로기판의 기판 두께는 0.4 mm 내지 2 mm의 범위를 가질 수 있으면, 본 발명은 이에 한정되지 않는다.
본 발명의 실시예들에 따른 상기의 기술적인 솔루션들로부터 알 수 있듯이, 기존의 6-층 인쇄회로기판들은 과도한 제조 공정들 및 수많은 기판 물질층들로 인하여 그 제조 비용이 상대적으로 높다. 본 발명의 실시예들에서 제공되는 인쇄회로기판의 층 감소를 통한 설계 방법들에 있어서, 신호 라인들은 외부 표면 층들에 인접한 내부 층들의 영역 별로 배선되고; 외부 표면 층들은 배선 없이 또는 거의 배선이 없이 배열되고, 관통 비아들을 통해 주 접지로서 서로 연결되고; 선폭 및 층 높이의 파라미터들은 목표 임피던스 값을 조절하도록 설정된다. 상기 2개의 내부 층들은 주로 배선을 위한 층들로서, 각각의 층들은 짧은 층간 거리를 가지는 외부 표면 층들에 인접하고, 외부 표면 층들은 배선 없이 또는 거의 배선이 없이 배열되고, 그러므로, 외부 표면 층들은 관통 비아들을 통해 서로 잘 연결되어 각각의 인접한 내부 층들에 대해 좋은 리턴 전류 접지를 제공함으로써, 신호 간섭을 감소시킨다. 더구나, 상기 2개의 내부 층들간의 층간 거리는 2개의 내부 층들과 각각의 가장 가까운 외부 표면 층들간의 거리보다는 훨씬 크다(2배 이상, 바람직하게는 3배 이상). 결국, 전자기장의 공간 분포 이론에 의한 추론에 따르면, 그러한 거리로 배열된 상기 2개의 내부 층들에 있는 배선들 간의 간섭은 내부 층들에 있는 배선들 및 각각의 가장 가까운 표면 층에 있는 배선들 간의 간섭보다 훨씬 작을 수 있다. 배선된 무선 주파수 신호 라인들에 대한 임피던스를 일관성 있게 조절하는 것이 종국적인 임피던스 조절 목표값에 대해 우선된다는 사실에 비추어, 선폭과 층 높이는 종국적인 임피던스 조절값을 간접적으로 조절하기 위해서 일관성 있게 조절될 수 있다. 종국적인 임피던스 조절 목표값은 선폭/층 높이가 설계 파라미터에 도달하는 경우에만 보장될 수 있다. 그러므로, 본 발명의 실시예들에 따른 인쇄회로기판의 층 감소를 위한 설계 솔루션에 의하면, 신호 간섭을 적절하게 조절할 수 있으며 임피던스 조절을 가능하게 하여, 원래의 다중층 인쇄회로기판의 핵심적 성능들을 유지하면서도 제조비용을 크게 감소시킬 수 있다.
본 발명에 따른 4-층 인쇄회로기판 및 그것의 설계 방법에 있어서, 층 감소 설계를 통해 PCB 제조 비용을 감소시키는 본 발명의 설계 사상은 M-층 기판을 N-층 기판(M>N)으로 감소시키는 설계에 확대되어 적용될 수 있다.
기계적인 블라인드 비아들을 구비하는 2+2 구조의 4-층 인쇄회로기판의 표면층들과 그것들에 인접하는 각각의 내부층들은 양면형 기판들로 구현된다. 양면형 기판에는 종래의 HDI 기판에서 사용되는 레이저 블라인드 비아들 대신에 기계적인 비아들이 제공된다. 4-층 인쇄회로기판의 경우, 상기 표면층들 중의 하나에 배열되는 장치들은 돌출 방향으로 상기 표면층들 중 다른 하나에 배열되는 장치들로부터 옮겨진다. 상기 다층형 기판에는 종래의 HDI 기판에서 사용되는 매립형 비아들 대신에 관통 비아들이 제공된다. 따라서, 종래의 HDI 기판들에 사용되던 레이저 천공 공정이 생략될 수 있다. 더욱이, 본 발명의 관통 비아들의 표면 영역들은 화이트 오일로 코팅되어야 한다는 공정 요구조건이 있다.
본 발명에 따른 인쇄회로기판의 층 감소를 통한 설계에 있어서, 회로기판의 균등한 성능들을 유지하면서 인쇄회로기판의 비용을 감소하고 인쇄회로기판의 신뢰성을 향상시키기 위하여, 실 1-레벨 1+4+1 구조의 레이저 비아들을 가지는 6-층 HDI 기판과 2-오더 1+1+2+1+1 구조의 레이저 비아들을 가지는 6-층 HDI 기판은 레이저 블라인드 비아들을 가지는 1+2+1 구조의 4-층 인쇄회로기판 또는 기계적인 블라인드 비아들을 가지는 2+2 구조의 기판들로 대체될 수 있다.
본 발명에 따라 제공되는 기술적인 솔루션에 있어서, 별도의 완전한 접지층이 없은 경우 신호 반환 전류는 신호 크로스토크(crosstalk)를 적절히 제어함으로써 향상될 수 있으며, 접지 구리판의 완전한 연결 기술과 신호들을 그룹별로 처리하는 기술 등과 같은 방법들을 사용하여 전체 기판의 잡음을 감소하고 중요한 신호들의 품질을 효과적으로 보장하여, 기계적인 블라인드 비아들을 가지는 2+2 구조 또는 레이저 블라인드 비아들을 가지는 1+2+1 구조의 4-층 PCB 기판의 성능을 레이저 비아들을 가지는 6-층 HDI 기판을 위한 설계에 의해 달성되는 성능보다 떨어지지 않도록 보장할 수 있다. 본 발명에 따른 PCB 설계 기술의 응용은 효과적으로 PCB 비용을 20% 이상 감소시킬 수 있으며, 제품들의 경쟁성과 이득을 크게 향상시킬 수 있고, 제품들의 신뢰성을 향상시킬 수 있어서, 최종 제품의 설계를 위한 핵심 기술들이 될 수 있다.
본 발명에 따르면, 예를 들어, 레이저 비아들과 매립형 블라인드 비아들을 가지는 기존의 6-층 기판 PCB의 층 감소 설계를 통해 기계적인 블라인드 비아들을 가지는 2+2 구조 또는 레이저 블라인드 비아들을 가지는 1+2+1 구조의 4-층 기판들 로 축소될 수 있다. 소비되는 물질들이 감소되고, 공정들이 간소화되며, 제조 사이클이 단축되고, 많은 제조업자들이 이용가능하여, 제조 비용과 물질 비용 모두가 감소된다. 층 감소 설계를 통해 PCB 제조 비용을 감소시키는 본 발명의 설계 사상과 기술적인 세부 사항들은 M-층 기판을 N-층 기판(M>N)으로 감소시키는 설계에 확대되어 적용될 수 있다.
본 발명은 신호 배선 룰들, 간섭 조절, 임피던스 조절, 완전한 리턴 전류 접지 및 라미네이트된 층들 및 비아들의 배열을 다루고, 그러므로, 레이저 블라인드 비아들을 구비한 1+2+1 구조 또는 기계적 블라인드 비아들을 구비한 2+2 구조의 4-층 PCB는 레이저 비아들 및 매립 블라인드 비아들을 구비하는 6-층 PCB의 균등한 성능지표에 대한 요건을 성취한다. 제시된 데이터는 단순히 권장값에 불과하고 구체적인 제조 특성에 따라 가변될 수 있다. 제조자에 의해 가변된 파라미터들 및 문맥상 제시된 파라미터 최적화는 본 특허 출원의 범위에 속할 것이다.
본 발명의 4-층 인쇄회로기판의 신뢰성은 원래의 6-층 기판의 그것보다 우수하다.
본 발명의 4-층 인쇄회로기판의 총 기판 두께는 라미네이트의 두께를 변경함으로써 편리하게 조절될 수 있다. 라미네이트들은 널리 적용되는 종래의 기판 물질로, 공급 부족(short supply)의 위험이 없다. 2개의 라미네이트들은 기계적 블라인드 비아들을 구비한 기판을 위해 사용되고, 그러므로, 기판의 편평함을 보장하는 전제 조건하에서 사용되고, 현재의 기술수준에 기초하여 사용된다. 제조가능한 가장 얇은 라미네이트는 실제 공정에서 0.2 mm/0.9 mm의 두께를 가지고, 조절 가능 한 기판두께는 0.7 mm/0.9 mm이다. 이러한 값은 6-층 1-레벨 HDI 기판의 종래 기판 두께보다 약간 작은 수치이다. 이값은 기판의 강도에 대해 특별한 요건을 요구하는 박형 장치의 설계에 적합하다. 제조자의 기술적 능력이 발전함에 따라, 전체 기판은 또한 6-층 기판보다 가격면에서 우위를 유지하면서 더 박형으로 제조될 수 있다.
이하, 본 발명을 그 실시예들을 참조하여 설명한다. 그러나, 본 발명은 청구항들에 의해 정의되는 다양한 실시예들로 구현될 수 있다. 본 발명의 실시예들에 대한 설명은 첨부된 도면들을 참조하여 이루어지며 동일한 구성요소들은 동일한 참조부호로 나타내어진다.
더욱이, 본 명세서에서 주어지는 주요한 핵심 파라미터들은 검증된 파라미터들이나 기술적인 수준의 진보에 따라 변화될 수 있다. 그러므로, 기술적인 수준의 진보에 따른 파라미터들의 최적화와 본 명세서에서 제시되는 최적화된 사상에 따른 변형들은 본 발명의 범위에 포함되는 것으로 간주되어야 한다.
본 명세서에서 사용되는 "넓은 영역을 가지는 완전한 접지"와 "넓은 영역을 가지는 접지 구리 판"과 같은 개념들은 상대적인 개념들로서, 그것들 각각은 관련된 층 안의 배선층의 기준층 안의 돌출 영역이거나 완전한 접지 구리 판을 구비하는 영역으로서 배선을 가지지 않거나 소수의 배선들을 가지는 기준층 안의 그러한 영역을 나타낸다. 소수의 배선들을 가지는 경우에는, PCB 기판의 성능 파라미터들에 대한 그것들의 영향은 제한되며 당업자에게 알려진 것으로서 특정한 시나리오에 따라 당업자에 의해 허용가능한 범위로 제한될 수 있다.
고밀도 배선(High Density Interconnection: HDI) 인쇄회로기판의 라미네이트 구조에 대해 설명하면 다음과 같다.
1) 6-층 1-레벨 1+4+1 구조의 HDI 기판인 경우(1+4+1은 HDI 기판의 라미네이트 구조를 나타냄), 전체 기판의 층들의 개수는 6 개이다.
상기 구조는 비아들을 구비하는 일반적인 4-층 기판과 같은 4-층 기판이 먼저 제조된다는데 그 특징이 있다. 4-층 기판은 6-층 기판의 중앙에 위치하여 6-층 기판의 제 2, 3, 4 및 5 층들로 정의될 수 있다. 그리고 나서, 프리프레그(prepreg)와 구리 포일(foil)이 층 추가 방식을 통해 4-층 기판의 상부면 및 하부면에 라미네이트되어 6-층 기판의 제1 및 6 층들 즉, 두 개의 외부층들을 형성한다. 1-레벨 블라인드 비아들은 제1 층 라인들과 제6 층 라인들을 형성하기 전에 제조되어 제1 및 2 층들과 제5 및 6 층들을 각각 상호 연결할 수 있다.
2) 6-층 2-레벨 1+1+2+1 구조의 HDI 기판인 경우(1+1+2+1은 HDI 기판의 라미네이트 구조를 나타냄), 전체 기판의 층들의 개수는 6 개이다.
상기 구조는 비아들을 구비하는 일반적인 2-층 기판과 같은 2-층 기판이 먼저 제조된다는데 그 특징이 있다. 2-층 기판은 6-층 기판의 중앙에 위치하여 6-층 기판의 제3 및 4 층들로 정의될 수 있다. 그리고 나서, 프리프레그와 구리 포일이 층 추가 방식을 통해 2-층 기판의 상부면 및 하부면에 라미네이트되어 6-층 기판의 제2 및 5 층들 즉, 두 개의 외부층들을 형성한다. 1-레벨 블라인드 비아들은 제2 층 라인들과 제5 층 라인들을 형성하기 전에 제조되어 제2 및 3 층들과 제4 및 5 층들을 각각 상호 연결할 수 있다.
제2 및 5 층들이 제조된 후, 프리프레그와 구리 포일이 층 추가 방식을 통해 제2 및 5 층들의 표면들에 라미네이트되어 6-층 기판의 제1 및 6 층들 즉, 두 개의 외부층들을 형성한다. 1-레벨 블라인드 비아들은 제1 층 라인들과 제6 층 라인들을 형성하기 전에 제조되어 제1 및 2 층들과 제5 및 6 층들을 각각 상호 연결할 수 있다.
3) 레이저 블라인드 비아들을 구비하는 4-층 1+2+1 구조의 HDI 기판인 경우(1+2+1은 HDI 기판의 라미네이트 구조를 나타냄), 전체 기판의 층들의 개수는 4 개이다.
상기 구조는 비아들을 구비하는 일반적인 2-층 기판과 같은 2-층 (양면형) 기판이 먼저 제조된다는데 그 특징이 있다. 2-층 기판은 4-층 기판의 중앙에 위치하여 4-층 기판의 제 2 및 3 층들로 정의될 수 있다. 그리고 나서, 프리프레그와 구리 포일이 층 추가 방식을 통해 2-층 기판의 상부면 및 하부면에 라미네이트되어 4-층 기판의 제1 및 4 층들 즉, 두 개의 외부층들을 형성한다. 1-레벨 블라인드 비아들은 제1 층 라인들과 제4 층 라인들을 형성하기 전에 제조되어 제1 및 2 층들과 제3 및 4 층들을 각각 상호 연결할 수 있다.
4) 기계적인 블라인드 비아들을 구비하는 2+2 구조의 HDI 기판인 경우(2+2는 PCB 기판의 라미네이트 구조를 나타냄), 전체 기판의 층들의 개수는 4 개이다.
상기 구조는 비아들을 구비하는 일반적인 2-층 기판과 같은 두 개의 2-층 기판들 먼저 제조된다는데 그 특징이 있다. 라미네이트 순서대로, 두 개의 2-층 기판 들 중 하나는 4-층 기판의 제1 및 2 층들로 정의되며 다른 하나는 4-층 기판의 제 3 및 4 층들로 정의된다. 그리고 나서, 두 개의 2-층 기판들이 라미네이트 순서대로 라미네이트 되어 4-층 기판을 형성한다. 제1 및 4 층들을 상호 연결하는 비아들은 4-층 기판들 상에 제조될 수 있다.
기존의 6-층 HDI 기판들은 과도한 제조 공정들로 인하여 제조 비용이 상대적으로 높다. 그러나, 본 발명의 실시예들은, 층 감소 설계를 통해 원래의 다층형 인쇄회로기판들의 필수적인 성능들을 유지하면서도 제조 비용을 감소시킬 수 있으며 신뢰성을 증가시킬 수 있는, 기존의 6-층 HDI 기판들을 대체하는 레이저 블라인드 비아들(도 5 내지 11 참조)을 구비하는 4-층 구조의 HDI 기판 또는 기계적인 블라인드 비아들(도 12 내지 15 참조)을 구비하는 4-층 구조의 인쇄회로기판의 설계 방법을 제공한다.
제1 실시예
도 5를 참조하면, 본 발명의 실시예에 따라 설계된 레이저 블라인드 비아들을 구비하는 4-층 HDI 기판은 두 개의 외부층들인 제1 층(10) 및 제4 층(40)과, 두 개의 내부층들인 제2 층(20) 및 제3 층(30)과, 레이저 블라인드 비아(55)와, 매립 비아(buried via)(60)와, 관통 비아(through via)(70)를 포함하여 구성된다. 도 5에 도시된 구조는 단지 본 발명의 실시예에 따른 구조들의 하나의 예시일 뿐이다. 도 6 내지 11은 레이저 블라인드 비아들을 구비하는 4-층 인쇄회로기판의 더 많은 구조들을 개략적으로 도시하고 있다. 이하 구체적인 기술적 세부사항들을 바람직한 실시예들과 함께 설명한다.
레이저 블라인드 비아들을 구비하는 4-층 HDI 기판의 라미네이트된 층들의 설계를 위한 구체적인 파라미터들이 하기 표 1에 나타나있다.
기판 두께: 가변 허용 오차: +/- 0.1 mm
기준 라미네이트 구조:
물질 층 이름 총 두께
구리 상부 25 ㎛
프리프레그(FR4/LDP) 프리프레그 1080 60-80 ㎛(예: 60,70,80 ㎛)
구리 층 2 25 ㎛
프리프레그(FR4) 라미네이트 가변
구리 층 3 25 ㎛
프리프레그(FR4/LDP) 프리프레그 1080 60-80 ㎛ (예 60,70,80 ㎛)
구리 하부 25 ㎛
표면층들과 그것들에 인접하는 대응되는 내부층들 사이의 두께들(즉, 상부층과 제2 층 사이의 프리프레그의 두께와 제3 층과 하부층 사이의 프리프레그의 두께)은 60 ㎛에서 80 ㎛ 사이의 범위를 가진다.
세 개의 예들에 있어서 표면층들과 그것들에 인접하는 대응되는 내부층들 사이의 두께들은 각각 60 ㎛, 70 ㎛ 및 80 ㎛이다.
제1 예에 있어서, 프리프레그들의 물질은 순전한 프리프레그이고, 표면층들과 그 대응하는 인접 내부층들 사이의 프리프레그들의 두께들은 60 ㎛이며, 제2 층과 제3 층 사이의 라미네이트의 물질도 프리프레그이나 가변적인 두께를 가진다. 상부층, 제2 층, 제3 층 및 하부층 각각은 구리로 이루어지며 25 ㎛의 두께를 가진다. 제1 예에서 설명되는 레이저 블라인드 비아들을 구비하는 4-층 HDI 기판의 물질들, 파라미터들 및 구조적인 계층구조는 소형화의 요구조건을 만족시킬 수 있으며 정상적인 사용 성능을 보장할 수 있다.
제2 예에 있어서, 프리프레그들의 물질은 순전한 프리프레그이고, 표면층들과 그 대응하는 인접 내부층들 사이의 프리프레그들의 두께들은 70 ㎛이며, 제2 층과 제3 층 사이의 라미네이트의 물질도 프리프레그이나 가변적인 두께를 가진다. 상부층, 제2 층, 제3 층 및 하부층 각각은 구리로 이루어지며 25 ㎛의 두께를 가진다. 제2 예에서 설명되는 레이저 블라인드 비아들을 구비하는 4-층 HDI 기판의 물질들, 파라미터들 및 구조적인 계층구조는 소형화의 요구조건을 만족시킬 수 있으며 정상적인 사용 성능을 보장할 수 있다.
제3 예에 있어서, 프리프레그들의 물질은 순전한 프리프레그이고, 표면층들과 그 대응하는 인접 내부층들 사이의 프리프레그들의 두께들은 80 ㎛이며, 제2 층과 제3 층 사이의 라미네이트의 물질도 프리프레그이나 가변적인 두께를 가진다. 상부층, 제2 층, 제3 층 및 하부층 각각은 구리로 이루어지며 25 ㎛의 두께를 가진다. 제3 예에서 설명되는 레이저 블라인드 비아들을 구비하는 4-층 HDI 기판의 물질들, 파라미터들 및 구조적인 계층구조는 소형화의 요구조건을 만족시킬 수 있으며 정상적인 사용 성능을 보장할 수 있다.
대량 생산을 위한 가공보장설계(Design for Manufacture: DFM)의 요구조건과 제조업자들의 현재의 기술적인 능력들에 따른 권고사항에 따르면, 상기 라미네이트는 4 밀(mil) 이상의 두께를 가지며 바람직하게는 8 밀 이상의 두께를 가지는데, 그 두께는 다음과 같은 일련의 값들을 가질 수 있다.
상기 두께의 값들은 0.1 mm/0.2 mm/0.3 mm/0.4 mm/0.5 mm/0.6 mm/0.7 mm/0.8 mm/0.9 mm 및 그 이상이다. 이러한 데이터는 기판 물질들의 일련의 값들이 변동함에 따라 변동할 수 있다. 현재로서는, 제조업자들에게 권고되는 최소 기판 두께는 0.5 mm이며, 라미네이트의 두께는 8 밀이고, 기판의 두께는 라미네이트의 두께가 증가함에 따라 증가할 것이다. 기판 두께는 최적화를 위해 증가시킬 수 있다. 그러나, 기판 두께는 매우 얇은 디자인 요구조건을 만족하기 위하여 기술적 수준의 진보에 따라 감소될 수도 있다. 프리프레그 1080은 비용이 저렴하고 수지 코팅된 동박(Resin Coated Copper: RCC)으로 구성되는 기판보다 강도가 높은 기판을 구성하며, 현재 가장 많이 사용되는 기판 물질로 선택되고 있다.
이하, 본 발명의 실시예에 따른 6-층 HDI 기판을 층 감소(layer reduction)를 통해 레이저 블라인드 비아들을 구비하는 4-층 HDI 기판으로 감소시키는 설계 방법을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 설계 방법을 개략적으로 도시하는 도면이며, 그 설계 방법은 다음과 같은 단계들을 포함한다.
A1. 신호 라인들이 외부층들에 인접하는 내부층들에 영역 단위로 배선된다.
상기 신호 라인들은 두 개의 내부층들이 주요 배선층들이 되는 일반적인 원리로 기능적인 영역들에 배선된다.
A2. 외부층들이 배선을 사용하지 않거나 소수의 배선들을 사용하여 배열되고, 관통 비아들을 통해 상호 연결되어 주요 기준 접지의 역할을 하며, 두 개의 내부층들 각각에서 배선들을 위한 주요 반환 전류 접지(primary return current ground)를 제공하여, 완전한 반환 전류 경로(complete return current path)가 신호의 크로스토크를 감소하도록 제공될 수 있다.
A3. 선폭 및 층 높이의 파라미터들이 목표 임피던스 값을 조절하도록 설정된다.
선폭/층 높이/절연 DK 값/구리 두께의 파라미터들이 그 선폭/층 높이/절연 DK 값/구리 두께의 일관성을 제어하여 결과적인 목표 임피던스 값을 간접적으로 제어하도록 설정된다. 그 결과적인 목표 임피던스 값은 그 선폭/층 높이/절연 DK 값/구리 두께가 그 설계된 파라미터들로 설정되는 경우 보장될 수 있다. 절연 DK 값/구리 두께의 변화는 임피던스의 값에 거의 영향을 미치지 않으며, 단지 대략 1 ohm 정도의 변화만을 야기하므로, 두 개의 요소들의 영향은 무시할 수 있다.
상기의 단계들 A1, A2 및 A3은 반드시 그 순서일 필요가 없으며 그 언급된 순서는 설명의 편의를 위한 것임에 유념해야 한다.
이하, 본 발명의 실시예를 도 1에 도시된 설계 방법과 관련하여 더 상세히 설명하며, 하기와 같은 사항들이 포함된다.
1. 관통 비아 파라미터들 및 선폭/라인 피치의 설정
본 발명이 실시예는 기존의 6-층 기판과 동일한 관통 비아 파라미터들 및 선폭/라인 피치의 설정들을 사용한다. 본 발명에서 제시되는 주요 핵심 파라미터들은 검증된 파라미터들이나 기술적인 수준의 진보에 따라 변화될 수 있다.
1) 레이저 블라인드 비아: 천공(drilling) 직경 N은 5 밀이며 연결 패드(PAD) 직경은 12 밀이다. 제조업자들의 기술적인 능력들이 진보함에 따라 레이저 천공 직경 N은 지속적으로 감소될 수 있으며 천공된 패드 직경 M도 그에 따라 감소될 수 있다. 레이저 천공 직경 N과 천공된 패드 직경 M의 권장되는 관계는 M>=N+D이며, 여기서 D는 증분값으로 D>=6 밀이다.
2) 기계적인 매립 비아 및 관통 비아: 천공 직경 N>=8 밀이고 패드 직경 M>=N+D 이며, 여기서 D>=10이다. 패드 직경이 증가할수록 제조 비용을 감소한다. 그러므로, N은 M도 증가시키면서 최적화를 위해 증가될 수 있으나, 바람직한 선폭 및 라인 피치는 보장될 것이다.
3) 대량 생산을 위한 선폭/라인 피치: 선폭/라인 피치는 제조업자들의 현재의 기술적 수준에 따라 3 밀/3 밀 이상이다. 선폭/라인 피치는 최적화를 위해 증가될 수 있으며, 제조 비용은 감소될 것이다.
4) 구리판으로부터 다른 라인들 및 패드까지의 거리들은 6 밀 이상이다. 이러한 거리들이 증가할수록 제조 비용을 감소할 것이나, 구리판의 유효 영역은 감소하게 되어 중요한 신호들을 격리하고 보호하는 효과는 감소하게 된다. 그러므로, 상기한 모든 사항들이 고려되어야 한다.
2. 신호 층 배선
4-층 이동 전화기용 기판을 예로 들면, 두 개의 외부층들 중의 하나는 키보드 배열면 및/또는 액정표시장치(Liquid Crystal Display: LCD) 화면이 배열되는 면이 되며, 다른 하나는 주요 장치들이 배열되는 면이 된다.
본 발명이 실시예에 따른 설계 방법에 있어서, 신호 층 배치의 일반적인 원칙은 기능들에 따른 엄격한 영역 분리 방식으로 이루어져, 고주파수(Radio Frequency: RF) 신호 영역 및 디지털 신호 영역이 발생되고 두 영역들은 각각 외부의 보호 박스/캐버티로 배열된다. 그러한 배치 구조에서, 배선들을 가능하면 가까운 표면에서 짧은 라인들을 통해 상호 연결하도록, 가능하면 그 영역들 내부의 각각의 내부 기능적 모듈들에 대하여, 장치들은 회로 신호의 진행 방향으로 배열된다. 배선들이 내부면에서 라인들을 통해 상호 연결되어야 하더라도, 짧은 라인들이 고려되어야 하며 되도록이면 크로스토크를 일으켜서는 안 된다. 기능적 모듈의 구분들은 분명하고 합리적일 것이며 배치 구조에서 배열된 장치들의 외관도 분명할 것이다.
신호 층 배선의 일반적인 원칙은 두 개의 내부층들이 주요 배선층들이 되며 두 개의 외부층들이 가능하면 배선을 사용하지 않고서 배열된다는 것이다. 두 개의 내부층들에서의 배선 동안에, 각각의 층들에서의 배선의 원칙은 가능하면 그 배선에 대응하는 인접하는 층의 영역이 넓은 영역을 가지는 접지 구리판 또는 수직으로 배열된 몇 개의 배선들로 배열된다는 것이다. 외부층이 하부층인 경우, 표면층 라인들은 짧은 라인들로 경유 되어야 하며 표면층 라인들은 가능하면 전체 장치에서의 방사 간섭을 감소하도록 보호 캐버티/박스 내부에 위치할 것이다.
이하, 각각의 신호 라인들에 대한 배선 설계를 상세히 설명한다.
2.1. RF 신호 라인들에 대한 처리
RF 신호 라인들은 내부층들에 배열되고, 그에 인접하는 두 개의 층들이 넓은 영역을 가지는 완전히 접지들이 된다. RF 신호 라인들은 키보드 배치면에 인접하는 내부층에 배열되거나 장치 배치면에 인접하는 내부층에 배열될 수 있다. RF 신호 라인들은 표면층들에 배열될 수도 있으며, 그에 인접하는 층이 넓은 영역의 완전한 접지가 된다.
2.2. 전력 라인들에 대한 처리
1) 주요 전력 라인들은 내부층에, 바람직하게는 키보드 배치면에 인접하는 내부층에 기판 가장자리를 따라 배열된다. 예를 들어, 주요 전력 라인들은 키보드 배치면에 인접하는 내부층의 기판 가장자리에 배치될 수 있으며, 두 개의 인접하는 층들은 넓은 영역을 가지는 접지 구리판들로 배열되고 상이한 층들에서의 접지 구리판들은 서로 적절히 연결된다. 주요 전력 라인들과 기판 가장자리는 넓은 접지 라인 또는 구리판에 의해 서로 격리되거나, 격리 접지를 다른 층의 접지로 적절히 연결하기 위하여 접지 비아들이 격리 접지의 길이 방향으로 격리 접지에서 일정한 간격으로 추가될 수 있다.
2) 다른 전력 라인들은 내부층에, 바람직하게는 키보드 배치면에 인접하는 내부층에 배열된다. 가능하다면, 배선들은 키보드 패드와의 수직적인 중첩을 피할 것이며, 되도록이면 드물게 다른 내부층의 배선들과 교차할 것이며, 불가피한 경우 되도록이면 수직적으로 교차할 것이다.
2.3. 중요한 오디오 신호 라인들에 대한 처리
중요한 오디오 신호 라인들은 바람직하게는 키보드 배치면에 인접하는 내부층에 배선된다. 배선된 오디오 신호 라인들은 넓은 영역을 가지는 접지 구리판으로 배열된 키보드 배치면의 일부분에 대응하고 키보드 패드들과는 이격되며, 오디오 신호 라인들에 인접하는 다른 내부층의 일부는 되도록이면 완전한 접지 구리판이다. 배선들이 그러한 부분에 배열되어야 한다면, 그 배선들은 되도록이면 그 개수가 적고 수직으로 배열되나 되도록이면 클럭 신호 라인들이 아니다. 오디오 신호 라인들이 주요 장치의 배치면에 인접하는 내부층에 배열된다면, 그러한 내부층에 인접하는 두 개의 인접층들은 되도록이면 완전한 접지 구리판들이며 특히 주요 장치의 배치면에서의 전력 신호들 및 고속 신호들을 위한 장치 핀 패드들은 피해야 한다. 오디오 신호 라인들은 다른 층 또는 동일한 층에서 넓은 영역을 가지는 접지와 충분히 연결되는 접지 라인을 통해서 동일한 층에서의 주변 신호 라인들로부터 격리된다.
일반적으로, 오디오 신호 라인들은 밖으로 매우 짧게 연장되거나 보호 박스/캐버티 내에서 한정된 길이를 가지지 않는다면 표면층에 배열되지 않는다. 오디오 신호의 품질이 보장되도록, 표면층에서의 오디오 신호 라인들을 위한 핀 패드들 아래의 인접층은 완전한 접지구리판들일 것이다.
2.4. 데이터 버스들에 대한 처리
데이터 버스들은 바람직하게는 주요 장치 배치면에 인접하는 내부층에 배선된다. 데이터 버스들은 되도록이면 동일한 층에 배선되며, 표면층의 짧은 라인은 데이터 버스들이 교차하는 경우 층의 스위칭을 위해 필요하다. 일반적으로, 기존의 데이터 버스들은 카테고리나 클러스터 단위로 구별되지 않는다. 그러나, 본 발명의 실시예에 따른 설계 방법에 있어서는, 데이터 버스들은 카테고리 단위로 클러스터링 되고 클러스터 단위로 배선되며, 클러스터들은 접지 라인을 통해 서로 격리되어 크로스토크를 감소시킨다. 격리를 위한 접지 라인은 넓은 영역을 가지는 접지 및 다른 층들에서의 접지와 서로 충분히 연결된다. 예를 들어, 구별가능한 데이터 버스 클러스터들은 LCD 데이터 라인들, 인터페이스 라인들, Joint Test Action Group(JTAG) 라인들, 직렬 포트 라인들, User Identity Module(UIM) 라인들, 키보드 라인들, 멀티미디어 데이터 라인들과 어드레스 라인들을 포함한다.
2.5. 클럭 신호 라인들에 대한 처리
클럭 신호 라인들은 바람직하게는 키보드 배치면에 인접하는 내부층에 배선된다. 배선된 클럭 신호 라인들은 넓은 영역을 가지는 접지 구리판으로 배열된 키보드 배치면의 일부분에 대응하고 키보드 패드들과는 이격되며, 배선 신호 라인들에 인접하는 다른 내부층의 일부는 되도록이면 완전한 접지 구리판이다. 배선들이 그러한 부분에 배열되어야 한다면, 그 배선들은 되도록이면 그 개수가 적고 수직으로 배열되나 되도록이면 오디오 신호 라인들이 아니다.
2.6. 멀티미디어 신호 라인들에 대한 처리
멀티미디어 신호 라인들은 바람직하게는 주요 장치 배치면에 인접하는 내부층에 배선된다. 멀티미디어 신호 라인들은 되도록이면 동일한 층에 배선되며, 표면층의 짧은 라인은 멀티미디어 신호 라인들이 교차하는 경우 층의 스위칭을 위해 필요하다. 일반적으로, 기존의 멀티미디어 신호 라인들은 카테고리나 클러스터 단위로 구별되지 않는다. 그러나, 본 발명의 실시예에 따른 설계 방법에 있어서는, 멀티미디어 신호 라인들은 카테고리 단위로 클러스터링 되고 클러스터 단위로 배선되며, 클러스터들은 접지 라인을 통해 서로 격리되어 크로스토크를 감소시킨다. 격리를 위한 접지 라인은 넓은 영역을 가지는 접지 및 다른 층들에서의 접지와 서로 충분히 연결된다.
2.7. 주요 접지의 설계
6-층 HDI 기판에서, 내부층들 중의 하나는 주요 접지의 역할을 할 수 있으며 이는 신호들에 대한 반환 전류 경로를 제공하는데 사용되어 그 신호들 간의 크로스토크를 감소시킨다. 그러한 6-층 HDI 기판에서, 넓은 영역을 가지는 완전한 반환 전류 접지는 주요 접지의 역할을 하는 내부층을 구비함으로써 제공될 수 있으며, 주요 접지를 신호 반환 전류 경로로 사용하는 신호들 간의 크로스토크가 낮다. 대조적으로, 4-층 HDI 기판은 단지 두 개의 내부층들을 포함하며, 두 개의 내부층들 중의 하나를 주요 접지로 작용하게 하는 것이 불가능하여 완전한 주요 접지가 어느 층에서도 제공될 수 없다. 결과적으로, 4-층 기판의 주된 문제점은 주요 접지의 구리판이 불완전하다는데 있으며, 그에 따라 고속 신호들의 반환 전류 경로가 불연속적이고 불완전하게 되어 크로스토크가 발생할 수 있다. 본 발명의 실시예의 설계에 있어서, 두 개의 외부층들은 배선을 전혀 사용하지 않거나 되도록이면 적은 수의 배선을 사용하여 배열되고 관통 비아들을 통해 서로 충분히 연결되어 두 개의 내부층들에서의 배선들에 주요 반환 전류 접지를 제공하는 주요 기준 접지의 역할을 하게 되어, 완전한 반환 전류 경로가 제공될 수 있고 신호의 크로스토크가 감소될 수 있다. 배선이 완성된 후, 모든 뱅크 영역들은 접지로 확대되고 접지 구리판의 패치들(patches)은 충분한 접지 비아들을 통해 대영역 접지 구리판과 충분히 연결된다.
2.8. 전체 기판의 EMC 성능을 효과적으로 향상시키기 위한 BGA 영역에서의 배선 방법: 이 배선 방법은 4-층 기판에 한정되어 적용되는 것이 아니라 레이저 블라인드 비아들을 구비하는 모든 HDI 기판들에 적용될 수 있다.
1) 레이저 마이크로비아들은, 레이저 관통 비아들의 패드들이 신호들에 의해 사용되는 기판 표면층에서의 영역을 증가시키지 않도록, 장치 패드들의 바로 아래에 배열된다.
2) 상기 표면은 배선을 사용하지 않고 넓은 영역을 가지는 접지 메쉬(mesh) 구리판으로 확대되어 배열되며, 넓은 영역을 가지는 구리판의 연속성 및 균일성은 되도록이면 현재의 PCB 제조 공정으로 보장될 것이다. 그 표면에서의 접지 메쉬 구리판은 장치들의 기준 평면 층의 역할을 할 수 있으며 그 장치들의 잡음들을 효과적으로 흡수할 수 있다. 상기 접지 메쉬는 종래의 고속 디지털 기판의 어떠한 접지 평면 층보다 장치들에 더 가깝기 때문에 최대의 접지 평면의 효과를 가진다. 결과적으로, 장치들의 본체들로부터 방사된 EMI 잡음들이 상당히 감소될 수 있다.
3) 표면이 배선들로 배열된다면, 그 배선들은 표면층에서의 대영역 접지 구리판의 상호 접속성을 손상시키지 않도록 되도록이면 그 길이가 짧다.
4) 주요 배선층은 서브-표면층(즉, 표면층에 인접하는 내부층)이다. 마찬가지로, 표면층에서의 대영역 접지 메쉬 구리판은 서브-표면층에서의 수많은 배선들을 위한 주요 기준 반환 전류 접지를 제공한다. HDI 기판의 구조로 인해, 표면층과 서브-표면층 사이의 거리는 종래의 층들 간의 거리보다 짧으므로, 이 경우 다양한 신호들은 그 반환 전류 접지에 가장 가깝게 되어 그 신호들의 대부부의 에너지는 그 신호들의 반환 전류 접지와 그 신호들 사이에서 결합될 수 있어서, 외부로 향하는 방사가 상당히 감소될 수 있다.
5) 신호 라인들의 신호 기준 평면(즉, 인접하는 표면층)으로부터 서브-표면층에 배열된 신호 라인들의 거리는 일반적으로 동일한 층의 신호들 사이의 가장 짧은 거리보다 훨씬 더 짧으며, 일반적으로 2.8:4 이하이다. 그러므로, 신호들 간의 크로스토크는 그 신호들과 그것들의 반환 전류 신호들 사이의 결합된 부분보다 훨씬 낮으며, 그 신호들 간의 크로스토크가 효과적으로 억제될 수 있다.
6) 표면층에서의 접지 메쉬 구리판은 표면층에서의 장치들의 설치 패드들의 존재로 인하여 완전히 연속적이지 못하다. 주요 불연속 영역은 BGA 장치 영역이라 불려진다. BGA 장치 패드의 직경은 일반적으로 10 밀, 12 밀, 14 밀, 16 밀 등이 될 수 있다. 그러나, 규칙 1)이 지켜지면, PITCH>=0.5 mm의 BGA 패드들은 기존의 PCB 제조 공정 능력들의 조건하에서 구리판을 통해 상호 연결될 수 있다.
7) PCB 설계 툴에서 스페이싱 룰 세트(Spacing Rule Set)를 위한 설계 룰들은 하기의 룰들을 포함한다.
P=2S+W P>=0.5 mm W>=3 mm
P: BGA 패드 핀들의 중심들 간의 거리
S: 구리판 또는 배선 및 패드 간의 거리
W: 구리판 또는 배선의 가장 좁은 폭
신호 층에서의 배선에 대한 상술한 설명들은 다음과 같이 요약된다.
기존의 6-층 기판에서의 배선은 4 개의 내부층들이 존재하기 때문에 쉽게 이루어질 수 있다. 동일한 개수의 라인들이 4-층 보드에 배열될 것이며, 신호 크로스토크가 고려될 것이다. 바람직하게는, 두 개의 내부층들이 4-층 기판에서의 주요 배선층들의 역할을 하며, 두 개의 주요 배선층들 각각은 짧은 층간 거리를 가지는 외부층에 인접한다. 외부층들은 소수의 배선들로 배열되기 때문에 관통 비아들을 통해 충분히 상호 연결될 수 있어 인접하는 내부층들을 위한 충분한 반환 전류 접지를 제공할 수 있다. 더욱이, 두 개의 내부층들 간의 층간 거리는 두 개의 내부층들로부터 대응하는 가장 가까운 외부층들까지의 거리보다 훨씬 더(>=2 배, 바람직하게는 >= 3 배) 크며, 그 결과 전자장의 공간적 분포 이론에 따르면 그러한 거리로 배열된 두 개의 내부층들에서의 배선들 간의 크로스토크는 그 내부층에서의 배선들과 대응하는 가장 가까운 표면층에서의 배선들 간의 크로스토크 보다 훨씬 더 낮다(대략 10% 정도). 그러므로 전체 기판의 신호들 간의 크로스토크는 상기 신호층에서의 배선 룰들에 근거하여 효과적으로 제어될 수 있다. 표면층에서의 배선들과 대응하는 인접층에서의 배선들이 서로 완전히 중첩되는 경우의 크로스토크가 최대 크로스토크라 정의하면, 상기한 신호층에서의 배선 룰들에 근거하는 배선들을 가지는 4-층 HDI 기판들에서의 신호들 간의 크로스토크는 누적 효과를 고려하지 않으면 최대 크로스토크의 대략 10% 밖에 되지 않는다.
3. 임피던스 제어 설계
현재의 PCB 제조 공정 중에, 결과적인 임피던스 제어 목표 값은 일반적으로 설계 단계에서 제안되며, 이후 제조업자들에 의해 그들 각각의 제조 레벨들에 따른 조정을 통해 달성된다. 그러나, 배선들은 이동 전화기 기판과 같은 최종적인 기판에서 짧으며, RF 신호 라인들을 위한 배선들에 대한 임피던스 제어의 일관성(또는 연속성)은 결과적인 임피던스 제어 목표 값보다 우선할 것이다. 이러한 원칙에 따라, 본 발명의 실시예에 따른 설계 방법에서 간접적으로 결과적인 임피던스 제어 목표 값을 제어하기 위해 선폭/층 높이/절연 DK 값/구리 두께의 일관성이 제어된다. 선폭/층 높이/절연 DK 값/구리 두께가 설계되는 파라미터에 도달하면, 상기 결과적인 임피던스 제어 목표 값이 보장될 수 있다. 이러한 방법은 임피던스 제어를 보장함과 동시에 상이한 PCB 제조업자들에 의해 제조된 기판들의 전체 기판의 전기적 성능들의 일관성을 보장할 수 있다. 이러한 방법은 회로 파라미터들을 조절하는데 유리하고, 다양한 전기적 인덱스들의 마진들을 보장하는 것을 용이하게 하며, 기판이 보다 더 안정되고 신뢰성 있게 동작할 수 있게 한다.
4-층 기판에서의 임피던스 제어의 균일한 설계로 인해, 선폭/층 높이를 제어함으로써 좀더 직접적인 임피던스 제어가 가능해진다. 이는 임피던스 테스트를 위한 제조업자들의 작업량을 감소시킬 수 있어서 제조 비용을 감소킬 수 있다. 임피던스 제어 패턴은 단위 기판들의 기판 스페이싱을 위한 보조 가장자리(edge)에 제조될 수 있어서 디버깅 과정 동안 백업 테스트 패턴의 역할을 한다.
3.1. 임피던스 제어 허용 오차의 분석
본 발명의 실시예에 따른 설계 방법에서, 선폭 허용오차는 +/-20%로 정의되며, 기판 물질 두께 허용오차 범위들이 하기 표 2에 나타나있다.
두께 H(mil) H <= 4mil 4mil<H<=8mil 8mil <H
Tolerance D (㎛) +/-15 +/-25 +/-50
임피던스 제어와 관련된 주요 요소들은 선폭/층 높이/유전율/구리 두께이다. 절연 DK 값/구리 두께의 변화는 임피던스의 값에 거의 영향을 미치지 않으며, 단지 대략 1 ohm 정도의 변화만을 야기하므로, 두 개의 요소들의 영향은 무시할 수 있다. 제조 공정들의 특성들을 고려하면, 기본적인 물질들이 PCB 라미네이션에서의 구리가 없은 영역들과 비아들을 채우기 때문에 층 높이는 실질적으로 감소된다. 기판 물질 두께가 설계된 두께를 초과하면, 그 초과하는 두께는 상기 설계된 허용오차 범위 이내일 것이다. 라미네이팅으로 비아와 구리가 없는 영역을 채운면, 과도한 두께의 기판 물질의 두께가 감소될 수 있다. 전체적으로, 기판 물질 두께는 양의 허용오차에 도달하지 않을 것이며, 단지 음의 허용오차 범위를 고려하는 것이 가능하다. 더욱이, 결과적인 선폭은 언더컷(undercut)으로 인해 항상 설계된 선폭 미만이며, 따라서 목표 임피던스 값에 대해 음의 허용오차를 취하는 선폭의 영향만을 고려하는 것이 가능하다.
일반적으로, 선폭 및 층 높이는 감소하는 경향이 있다. 선폭이 감소할수록 임피던스는 더 높아지며, 층 두께가 감소할수록 임피던스는 더 낮아진다. 그러므로, 선폭과 층 두께 모두가 감소하면, 임피던스에 대한 선폭 에러의 영향은 임피던스에 대한 층 두께의 영향을 보완한다. 따라서, 단일한 요소의 최대 허용오차 범위는 임피던스에 대한 최대 영향을 발생시킨다.
이하, 라인 구조들 및 임피던스 계산을 상세히 설명한다.
3.2. 마이크로 스트립 구조 및 임피던스 계산 조건
본 발명의 제1 실시예에 따른 제1 마이크로 스트립을 개략적으로 도시하는 도 2를 참조하면, W1은 선폭을 나타내며, W는 언더컷 이후의 선폭을 나타내고, T는 구리의 두께를 나타내며, H는 프리프레그 층의 높이를 나타낸다.
50-ohm 마이크로 스트립의 임피던스의 설계된 값들과 제어 값들이 하기 표 3에 나타나있으며, 계산 도구는 CITS25 VERSION 2004이다.
설계된 값 제어 값
층 높이 H (mil) 2.8 2.8
선폭 W1 (mil) 5 5
선폭 허용오차 +/-20% +20/-15%
층 높이 허용오차 (㎛) +/-15 +/-10
목표 임피던스 및 허용오차 (ohm) 50+/-7 50+/-5
3.3. 공동화된(carverned) 서브-표면층을 가지는 마이크로 스트립 구조 및 임피던스 계산 조건
본 발명의 제1 실시예에 따른 제2 마이크로 스트립을 개략적으로 도시하는 도 3를 참조하면, W1은 선폭을 나타내며, W는 언더컷 이후의 선폭을 나타내고, T는 구리의 두께를 나타내며, H는 프리프레그 및 라미네이트 층의 높이를 나타내고, H1은 라미네이트 층의 높이를 나타낸다.
공동화된 서브-표면층을 가지는 50-ohm 마이크로 스트립의 임피던스의 설계된 값들이 하기 표 4에 나타나있으며, 계산 도구는 CITS25 VERSION 2004이다.
층 높이 H (mil) 2.8+라미네이트
라미네이트 H1 (mm) 0.2+D1
선폭 W1 (mil) 23+D2
선폭 허용오차 +/-20%
층 높이 허용오차 H + 라미네이트 (㎛) +/-50
목표 임피던스 및 허용오차 (ohm) 50+/-5
표 4에서, 라미네이트의 두께에 의존하는 적정 값이 증분 값 D2에 할당되어 50 ohm의 계산 목표 임피던스에 도달한다. 라미네이트의 두께는 0.2 mm 이상이며, 증분 값 D1은 0.05 mm의 배수일 수 있다.
3.4. 매립된 스트립 구조 및 임피던스 계산 조건
4-층 기판의 특수한 구조(1+2+1)로 인해, 상기 스트립은 4 밀의 최소 선폭을 가지도록 제조되면 대략 36 ohm의 가장 높은 임피던스를 가지며, 50 ohm의 임피던스는 표면층이 공동화되어 매립된 스트립 구조를 형성하는 경우에 달성될 수 있다.
본 발명의 제1 실시예에 따른 제3 마이크로 스트립을 개략적으로 도시하는 도 4를 참조하면, W1은 선폭을 나타내며, W는 언더컷 이후의 선폭을 나타내고, T는 구리의 두께를 나타내며, H는 프리프레그 및 라미네이트 층의 높이를 나타내고, H1은 라미네이트 층의 높이를 나타낸다.
50-ohm 매립형 마이크로 스트립의 임피던스의 설계된 값들이 하기 표 5에 나타나있으며, 계산 도구는 CITS25 VERSION 2004이다.
층 높이 H (mil) 2.8+라미네이트
라미네이트 H1 (mm) 0.2+D1
Line width W1 (mil) 12.5+D2
선폭 허용오차 +/-20%
층 높이 허용오차 H (㎛) +/-50
목표 임피던스 및 허용오차 (ohm) 50+/-5
표 5에서, 라미네이트의 두께에 의존하는 적정 값이 증분 값 D2에 할당되어 50 ohm의 계산 목표 임피던스에 도달한다. 라미네이트의 두께는 0.2 mm 이상이며, 증분 값 D1은 0.05 mm의 배수일 수 있다.
하기의 사항들이 임피던스 제어 설계에서 고려될 것이다.
1) 4-밀 선폭의 경우, 정상적인 선폭은 최저값에 도달하고, 임피던스 값은 크게 감소할 것이다. 임피던스 값의 변화로 인한 제품 정량화 값의 감소를 피하기 위해, 임피던스 제어를 위한 스트립의 최소 선폭은 5 밀 이상이 되도록 제어된다.
2) 바람직하게는 +/-7 ohm의 임피던스 제어의 에러 범위가 사용되어, 계산된 임피던스 값이 50 ohm이기만 하면, 대량 생산 정량화된 기판은 임피던스 제어 요구조건을 만족시킬 수 있다. 그러므로, 임피던스 제어의 추가적인 지시나 임피던스 제어를 위한 추가적인 비용이 요구되지 않는다.
3) 임피던스 제어의 에러를 +/-5 ohm 이하로 감소시키기 위하여, 물질의 비용을 증가시키지 않도록 선폭 및 절연 두께 제어 허용오차를 증가시키는 대신에 바람직하게는 소정 선폭이 사용된다.
4) 비아들의 밀도는 너무 높지 않도록 제어되며, 접지 구리판이 블랭크 영역전체로 확대되는 공정은 층 두께가 너무 많이 감소되지 않도록 제어할 수 있어, 감소된 임피던스 제어 허용오차가 간접적으로 보장될 수 있다.
본 발명의 실시예에 따른 설계 방법으로 제조된 4-층 HDI 기판에 대한 테스트 결과로부터, 6-층 HDI 기판과 동일한 성능을 달성할 수 있음을 알 수 있다. 또한, 4-층 기판의 중간 라미네이트는 상대적으로 두꺼워서 고온과 고압력에 견디는 힘이 얇은 라이네이트보다 더 크므로, 상대적으로 두꺼운 라미네이트를 가지는 4-층 기판은 평평한 6-층 기판보다 우수하고 고온에 견디는 성능이 더 좋다. 또한, 4-층 HDI 기판은 다른 신뢰성 테스트들, 예를 들어 Electrical Static Discharge(ESD)/Electromagnetic Compatibility(EMC)/온도 증가 테스트/고 및 저온 테스트/충돌 데스트/낙하 테스트 등을 원활하게 통과한다. 본 발명의 실시예에 따른 PCB 층 감소에 의한 설계 방법을 통하여, 성능은 실질적으로 변화시키지 않으면서 기존의 6-층 HDI 기판이 층 감소에 의해 4-층 HDI 기판으로 축소될 수 있어, 사용되는 물질의 개수 감소와 제조 공정의 단축을 통해 제조 비용과 물질 비용이 감소될 수 있다.
본 발명의 실시예를 기존의 6-층 HDI 기판이 층 감소 설계에 의해 4-층 HDI 기판으로 축소되는 것을 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않음에 유념하여야 한다. 층 감소 설계를 통해 PCB 제조 비용을 감소시키는 본 발명의 설계 사상과 기술적인 세부 사항들은 M-층 기판을 N-층 기판(M>N)으로 감소시키는 설계에 확대되어 적용될 수 있다.
제2 실시예
도 12를 참조하면, 본 발명의 실시예에 따라서 설계된 기계적 블라인드 비아들(mechanical blind vias)을 가진 4층 PCB는 두 개의 표면층, 즉 제1 층(층 1)(10)과 제 4층(층 4)(40); 그리고 두 개의 내부층, 즉 제2 층(층 2)(20)과 제3 층(층 3)(30)을 포함한다. 상기 4층 PCB는 블라인드 비아(50)와 쓰루 비아(through via, 70)를 더 포함한다. 도 12에서 예시된 구조는 본 발명의 실시예에서 기계적 블라인드 비아들을 가진 4층 PCB의 구조들 중 하나를 단지 예시하고, 기계적인 블라인드 비아들을 가진 4층 PCB의 또 다른 구조들은 도 13-15에 도시된다.
기계적인 블라인드 비아들을 가진 4층 PCB의 특별한 기술적 상세들은 바람직한 실시예와 관련하여 아래에서 설명될 것이다. 레이저 블라인드 비아들을 가진 4층 HDI 보드의 실시예는 다른 기술적인 상세들을 참조하여 만들어질 수 있다.
1. 상기한 구조와 관련한 비아 변수들, 선폭 그리고 라인 피치
현존하는 6층 HDI PCB와 동일한 기계적인 비아들의 변수 설정과 선폭 및 라인 피치의 설정이 채택된다. 여기에서 제시된 것과 같은 주요 변수들은 타당한 변수들이지만 기술적 레벨의 진보와 함께 연속적으로 변화할 것이라는 사실을 추가로 주목하여야 할 것이다. 이는 또한 아래의 기술적인 변수들의 특정 데이터에도 적용된다. 그러므로, 그러한 변수들은 단지 참고적으로 추천되고, 명세서에서 제공된 최적화 개념에 비추어 기술적인 레벨의 진보와 이들의 변화와 함께 변수들의 최적화는 본 출원의 범위내에 들어갈 것이다.
기계적 블라인드 비아를 위하여, 천공 직경은 N으로 표시되고, N>=8 mil이고; PAD 직경 M=N+10 mil이고, PAD가 클수록, 제조비용은 감소할 것이다. 그러므로, N은 최적화를 위하여 증가될 수 있고, 따라서 M이 증가되지만, 바람직한 선폭과 라인 피치는 보장되어야 한다.
2. 라미네이트된 층들을 위한 설계
기계적 블라인드 비아들을 가진 2+2 4층 보드의 라미네이트 층 설계만이 여기에서 제공될 것이다. 기계적 블라인드 비아가 없는 4층 쓰루-비아는 종래의 4층 보드 구조로서 그의 설계 기술은 잘 알려져 있으므로 상세한 설명은 생략될 것이다.
기계적 블라인드 비아들을 가진 4층 HDI 보드의 라미네이트된 층들을 위한 설계의 특정 변수들은 아래의 표 6에서 예시된다.
기판 두께: 가변 오차: +/- 0.1 mm
기준 라미네이트 구조:
재료 층 이름 결과적 두께
구리 상부 배선층(층 1) 25 ㎛
양면 보드의 라미네이트 라미네이트 층 >=0.1 mm
구리 제2 배선층(층 2) 25 ㎛
프리프레그(FR4) 프리프레그 가변
구리 제3 배선층(층 3) 25 ㎛
양면 보드의 라미네이트 라미네이트 층 >=0.1 mm
구리 하부 배선층 (층 4) 25 ㎛
대량 생산을 위한 DFM의 요구 및 제조사들의 현재의 기술적인 능력에 근거한 추천에 따르면, 라미네이트는 4 mil 이상의 두께를 가지는데, 이는 0.1 mm/0.2 mm/0.3 mm/...를 포함하는 일련의 값들을 취할 수 있다.
제조사들의 현재의 기술적 능력들의 견지에서, 보드의 최소 두께는 이론적으로 0.1 mm이고, 여기서 라미네이트의 두께는 8 mil이다. 중간에 있는 프리프레그(prepreg)는 선택적으로 1080/2116/3313/7628이다. 상대적으로 두꺼운 프리프레그를 사용하는 것이 바람직하다. 보드 두께는 라미네이트의 두께가 증가함에 따라서 순차적으로 증가될 것이다. 보드 두께는 최적화를 위하여 증가될 수 있다. 그러나, 보드 두께는 초박형의 설계의 요구에 맞추기 위하여 기술적인 레벨의 진보때문에 같이 감소될 수도 있다. 다른 유사한 저비용 유전체 물질들의 사용은 배제되지 않을 것이다.
3. 크로스토크 조절 원리
바람직하게는, 기계적 비아들을 갖는 4층 보드에서 상기 두 개의 내부층들은 주요한 배선층들로서 기능한다. 기계적 비아들을 가진 4층 보드의 특별한 라미네이트 구조로 인하여, 상기 두 개의 주요한 배선층들은 아마도 서로 짧은 거리를 가지며 두 개의 표면층들로부터는 각각 긴 거리를 가진다. 상기 두 개의 내부 층들에서 배선들간 크로스토크를 효과적으로 조절하기 위하여, 상기 두 개의 라미네이트들간 프리프레그의 두께를 증가시키면서 두 개의 라미네이트들의 두께는 가능한 감소되어야만 할 것이다. 두 개의 내부층들에서 배선들은 가능한 서로 이격되어 유지되어야만 할 것이고, 그들이 서로 교차한다면 서로 수직해야만 할 것이다. 중요한 신호선은 엄격하게 제한된 시간동안 인접 층에서 다른 라인과 교차할 수 있다.
4. 임피던스 조절 원리
모바일 폰 보드의 배선들은 짧고, 고주파 배선들에 대한 임피던스 조절의 일치 또는 연속성은 결과적인 임피던스 조절 목표값에 대하여 우선할 것이다. 이 원리에 따라서, 선폭/층간 거리/유전체의 DK 값/구리 두께의 일치는 임피던스 연속성을 간접적으로 조절하기 위하여 조절될 수 있다. 이 방법은 임피던스 조절을 확실하게 하면서 다른 PCB 제조업자들이 제조한 보드들의 전기적 성능들의 일치를 확실하게 할 수 있다. 이는 회로 변수들의 조절에 유리할 것이고, 다양한 전기적 지표들의 보장 마진들을 손쉽게 할 것이고, 보드가 더 안정적이고 신뢰성있게 동작하는 것을 가능하게 할 것이다.
기계적 비아들을 갖는 4층 보드를 위한 임피던스 조절 방법만이 여기에서 설명될 것이다. 기계적 블라인드 비아가 없는 4층 쓰루-비아 보드에 대한 임피던스 조절은 잘 알여진 기술이므로, 그의 상세한 설명들은 생략될 것이다.
기계적 블라인드 비아들을 가진 4층 보드의 라미네이트된 층들을 위한 설계들이 도 12-15에 예시되어 있다. 특히, 별도로 제조된 두 개의 양면 보드들은 라미네이트되고, 천공되고 도금되어서 적층된다.
기계적 블라인드 비아들을 가진 4층 보드에서 임피던스 조절의 균일한 설계로 인하여, 선폭/층간 거리를 조절하므로써 더욱 직접적인 임피던스 조절이 가능해질 수 있다. 이는 또한 임피던스 테스트를 위한 제조업자들의 작업부하를 감소시켜서 제조비용을 낮출 수 있다. 이러한 접근법은 임피던스 조절 패턴이 단위 보드들의 접합을 위하여 보조적인 에지에서 제조되어 디버깅(debugging) 동안에 백업 테스트 패턴으로서 작용할 수 있다는 것을 제시한다.
4.1 임피던스 제어 오차 분석
전형적인 선폭 오차는 +/-20%이다.
기계적 비아들을 갖는 4층 HDI 보드에 대한 전형적인 보드 물질 두께 오차 범위들은 아래의 표 7에 예시된다.
두께 H (mil) H<=4 mil 4 mil<H<=8 mil 8 mil<H
오차 D (㎛) +/-15 +/-25 +/-50
1) 임피던스 조절에 적절한 주요 인자들은 선폭/층고/유전상수/구리 두께이다. 유전체 DK 값/구리 두께의 변화는 임피던스 값에 아주 작은 영향을 미치고, 이는 약 1 ohm의 변화로 나타날 것이므로, 상기 두 인자들의 영향은 무시될 수 있다.
2) 제조 공정의 특징들의 관점에서, 기본적인 물질들이 라미네이팅시 비아들을 채우고 구리가 없는 영역들을 채우기 위하여 이동하려고 하기 때문에 층고는 실질적으로 감소된다. 보드 물질 두께가 설계 두께를 초과하면, 잉여 두께는 설계된 오차 범위 이내일 것이다. 라미네이팅으로 비아와 구리 없는 영역의 충진후, 과도하게 두꺼운 보드 물질의 두께는 감소될 수 있다. 전체적으로, 보드 물질의 두께는 양의 오차에 도달하지 않을 것이고, 음의 오차 범위만을 고려하는 것이 가능하다.
3) 제조 공정의 관점에서, 언더컷으로 인하여 결과적인 선폭은 항상 설계된 선폭 이하이고, 그러므로 목표 임피던스 값에 대하여 음의 오차를 갖는 선폭의 영향만을 고려하는 것이 가능하다.
4) 전형적으로, 상기한 분석으로부터 알 수 있듯이, 선폭은 더 작아지고, 층고는 마찬가지로 더 작아진다. 선폭이 작아질수록 임피던스는 더 높아지고, 층 두께가 작아질수록 임피던스는 작아질 것이므로, 두 방향에서의 오차들은 임피던스에 대하여 보완적인 영향을 가질 것이다.
4.2 마이크로 스트립 구조 및 임피던스 계산 조건들
기계적 비아들을 갖는 4층 HDI 보드의 마이크로 스트립 구조의 모식도를 예시하는 도 16을 참조하면, 계산 툴(tool)은 CITS25 VERSION 2004이다.
기계적 비아들을 갖는 4층 HDI 보드를 위한 50-ohm 마이크로 스트립의 임피던스를 위한 설계값들 및 조절값들이 아래의 표 8에 참고로 예시된다.
라미네이트 높이 (mil) 8 8 12 12
선폭 W1(mil) 15.5 15.5 23.5 23.5
선폭오차 +/-20% +20/-15% +/-20% +20/-15%
층고 오차 (㎛) +/-25 +/-25 +/-25 +/-25
목표 임피던스 및 오차 (ohm) 50+/-7 50+/-5 50+/-7 50+/-5
여기서, H는 마이크로 스트립과 기준층간 층간높이를,
W는 마이크로 스트립의 상부 폭을,
W1은 마이크로 스트립의 하부 폭을, 그리고
T는 마이크로 스트립의 두께를 가리킨다.
4.3 스트립 구조 및 임피던스 계산 조건
기계적 비아들을 갖는 4층 HDI 보드의 스트립 구조의 모식도를 예시하는 도 17을 참조하면, 계산 툴(tool)은 CITS25 VERSION 2004이다.
50-ohm 스트립의 임피던스를 위한 설계값들 및 조절값들이 아래의 표 9에 참고로 예시된다.
층고 H(mil) 17.2 15.5
라미네이트의 층고(mil) 8 8
프리프레그의 두께 H1(mil) 8 6.3
선폭 W1(mil) 7 5
선폭오차 +/-20% +/-20%
층고 H 오차 (㎛) +/-50 +/-50
목표임피던스 및 오차 (ohm) 50+/25 50+/-5
여기서, H는 기준층들간 층간높이를,
H1은 스트립과 하부 기준층간 층간 높이를,
W는 스트립의 상부 폭을,
W1은 스트립의 하부 폭을, 그리고
T는 스트립의 두께를 가리킨다.
5. 신뢰성 분석 및 타당성
두 개의 라미네이트들이 기계적 블라인드 비아들을 갖는 4층 보드를 위하여 사용된다. 상기 라미네이트들의 양면 위에 라미네이트된 구리 시트로 인하여, 상기 라미네이트들의 편평도는 고온 고압의 경우 프리프레그의 편평도보다 훨씬 우수하다. 두꺼운 라미네이트는 얇은 라미네이트보다 더 나은 고온 저항강도 및 고압 저항강도를 가진다. 그러므로, 기계적 블라인드 비아들을 가진 4층 보드의 편평도는 종래의 HDI 구조(예를 들어, 레이저 비아들을 갖는 1+4+1 또는 1+1+2+1+1 6층 보드, 이 보드는 전형적으로 하나의 라미네이트 층을 포함한다)의 편평도보다 우수하고, 더 나은 고온 저항 성능을 가진다.
상기한 설명들은 본 발명의 실시예들에 따르는 인쇄회로기판 설계방법의 예증이고, 대응적으로 두 가지 인쇄회로기판 구조들이 본 발명의 실시예들에 따라서 제공된다.
1. 레이저 블라인드 비아들을 구비하는 4-층 HDI 기판
본 발명의 일실시예에 따른 레이저 비아를 구비하는 4-층 HDI 인쇄회로 기판의 대략적인 도면이 도 5에 도시되어 있다.
본 발명의 일실시예에 따른 인쇄회로기판은 2개의 외부 표면 층들, 즉 제1 층(층1)(10)과 제4 층(층4)(40), 및 2개의 내부 층들, 즉 제2 층(층2)(20)과 제3 층(층3)(30)을 포함하는 4개의 층들을 포함하고, 유전물질이 각각의 4개의 층과 그에 인접하는 층들 사이에 라미네이트(laminate) 되어있다. 상기 인쇄회로기판은 블라이드 비아(50), 매립 비아(60), 및 관통 비아(70)를 더 포함한다. 여기에는 레이저 비아들을 구비하는 4-층 HDI 인쇄회로기판의 구조형태의 하나의 예시가 기재된 것에 불과하며 본 발명은 이러한 예시에 한정되지 않는다는 점을 밝혀둔다. 제1 층(층1)(10)은 또한 상부 층으로 기재될 수 있고, 제4 층(층4)(40)은 또한 바닥층으로 기재될 수 있다. 유전물질은 프레그프레그, 라미네이트 등을 포함하고, 프레그프레그는 일반적으로 FR4이다.
2. 기계적 비아들(mechanical vias)을 구비하는 4-층 HDI 기판
본 발명의 일실시예에 따른 기계적 비아들을 구비하는 4-층 HDI 인쇄회로 기판의 대략적인 도면이 도 12에 도시되어 있다.
본 발명의 일실시예에 따른 인쇄회로기판은 2개의 외부 표면 층들, 즉 제1 층(층1)(10)과 제4 층(층4)(40), 및 2개의 내부 층들, 즉 제2 층(층2)(20)과 제3 층(층3)(30)을 포함하는 4개의 층들을 포함하고, 유전물질이 각각의 4개의 층과 그에 인접하는 층들 사이에 라미네이트(laminate) 되어있다. 상기 인쇄회로기판은 기계적 블라이드 비아(50) 및 관통 비아(70)를 더 포함한다. 여기에는 기계적 비아들을 구비하는 4-층 HDI 인쇄회로기판의 구조형태의 하나의 예시가 기재된 것에 불과하며 본 발명은 이러한 예시에 한정되지 않는다는 점을 밝혀둔다. 제1 층(층1)(10)은 또한 상부 층으로 기재될 수 있고, 제4 층(층4)(40)은 또한 바닥층으로 기재될 수 있다. 유전물질은 프레그프레그, 라미네이트 등을 포함하고, 프레그프레그는 일반적으로 FR4이다.
도 5 및 12를 참조하면, 2개의 내부층들, 즉 제2 층(층2)(20) 및 제3 층(층3)은 신호 라인들을 배열하기 위해 사용되고, 상기 신호 라인들은 영역 기준으로 내부 층들에 배선된다. 2개의 내부층들에 대한 배선은 기능별로 엄격하게 영역으로 배분되는데, 즉 무선 주파수 신호 영역과 디지털 신호 영역으로 나뉘고, 상기 두개의 영역들은 각각은 차폐 박스/캐비티 내에 배열된다. 상기 배선에 대응하는 인접 영역은 대면적의 접지 구리판으로 배열되거나 배선이 거의 없이 수직하게 배열된다.
상기 2개의 층들, 즉 제1 층(층1)(10) 및 제4 층(층4)(40)은 일반적으로 배선없이 배열되거나 가능한 한 적은 배선들을 포함하여 배열된다. 외부 표면층들 중 어느 한 층이 키보드 배열측으로 기능하는 경우, 나머지 한 층은 장치 배열 측으로 기능한다.
제1 층(층1)이 키보드 배열 측이고 제4 층(층4)(40)이 장치 배열 측인 경우, 제1 층(층1)(10)에 인접한 제2 층(층2)(20)은 무선 주파수 신호 라인들, 전원 신호 라인들, 클럭 신호 라인들, 및 오디어 신호 라인들을 배열하는 데 사용된다.
마스터 전원 배선(master power line)은 키보드 배열 측에 인접한 내부 층의 기판 가장자리를 따라 배열되고, 2개의 인접한 층들은 대면적의 접지 구리판들로 배열되고, 상이한 층들에 있는 상기 접지 구리판들은 서로 간에 잘 연결되어 있다. 다른 전원 배선들은 키보드 패드(PAD)와 수직적으로 겹치는 것을 회피한다. 배선된 오디오 신호 라인들은 대면적의 접지 구리로 배열되는 키보드 배열 측의 일부에 대응하고, 키보드 패드로부터 이격되어 있고, 그에 인접하는 나머지 내부 층의 일부는 완전한 구리판이다. 배선된 클럭 신호 라인들은 대면적의 접지 구리로 배열되는 키보드 배열 측의 일부에 대응하고, 키보드 패드로부터 이격되어 있고, 그에 인접하는 나머지 내부 층의 일부는 완전한 구리판이다.
제4 층(층4)에 인접하는 제3 층(층3)은 데이터 버스들과 멀티미디어 신호 라인들을 배열하기 위해 사용된다. 무선 주파수 신호 라인들 또한 이 층에 배열될 수 있다.
데이터 버스들은 동일 층에 배선되고, 표면-층 쇼트 라인(short line)은 데이터 버스들이 교차하는 경우에 층 스위칭(layer switching)을 위해 사용된다. 일반적으로, 기존의 데이터 버스들은 카테고리나 클러스터별로 의해 구분할 수 없으나, 본 발명의 실시예들에 따른 인쇄회로기판들에 의하면, 데이터 버스들은 카테고리별로 클러스터화되고 클러스터별로 배선되고, 클러스터들은 접지 라인을 통해 서로 분리됨으로써, 간섭(crosstalk)이 감소된다. 분리용 접지 라인은 대면적의 접지및 다른 층들의 접지와 잘 연결되어 있다. 멀티미디어 신호 라인들은 또한 동일한 층에 배선되고, 카테고리별로 클러스터화되고, 클러스터별로 배선되고, 클러스터들은 접지 라인을 통해 서로 분리된다.
기존의 6-층 HID 기판에서, 내부 층들의 하나는 주 접지로서 기능할 수 있고, 그럼으로써 대면적의 완전한 리턴 전류 접지를 제공한다. 그러므로, 신호간의 간섭이 감소될 수 있다. 반면, 4-층 HDI 기판은 2개의 내부 층들만을 포함하고, 상기 내부 층들 중 어느 하나를 주 접지로서 제공할 수는 없다. 다시 말해, 어떤 층에서도 완전한 주 접지가 제공될 수 없다. 결국, 상기 4-층 기판의 주요 문제점은 주 접지 기능을 제공하지 못하는 불완전한 구리판에 있고, 이는 고속 신호들에 대해서 불연속적이고 불완전한 리턴 전류 경로를 제공하는 결과를 초래하여, 신호의 간섭이 일어날 가능성이 크다. 본 발명의 실시예에 따른 인쇄회로 기판에서, 2개의 외부 표면 층들, 즉 제1 층(1층)(10) 및 제4 층(4층)(40)은 가능한 한 적은 배선들로 배열되고 관통 비아들을 통해 서로 잘 연결되어 주 기준 접지로서 함께 기능하고, 이는 2개의 내부 층들, 즉 제2 층(층2)(20) 및 제3 층(층3)(30)에 주 리턴 전류 접지를 각각 제공함으로써, 완전한 리턴 전류 경로가 제공될 수 있고 신호 간섭이 감소될 수 있다. 배선작업이 완료된 후, 모든 블랭크 영역들은 접지로 덮혀지고, 접지 구리판의 패치들은 충분한 접지 비아들을 통해 대면적의 접지 구리판과 잘 연결된다.
전술한 바에 의해 알 수 있는 바와 같이, 본 발명의 실시예에서 제공되는 인쇄회로 기판의 층 감소를 위한 설계 솔루션에 있어서, 신호 라인들은 외부 표면 층들에 인접한 내부 층들의 영역 별로 배선되고; 외부 표면 층들은 배선 없이 또는 거의 배선이 없이 배열되고, 관통 비아들을 통해 주 접지로서 서로 연결되고; 선폭 및 층 높이의 파라미터들은 목표 임피던스 값을 조절하도록 설정된다. 상기 2개의 내부 층들은 주로 배선을 위한 층들로서, 각각의 층들은 짧은 층간 거리를 가지는 외부 표면 층들에 인접하고, 외부 표면 층들은 배선 없이 또는 거의 배선이 없이 배열되고, 그러므로, 외부 표면 층들은 관통 비아들을 통해 서로 잘 연결되어 각각의 인접한 내부 층들에 대해 좋은 리턴 전류 접지를 제공함으로써, 신호 간섭을 감소시킨다. 더구나, 상기 2개의 내부 층들간의 층간 거리는 2개의 내부 층들과 각각의 가장 가까운 외부 표면 층들간의 거리보다는 훨씬 크다(2배 이상, 바람직하게는 3배 이상). 결국, 전자기장의 공간 분포 이론에 의한 추론에 따르면, 그러한 거리로 배열된 상기 2개의 내부 층들에 있는 배선들 간의 간섭은 내부 층들에 있는 배선들 및 각각의 가장 가까운 표면 층에 있는 배선들 간의 간섭보다 훨씬 작을 수 있다. 배선된 무선 주파수 신호 라인들에 대한 임피던스를 일관성 있게 조절하는 것이 종국적인 임피던스 조절 목표값에 대해 우선된다는 사실에 비추어, 선폭과 층 높이는 종국적인 임피던스 조절값을 간접적으로 조절하기 위해서 일관성 있게 조절될 수 있다. 종국적인 임피던스 조절 목표값은 선폭/층 높이가 설계 파라미터에 도달하는 경우에만 보장될 수 있다. 그러므로, 본 발명의 실시예들에 따른 인쇄회로기판의 층 감소를 위한 설계 솔루션에 의하면, 신호 간섭을 적절하게 조절할 수 있으며 임피던스 조절을 가능하게 하여, 원래의 다중층 인쇄회로기판의 핵심적 성능들을 유지하면서도 제조비용을 크게 감소시킬 수 있다.
또한, 데이터 버스들과 멀티 미디어 신호 라인들은 카테고리별로 클러스터화되고 클러스터별로 배선되고 클러스터들은 접지 라인을 통해 서로 분리되므로, 신호간섭은 더욱 감소된다.
이상에서 본 발명의 실시예들에 따른 인쇄회로 기판 및 그 설계 방법을 상세히 설명하였다. 본 발명의 원리 및 실시예들은 2개의 구체적인 예들을 통해 여기에 기재하였으며, 실시예들의 설명은 본 발명의 실시예들에 따른 방법 및 그 핵심 아이디어를 보다 잘 이해시키기 위해 제공되었다. 또한, 당업자라면 본 발명의 실시예들에 따른 아이디어에 기초하여 본 발명의 실시예들 및 응용들에 대한 변경을 행할 수 있을 것이다. 그러므로, 전술한 설명들은 본 발명의 범위를 제한하는 것으로 해석되어서는 안된다.
도 1은 본 발명의 일 실시예에 따른 설계 방법을 개략적으로 도시하는 도면이다.
도 2는 본 발명의 제1 실시예에 따른 제1 마이크로 스트립을 개략적으로 도시하는 도면이다.
도 3은 본 발명의 제1 실시예에 따른 제2 마이크로 스트립을 개략적으로 도시하는 도면이다.
도 4는 본 발명의 제1 실시예에 따른 제3 마이크로 스트립을 개략적으로 도시하는 도면이다.
도 5는 본 발명의 제1 실시예에 따른 최종 제품의 메인보드로 사용되는 레이저 블라인드 비아들을 구비하는 4-층 HDI 인쇄회로기판을 개략적으로 도시하는 도면이다.
도 5 내지 11은 본 발명의 제1 실시예에 따른 최종 제품의 메인보드로 사용되는 레이저 블라인드 비아들을 구비하는 4-층 HDI 인쇄회로기판의 다양한 형태의 라미네이트 구조들을 개략적으로 도시하는 도면들이다.
도 12는 본 발명의 제2 실시예에 따른 최종 제품의 메인보드로 사용되는 기계적인 블라인드 비아들을 구비하는 4-층 HDI 인쇄회로기판의 구조를 개략적으로 도시하는 도면이다.
도 12 내지 15는 본 발명의 제2 실시예에 따른 기계적인 블라인드 비아들을 구비하는 인쇄회로기판의 다양한 형태의 라미네이트 구조들을 개략적으로 도시하는 도면들이다.
도 16은 기계적인 블라인드 비아들을 구비하는 4-층 기판의 마이크로 스트립의 구조의 원리를 개략적으로 도시하는 도면이다.
도 17은 기계적인 블라인드 비아들을 구비하는 4-층 기판의 스트립의 구조의 원리를 개략적으로 도시하는 도면이다.

Claims (29)

  1. 인쇄회로기판의 설계 방법에 있어서,
    외부층들에 인접하는 내부층들에 영역 단위로 신호 라인들을 배선하는 단계와,
    상기 외부층들을 배선을 사용하지 않거나 소수의 배선들을 사용하여 배열하고 상기 외부층들이 주요 접지의 기능을 하도록 관통 비아들을 통해 상기 외부층들을 상호 연결하는 단계와,
    층 높이 및 선폭의 파라미터들을 설정하여 목표 임피던스 값을 제어하는 단계를,
    포함하는 것을 특징으로 하는 인쇄회로기판의 설계 방법.
  2. 제1항에 있어서,
    상기 외부층들 중의 하나가 키보드 배치면인 경우, 고주파수(Radio Frequency) 신호 라인들, 전력 신호 라인들, 클럭 신호 라인들 및 오디오 신호 라인들이 상기 외부층에 인접하는 상기 내부층에 배열되는 것을 특징으로 하는 인쇄회로기판의 설계 방법.
  3. 제1항에 있어서,
    상기 외부층들 중의 하나가 장치 배치면인 경우, 고주파수(Radio Frequency) 신호 라인들, 데이터 버스들 및 멀티미디어 신호 라인들이 상기 외부층에 인접하는 상기 내부층에 배열되는 것을 특징으로 하는 인쇄회로기판의 설계 방법.
  4. 제3항에 있어서,
    상기 데이터 버스들 및 상기 멀티미디어 신호 라인들이 카테고리 단위로 클러스터링되어 클러스터 단위로 배선되는 것을 특징으로 하는 인쇄회로기판의 설계 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 인쇄회로기판 내부의 상기 내부층들이 2 개인 것을 특징으로 하는 인쇄회로기판의 설계 방법.
  6. 인쇄회로기판에 있어서,
    외부층들과,
    상기 외부층들 사이에 위치하는 적어도 하나의 내부층을 포함하되,
    상기 외부층들에 인접하는 상기 내부층은 신호 라인들을 배열하는데 사용되고 상기 신호 라인들은 상기 내부층에 영역 단위로 배열되며,
    상기 외부층들은 배선을 사용하지 않거나 소수의 배선들을 사용하여 배열되고 관통 비아들을 통해 주요 접지로서 상호 연결되는 것을 특징으로 하는 인쇄회로기판.
  7. 제6항에 있어서,
    상기 외부층들 중의 하나가 키보드 배치면인 경우, 상기 외부층에 인접하는 상기 내부층이 고주파수(Radio Frequency) 신호 라인들, 전력 신호 라인들, 클럭 신호 라인들 및 오디오 신호 라인들을 배열하는데 사용되는 것을 특징으로 하는 인쇄회로기판.
  8. 제6항에 있어서,
    상기 외부층들 중의 하나가 장치 배치면인 경우, 상기 외부층에 인접하는 상기 내부층이 고주파수(Radio Frequency) 신호 라인들, 데이터 버스들 및 멀티미디어 신호 라인들을 배열하는데 사용되는 것을 특징으로 하는 인쇄회로기판.
  9. 제6항 내지 8항 중 어느 한 항에 있어서,
    상기 인쇄회로기판 내부의 상기 내부층들이 2 개이며,
    적어도 하나의 BGA-패키지형 장치가 상기 인쇄회로기판 상에 제공되고,
    상기 인쇄회로기판 내부의 블라인드 비아가 레이저 블라인드 비아이며,
    매립 비아 및 관통 비아가 기계적인 비아들이고,
    BGA 영역 내부의 상기 레이저 블라인드 비아가 상기 BGA-패키지형 장치의 패드 하부에 배열되며,
    상기 BGA 영역 내부에서 넓은 영역을 가지는 접지 구리판이 메쉬형 구리판인 것을 특징으로 하는 인쇄회로기판.
  10. 최종 제품의 메인보드에 있어서,
    기저대역 또는 고주파대역 모듈의 코어 칩을 포함하되,
    상기 최종 제품의 메인보드는 표면층들과 그 표면층들 사이에 위치하는 두 개의 내부층들을 포함하여 구성되는 4-층 인쇄회로기판이며,
    상기 표면층들은 각각 넓은 영역을 가지는 접지 구리판들로 구성되는 주요 기준 접지 층들인 상부층과 하부층을 포함하고, 상기 하부층 및 상부층의 넓은 영역을 가지는 상기 접지 구리판들은 관통 비아들을 통해 상호 연결되며, 상기 내부층들은 배선 영역들이 기능별로 구분되는 주요 배선층들이고,
    상기 내부층들 사이의 거리는 상기 표면층들 각각과 그 표면층에 인접하는 내부층 사이의 거리보다 크거나 같으며,
    상기 내부층들 각각의 배선 영역은 상기 내부층에 인접하는 층에서 넓은 영역을 가지거나 상기 내부층에 인접하는 층에서 수직으로 배열되는 진행 라인들을 가지는 상기 접지 구리판 영역에 해당되는 것을 특징으로 하는 최종 제품의 메인보드.
  11. 제10항에 있어서,
    상기 배선영역들 이외의 상기 내부층들에서의 블랭크 영역이 접지되는 것을 특징으로 하는 최종 제품의 메인보드.
  12. 제11항에 있어서,
    각각의 기능적 모듈 내부의 장치들이 회로 신호의 진행 방향으로 배열되고, 고주파 영역 및 디지털 영역이 각각 보호 구조 내부에 배열되는 것을 특징으로 하는 최종 제품의 메인보드.
  13. 제12항에 있어서,
    고주파수 배선의 임피던스를 위하여 선폭, 층간 거리, 절연 DK 값 및/또는 구리 두께의 일관성이 상기 고주파수 배선의 임피던스의 연속성을 간접적으로 제어하도록 제어되는 것을 특징으로 하는 최종 제품의 메인보드.
  14. 제11항에 있어서,
    상기 최종 제품의 메인보드의 표면층들이 보호 구조 내부에 배치된 배선들로 배열되는 것을 특징으로 하는 최종 제품의 메인보드.
  15. 제11항에 있어서,
    주요 전력 라인들이 상기 내부층들 내부에 배열되고, 기판 가장자리를 따라 배선되며, 접지 라인에 의해 상기 기판 가장자리로부터 격리되는 것을 특징으로 하는 최종 제품의 메인보드.
  16. 제11항에 있어서,
    상기 상부층이 상기 최종 제품의 키보드 배치면으로서 배열되며, 상기 하부층이 상기 최종 제품의 장치 배치면으로서 배열되는 것을 특징으로 하는 최종 제품의 메인보드.
  17. 제16항에 있어서,
    오디오 신호 라인들이 상기 상부층에 인접하는 상기 내부층에 배열되며, 상기 키보드 배치면에 대응하고, 키보드 패드로부터 이격되는 것을 특징으로 하는 최종 제품의 메인보드.
  18. 제16항에 있어서,
    오디오 신호 라인들이 상기 하부층에 인접하는 상기 내부층에 배열되며, 상기 주요 장치 배치면에서의 전력 신호들 및 고속 신호들의 장치 핀 패드들로부터 이격되는 것을 특징으로 하는 최종 제품의 메인보드.
  19. 제16항에 있어서,
    오디오 신호 라인들이 접지 라인에 의해 동일한 층에서의 주변 신호 라인들로부터 격리되는 것을 특징으로 하는 최종 제품의 메인보드.
  20. 제16항에 있어서,
    클럭 신호 라인들이 상기 하부층에 인접하는 상기 내부층에 배열되며, 상기 주요 장치 배치면에서의 전력 신호들 및 고속 신호들의 장치 핀 패드들로부터 이격되는 것을 특징으로 하는 최종 제품의 메인보드.
  21. 제16항에 있어서,
    데이터 라인들이 상기 주요 장치 배치면에 인접하는 상기 내부층에 배열되며 카테고리별로 LCD 데이터 라인들, 인터페이스 라인들, JTAG 라인들, 직렬 포트 라인들, UIM 카드 라인들 및 키보드 라인들을 포함하고, 상기 데이터 라인들이 카테고리별로 클러스터링되고 클러스터별로 배선되며, 상기 클러스터들이 접지 라인들에 의해 서로 격리되는 것을 특징으로 하는 최종 제품의 메인보드.
  22. 제10항 또는 제11항에 있어서,
    상기 메인보드는 게재된 양면형 기판을 포함하는 1+2+1 라미네이트 구조를 가지며, 두 개의 면들은 각각 프리프레그 및 구리 포일로 라미네이트되고, 메인보드 내부의 블라인드 비아는 레이저 블라인드 비아이며, 매립형 비아 및 관통 비아는 기계적인 비아들인 것을 특징으로 하는 최종 제품의 메인보드.
  23. 제22항에 있어서,
    1 mm, 0.8 mm, 0.65 mm, 0.5 mm, 0.4 mm 및 그 조합으로부터 선택된 핀 피치를 가지는 적어도 하나의 BGA-패키지형 장치가 상기 최종 제품의 메인보드에 제공 되는 것을 특징으로 하는 최종 제품의 메인보드.
  24. 제22항에 있어서,
    상기 표면층들과 대응하는 인접 내부층들 사이의 두께는 60 ㎛ 내지 80 ㎛의 범위를 가지는 것을 특징으로 하는 최종 제품의 메인보드.
  25. 제22항에 있어서,
    유전체와 내부층들 사이의 두께는 0.1 mm 이상이며 상기 메인보드의 총 두께는 1.6 mm 이상인 것을 특징으로 하는 최종 제품의 메인보드.
  26. 제10항 또는 11항에 있어서,
    상기 메인보드는 프리프레그 층에 의해 분리된 양면형 기판을 포함하는 2+2 라미네이트 구조를 가지며, 상기 메인보드 내부의 블라인드 비아는 레이저 블라인드 비아이고, 매립형 비아 및 관통 비아는 기계적인 비아들인 것을 특징으로 하는 최종 제품의 메인보드.
  27. 제26항에 있어서,
    상기 최종 제품의 메인보드에는 적어도 하나의 BGA-패키지형 장치가 제공되며, BGA 영역 내부의 상기 레이저 블라인드 비아는 상기 BGA-패키지형 장치의 패드 하부에 제공되고, 상기 BGA 영역 내부에서 넓은 영역을 가지는 접지 구리판은 메쉬 형 구리판인 것을 특징으로 하는 최종 제품의 메인보드.
  28. 제26항에 있어서,
    상기 표면층들과 대응하는 인접 내부층들 사이의 거리는 0.1 mm 이상인 것을 특징으로 하는 최종 제품의 메인보드.
  29. 제26항에 있어서,
    상기 메인보드의 총 두께는 2 mm 이하인 것을 특징으로 하는 최종 제품의 메인보드.
KR1020080027124A 2007-03-23 2008-03-24 인쇄회로기판, 그것의 설계 방법, 및 최종 제품의 메인보드 KR20080086856A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN200710090909.0 2007-03-23
CNA2007100909090A CN101031182A (zh) 2007-03-23 2007-03-23 印制线路板及其设计方法
CN200710127769XA CN101365291B (zh) 2007-03-23 2007-06-28 印制线路板及其设计方法以及一种终端产品主板
CN200710127769.X 2007-06-28

Publications (1)

Publication Number Publication Date
KR20080086856A true KR20080086856A (ko) 2008-09-26

Family

ID=39689318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080027124A KR20080086856A (ko) 2007-03-23 2008-03-24 인쇄회로기판, 그것의 설계 방법, 및 최종 제품의 메인보드

Country Status (4)

Country Link
US (2) US8723047B2 (ko)
EP (1) EP1981314B1 (ko)
JP (1) JP5265948B2 (ko)
KR (1) KR20080086856A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200039408A (ko) * 2018-10-05 2020-04-16 국방과학연구소 회로 기판의 설계 방법 및 이를 수행하는 컴퓨터 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7797663B2 (en) * 2007-04-04 2010-09-14 Cisco Technology, Inc. Conductive dome probes for measuring system level multi-GHZ signals
JP5241358B2 (ja) * 2008-07-11 2013-07-17 キヤノン株式会社 プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置
WO2010071905A1 (de) * 2008-12-22 2010-07-01 Unitel Gmbh Verfahren zum design von signalleitungen in einer mehr-lagen-leiterplatte und solcherart hergestellte mehr-lagen-leiterplatte
US8295058B2 (en) * 2009-12-18 2012-10-23 International Business Machines Corporation Structure for enhancing reference return current conduction
JP5458993B2 (ja) * 2010-03-17 2014-04-02 富士通株式会社 配線設計装置、配線設計方法及び配線設計プログラム
CN102271471B (zh) * 2010-06-02 2013-07-31 华通电脑股份有限公司 混合型高低密度多层电路板及其工艺
TWI484694B (zh) * 2010-07-06 2015-05-11 Murata Manufacturing Co Electronic parts and manufacturing methods thereof
TW201206257A (en) * 2010-07-22 2012-02-01 Hon Hai Prec Ind Co Ltd Printed circuit board
CN102542092A (zh) * 2010-12-31 2012-07-04 鸿富锦精密工业(深圳)有限公司 布线流程改善系统及方法
CN103140033A (zh) * 2011-11-23 2013-06-05 北大方正集团有限公司 用于印刷电路板的盲孔制作方法
CN103140059B (zh) * 2011-11-24 2016-06-15 深南电路有限公司 具有盲孔的多层电路板的加工方法
TW201351175A (zh) * 2012-06-01 2013-12-16 Wistron Corp 印刷電路板的線路佈局方法、電子裝置及電腦可讀取記錄媒體
JP6323333B2 (ja) * 2012-09-27 2018-05-16 日本電気株式会社 基板設計方法及び設計装置
WO2014105887A1 (en) * 2012-12-31 2014-07-03 Efficient Power Conversion Corporation Parasitic inductance reduction circuit board layout designs for multilayered semiconductor devices
CN103917048B (zh) * 2012-12-31 2018-01-23 联想(北京)有限公司 一种柔性电路板的制作方法及柔性电路板
JP5559925B1 (ja) * 2013-09-05 2014-07-23 株式会社フジクラ プリント配線板及び該配線板を接続するコネクタ
US9585240B2 (en) * 2013-10-24 2017-02-28 Qorvo Us, Inc. Advanced grounding scheme
CN103995942A (zh) * 2014-06-10 2014-08-20 浪潮电子信息产业股份有限公司 一种减小阻抗突变的封装引脚区域布线方法
USD763570S1 (en) 2015-04-21 2016-08-16 Cheryl Potts Bag
US10372857B2 (en) * 2016-04-26 2019-08-06 Hewlett Packard Enterprise Development Lp Determining parameters of PCB structures
US10074919B1 (en) * 2017-06-16 2018-09-11 Intel Corporation Board integrated interconnect
CN107135599A (zh) * 2017-07-05 2017-09-05 京东方科技集团股份有限公司 一种线路板及其布线方法、电子装置
CN107995771A (zh) * 2017-11-09 2018-05-04 奥士康科技股份有限公司 一种高多层混合二阶hdi印刷电路板对位系统及方法
KR20200025543A (ko) 2018-08-30 2020-03-10 삼성전자주식회사 패키지 볼을 갖는 반도체 패키지를 포함하는 전자 소자
CN111723543B (zh) * 2020-06-18 2023-06-13 西安微电子技术研究所 一种电动缸的电磁兼容设计方法、电磁兼容电动缸及应用
CN111726935A (zh) * 2020-07-17 2020-09-29 刘群 一种计算机用印刷电路板及其制造方法
CN113316330B (zh) * 2021-05-25 2022-07-22 中国电子科技集团公司第二十九研究所 基于多次层压的内埋合成网络基板叠层及设计方法
CN114217390B (zh) * 2021-12-24 2024-02-23 苏州浪潮智能科技有限公司 光交换机设计方法、光交换机、电子设备及存储介质

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1261481A (en) * 1986-03-13 1989-09-26 Kazumasa Eguchi Printed circuit board capable of preventing electromagnetic interference
US4658334A (en) * 1986-03-19 1987-04-14 Rca Corporation RF signal shielding enclosure of electronic systems
US4904968A (en) * 1989-04-07 1990-02-27 Tektronix, Inc. Circuit board configuration for reducing signal distortion
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
JP2500155B2 (ja) 1991-03-25 1996-05-29 富士通電装株式会社 多層回路基板
US5334800A (en) * 1993-07-21 1994-08-02 Parlex Corporation Flexible shielded circuit board
US5408053A (en) * 1993-11-30 1995-04-18 Hughes Aircraft Company Layered planar transmission lines
US5452291A (en) * 1993-11-30 1995-09-19 Panasonic Technologies, Inc. Combination brouter and cluster controller
US5739476A (en) * 1994-10-05 1998-04-14 Namgung; Chung Multilayer printed circuit board laminated with unreinforced resin
US5794164A (en) * 1995-11-29 1998-08-11 Microsoft Corporation Vehicle computer system
JP4195731B2 (ja) * 1996-07-25 2008-12-10 富士通株式会社 多層プリント板及びこれを利用した高周波回路装置
JPH10173983A (ja) 1996-12-06 1998-06-26 Canon Inc 撮像装置及び画像処理装置並びに撮像システム
JPH1168316A (ja) 1997-08-21 1999-03-09 Nippon Avionics Co Ltd プリント配線板の製造方法
US6437991B1 (en) * 1998-07-20 2002-08-20 Samsung Electronics Company, Ltd. Radioelectronic unit
JP2000077808A (ja) 1998-08-31 2000-03-14 Kyocera Corp 配線基板
JP2001189559A (ja) 1999-12-28 2001-07-10 Matsushita Electric Works Ltd ビルドアッププリント配線板の製造方法
US20020032042A1 (en) * 2000-02-18 2002-03-14 Poplawsky Ralph C. Exporting controls to an external device connected to a portable phone system
US6614325B1 (en) * 2000-08-31 2003-09-02 Northrop Grumman Corporation RF/IF signal distribution network utilizing broadside coupled stripline
JP2002111214A (ja) 2000-09-28 2002-04-12 Toshiba Corp 多層配線板及びその製造方法
JP2002261455A (ja) 2001-02-27 2002-09-13 Kyocera Corp 多層配線基板およびこれを用いた電子装置
US6384340B1 (en) * 2001-03-06 2002-05-07 Mitac International Corp. Multi-layer circuit board
JP2002290021A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 回路基板、回路基板モジュール、及び電子機器
US20030008680A1 (en) * 2001-05-24 2003-01-09 Huh Stephen S. Using identification information obtained from a portable phone
CN1194591C (zh) 2002-02-04 2005-03-23 华为技术有限公司 一种电路板的设计方法
JP2004152935A (ja) 2002-10-30 2004-05-27 Nec Toppan Circuit Solutions Inc 印刷配線板
US6995322B2 (en) * 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
JP2004259894A (ja) 2003-02-25 2004-09-16 Toshiba Corp 半導体装置の解析方法、解析システム及びプログラム
JP2004282033A (ja) 2003-02-28 2004-10-07 Ngk Spark Plug Co Ltd 樹脂製配線基板
US7476813B2 (en) * 2003-05-14 2009-01-13 Rambus Inc. Multilayer flip-chip substrate interconnect layout
JP2004363347A (ja) 2003-06-05 2004-12-24 Oki Electric Ind Co Ltd 多層プリント基板
JP2005142849A (ja) 2003-11-06 2005-06-02 Toshiba Corp 多チャンネル伝送線路基板及びそれを用いた高速光通信モジュール
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
US7266713B2 (en) * 2004-01-09 2007-09-04 Intel Corporation Apparatus and method for adaptation of time synchronization of a plurality of multimedia streams
KR100651414B1 (ko) 2004-02-13 2006-11-29 삼성전기주식회사 동축 비아홀을 구비한 인쇄회로기판
US20050225955A1 (en) * 2004-04-09 2005-10-13 Hewlett-Packard Development Company, L.P. Multi-layer printed circuit boards
JP4037418B2 (ja) 2004-04-23 2008-01-23 ソフトバンクモバイル株式会社 カード型機能媒体及びカード型機能媒体対応のホスト機器
JP2005347292A (ja) 2004-05-31 2005-12-15 Shinko Electric Ind Co Ltd 配線基板
US7196274B2 (en) * 2004-07-20 2007-03-27 Dragonwave Inc. Multi-layer integrated RF/IF circuit board
JP2006073555A (ja) 2004-08-31 2006-03-16 Hirose Electric Co Ltd 伝送回路基板構造及び伝送回路基板そしてこれを有するコネクタ
JP2006108644A (ja) 2004-09-30 2006-04-20 Endicott Interconnect Technologies Inc スルーホールのスタブを減少した高速回路基板とその製造方法、およびこの基板を使用した情報処理システム
JP4819033B2 (ja) * 2005-01-27 2011-11-16 パナソニック株式会社 多層回路基板の製造方法
ATE506697T1 (de) * 2005-02-04 2011-05-15 Alcatel Lucent Interposer zur entkoppelung von integrierten schaltkreisen auf einer leiterplatte
JP2007027152A (ja) 2005-07-12 2007-02-01 Matsushita Electric Ind Co Ltd プリント基板の設計方法
JP4283327B2 (ja) * 2005-03-23 2009-06-24 富士通株式会社 プリント配線板
TW200637454A (en) * 2005-04-13 2006-10-16 Asustek Comp Inc Printed circuit board
JP2006297628A (ja) 2005-04-15 2006-11-02 Shin Etsu Polymer Co Ltd プリント配線基板用樹脂付き金属箔およびプリント配線基板
JP2006324444A (ja) 2005-05-18 2006-11-30 Murata Mfg Co Ltd 多層回路基板
CN201063970Y (zh) 2007-06-28 2008-05-21 华为技术有限公司 一种终端产品主板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200039408A (ko) * 2018-10-05 2020-04-16 국방과학연구소 회로 기판의 설계 방법 및 이를 수행하는 컴퓨터 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체

Also Published As

Publication number Publication date
US8723047B2 (en) 2014-05-13
EP1981314B1 (en) 2011-11-02
JP5265948B2 (ja) 2013-08-14
US9519308B2 (en) 2016-12-13
US20140185217A1 (en) 2014-07-03
US20080230258A1 (en) 2008-09-25
JP2008294410A (ja) 2008-12-04
EP1981314A1 (en) 2008-10-15

Similar Documents

Publication Publication Date Title
KR20080086856A (ko) 인쇄회로기판, 그것의 설계 방법, 및 최종 제품의 메인보드
EP2360998B1 (en) Mainboard of a terminal product
US8094429B2 (en) Multilayer capacitors and methods for making the same
US6444922B1 (en) Zero cross-talk signal line design
CN201063970Y (zh) 一种终端产品主板
US20060076160A1 (en) Multilayer printed circuit board
US20060200977A1 (en) Method of making circuitized substrate with signal wire shielding
JP2006303202A (ja) 部品内蔵型プリント配線板とその製造方法
US7504706B2 (en) Packaging having an array of embedded capacitors for power delivery and decoupling in the mid-frequency range and methods of forming thereof
US9098646B2 (en) Printed circuit board design system and method
US6388205B1 (en) Printed circuit board with shielded circuitry
US6909052B1 (en) Techniques for making a circuit board with improved impedance characteristics
JP2010062180A (ja) 多層プリント配線板
US10764992B1 (en) Circuit board and method for manufacturing the same
CN214544904U (zh) 一种用于开关电源的防辐射pcb板
CN113068306A (zh) 一种pcb板及pcb板安装方法
JP2013038451A (ja) 多層プリント配線板
JP2006032510A (ja) コンデンサを内蔵したプリント配線板
KR20140042471A (ko) 다층연성회로기판 제조방법
CN115802596A (zh) 一种厚薄膜陶瓷线路板及其制作方法
CN115334749A (zh) 一种pcb及传输信号的设备
KR20030071112A (ko) 빌드업 인쇄회로기판 및 이의 제조공정
TWM353601U (en) Printed circuit board
KR20090072154A (ko) 다층 인쇄회로기판
TWM456666U (zh) 多層數線路板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100920

Effective date: 20120217

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120419

Effective date: 20121122